JPS5951165B2 - power amplifier - Google Patents

power amplifier

Info

Publication number
JPS5951165B2
JPS5951165B2 JP51055349A JP5534976A JPS5951165B2 JP S5951165 B2 JPS5951165 B2 JP S5951165B2 JP 51055349 A JP51055349 A JP 51055349A JP 5534976 A JP5534976 A JP 5534976A JP S5951165 B2 JPS5951165 B2 JP S5951165B2
Authority
JP
Japan
Prior art keywords
amplifier
differential
output
differential amplifier
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51055349A
Other languages
Japanese (ja)
Other versions
JPS52139342A (en
Inventor
邦夫 関
伸一 児島
昭夫 小沢
勝美 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP51055349A priority Critical patent/JPS5951165B2/en
Publication of JPS52139342A publication Critical patent/JPS52139342A/en
Publication of JPS5951165B2 publication Critical patent/JPS5951165B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は互いに逆導電型の2組の差動対トランジスタよ
り構成された2段直結差動増幅器と、該差動増幅器の出
力によって駆動されるブシュプル出力増幅器とを有する
電力増幅器に関し、特に、電源投入時のポツプ音の発生
を防止した電力増幅器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention includes a two-stage directly connected differential amplifier composed of two sets of differential pair transistors of opposite conductivity types, and a bush-pull output amplifier driven by the output of the differential amplifier. The present invention relates to a power amplifier, and particularly to a power amplifier that prevents the generation of pop sounds when the power is turned on.

電力増幅器を構成する前置増幅段は、電力増幅器への動
作電源投入後、ある時間を経過した後に所定のバイアス
条件に落着くので、そのような過渡状態において、前置
増幅段に直結接続されたブシュプル出力増幅段を構成す
る一対の増幅素子のバイアス条件が互にアンバランスの
状態となって、結果的に、聴感上好ましくないポツプ音
の発生を招くことになる。
The preamplifier stage that makes up the power amplifier settles to a predetermined bias condition after a certain period of time after the operating power is turned on to the power amplifier. The bias conditions of the pair of amplifying elements constituting the bush-pull output amplifying stage become unbalanced with each other, resulting in the generation of pop sounds that are undesirable to the ear.

本発明は、ブシュプル出力増幅段に対する前置増幅段と
して、特に2段直結増幅器を使用する場合の電力増幅器
におけるポツプ音の発生を防止することを目的とする。
It is an object of the present invention to prevent the generation of pop noise in a power amplifier, particularly when a two-stage directly connected amplifier is used as a preamplification stage for a bush-pull output amplification stage.

本発明によれば、電力増幅器の前段増幅部(前置増幅段
)を構成する第1導電型の差動対トランジスタから成る
第1差動増幅器と、第1差動増幅器と直流的かつ交流的
に接続される第2導電型の差動対トランジスタから成る
第2差動増幅器との間の電源供給線路に非直線抵抗の抵
抗手段を挿入することによって、電源投入時の過渡状態
に流れる第2差動増幅器の差動対トランジスタのバイア
ス電流を調整し、これによって次段のブシュプル出力増
幅器のブシュプル対トランジスタの過渡時のバイアス電
流をバランスさせることを特徴とする。
According to the present invention, a first differential amplifier including a differential pair transistor of a first conductivity type constituting a preamplification section (preamplification stage) of a power amplifier; By inserting a resistance means of a non-linear resistance in the power supply line between the second differential amplifier consisting of a differential pair transistor of the second conductivity type connected to the It is characterized by adjusting the bias current of the differential pair of transistors of the differential amplifier, thereby balancing the transient bias current of the bush-pull pair of transistors of the next-stage bush-pull output amplifier.

以下、本発明を図面を参照にして説明する。Hereinafter, the present invention will be explained with reference to the drawings.

第1図は、本発明の一実施例によりPN接合アイソレー
ション方式の半導体集積回路に構成された多段差動増幅
器を含む2電源OCL方式(OutptCondens
er Less 方式)ブシュプル電力増幅器の回路
図を示し、丸で囲まれた番号は集積回路の端子番号であ
り、破線内の回路素子は全て周知の製造方法により一枚
の半導体チップ内に構成されている。
FIG. 1 shows a two-power supply OCL system (OutptCondens
er Less method) This shows a circuit diagram of a bush-pull power amplifier, in which the numbers in circles are the terminal numbers of the integrated circuit, and all the circuit elements within the broken lines are constructed within a single semiconductor chip by a well-known manufacturing method. There is.

まず第1の正電圧供給端子■には正の動作電圧子B1が
供給され、負電圧供給端子[相]には負の動作電圧−B
1が供給され、この負電圧供給端子[相]は集積回路の
P型サブストレートに電気的に接続され、差動対トラン
ジスタQ1.Q2.Q3.Q4(NPN )ランジスタ
)コレクタ負荷抵抗R1゜R2、共通エミッタ抵抗R3
、および定電流回路308により構成された第1の差動
増幅器11は入力端子■と負帰還端子■との信号に応答
するとともに、この第1の差動増幅器11にはトランジ
スタQ5と抵抗R4とにより構成された定電流回路30
8によってバイアス電流が与えられている。
First, a positive operating voltage B1 is supplied to the first positive voltage supply terminal ■, and a negative operating voltage -B is supplied to the negative voltage supply terminal [phase].
1 is supplied, this negative voltage supply terminal [phase] is electrically connected to the P-type substrate of the integrated circuit, and the differential pair transistors Q1. Q2. Q3. Q4 (NPN) transistor) Collector load resistance R1°R2, common emitter resistance R3
, and a constant current circuit 308, the first differential amplifier 11 responds to signals from the input terminal (■) and the negative feedback terminal (■).The first differential amplifier 11 includes a transistor Q5, a resistor R4, A constant current circuit 30 configured by
A bias current is provided by 8.

次に第1差動増幅器の差動対トランジスタとは逆導電型
のトランジスタQ6. Q7 (PNP)ランジスタ)
と抵抗R5,R6,R7は第2の差動増幅器12を構成
する様に互いに接続され、ダイオード接続l・ランジス
タQ8とトランジスタQ9は差動対トランジスタQ6.
Q7の定電流負荷回路を構成する様に、これ等の差動ト
ランジスタQ6. Q7に接続されている。
Next, a transistor Q6 of a conductivity type opposite to that of the differential pair transistors of the first differential amplifier. Q7 (PNP) transistor)
and resistors R5, R6, R7 are connected to each other to form a second differential amplifier 12, and a diode-connected transistor Q8 and a transistor Q9 form a differential pair of transistors Q6.
These differential transistors Q6.Q7 constitute a constant current load circuit. Connected to Q7.

次に、トランジスタQll、Q121 Q13゜ダイオ
ードD1.D2.D3、抵抗R1,はエミッタフォロワ
ー回路13を構成する。
Next, transistor Qll, Q121 Q13° diode D1. D2. D3 and resistor R1 constitute an emitter follower circuit 13.

また抵抗R6、ダイオード接続トランジスタQIO1抵
抗R9はバイアス電圧15を構成し、トランジスタQI
Oのベース電極に発生するバイアス電圧はトランジスタ
Q5゜Q13のベース電極をバイアスし、このトランジ
スタQs、 Q13のコレクタ・エミッタ径路に定電流
を流す。
Furthermore, the resistor R6, the diode-connected transistor QIO1, and the resistor R9 constitute a bias voltage 15, and the transistor QIO1 resistor R9 constitutes a bias voltage 15.
The bias voltage generated at the base electrode of transistors Q5 and Q13 biases the base electrodes of transistors Q5 and Q13, causing a constant current to flow through the collector-emitter paths of these transistors Qs and Q13.

さらに第1増幅部303と第2増幅部304とはエミッ
タエミッタフォロワ回路13の出火信号に応答するとと
もに、プッシュプル増幅段14を構成し、エミッタフォ
ロワ回路18とともにプッシュプル出力増幅器を構成す
る。
Further, the first amplification section 303 and the second amplification section 304 respond to the firing signal of the emitter-emitter follower circuit 13, constitute a push-pull amplification stage 14, and constitute a push-pull output amplifier together with the emitter follower circuit 18.

第1増幅邪部303はダーリントン接続されたトランジ
スタQ14.Q15により構成されるとともに、第1の
正電圧供給端子■と出力端子■との間に接続され、第2
増幅部304はコンプリメンタリ接続されたトランジス
タQ16.Q17により構成されるとともに、出力端子
■と負電圧供給端子[相]との間に接続されている。
The first amplification section 303 includes Darlington-connected transistors Q14. Q15, and is connected between the first positive voltage supply terminal ■ and the output terminal ■, and the second
The amplifying section 304 includes complementary connected transistors Q16. Q17, and is connected between the output terminal (2) and the negative voltage supply terminal [phase].

また抵抗R1□、R13コンデンサC3により構成され
た負帰還回路網305が出力端子■と負帰還端子■との
間に接続されることにより、プッシュプル電力増幅器全
体に直流−交流負帰還が施され、出力信号の直流レベル
が安定に維持されるとともに、出力信号の歪率および周
波数特性が改善されている。
Furthermore, by connecting a negative feedback network 305 composed of a resistor R1□ and an R13 capacitor C3 between the output terminal ■ and the negative feedback terminal ■, DC-AC negative feedback is applied to the entire push-pull power amplifier. , the DC level of the output signal is maintained stably, and the distortion rate and frequency characteristics of the output signal are improved.

さらに端子■と端子■との間には発振防止コンデンサC
6が接続されることにより、駆動増幅段302の差動ト
ランジスタQ7[相]ベース・コレクタ間に交流負帰還
が施され、位相補償がなされている。
Furthermore, an oscillation prevention capacitor C is installed between terminal ■ and terminal ■.
6 is connected, AC negative feedback is applied between the base and collector of the differential transistor Q7 [phase] of the drive amplification stage 302, and phase compensation is performed.

また第1の正電圧供給端子■と第2の正電圧供給端子■
との間には抵抗R14、コンデンサC5により構成され
た電源リップル除去用フィルター回路306が接続され
、第1の正電圧供給端子■における電源リップル電圧が
初段差動増幅器11並び第2差動増幅器12およびエミ
ッタフォロワ回路13に減衰して伝達する様に構成され
ている。
In addition, the first positive voltage supply terminal ■ and the second positive voltage supply terminal ■
A power supply ripple removal filter circuit 306 constituted by a resistor R14 and a capacitor C5 is connected between the power supply ripple voltage at the first positive voltage supply terminal (2) and the first stage differential amplifier 11 and the second differential amplifier 12. and is configured to be attenuated and transmitted to the emitter follower circuit 13.

さらに初段差動増幅器11の定電流回路308と抵抗R
3との接点J1はツェナーダイオードZDで構成された
低交流インピーダンス手段309を介して接地端子■に
接続され、この接地端子■は接地点に接続されている。
Furthermore, the constant current circuit 308 of the first stage differential amplifier 11 and the resistor R
A contact point J1 with 3 is connected to a ground terminal (2) via a low AC impedance means 309 constituted by a Zener diode ZD, and this ground terminal (2) is connected to a ground point.

このツェナーダイオードZDの降伏電圧Vzは、負電圧
供給端子[相]に供給される負の動作電圧−Bの絶対値
より、十分小さな値に設定されているため、このツェナ
ーダイオードZDは降伏領域にバイアスされている。
Since the breakdown voltage Vz of this Zener diode ZD is set to a value sufficiently smaller than the absolute value of the negative operating voltage -B supplied to the negative voltage supply terminal [phase], this Zener diode ZD is in the breakdown region. Biased.

これによって、負の動作電圧源−Bの中に含まれるリッ
プルは定電流回路308が示す高い交流インピーダンス
とツェナーダイオードZDが示す低交流インピーダンス
とによって低減され、差動対トランジスタQ1〜Q4に
リップルが印加されるのを防止する。
As a result, the ripple contained in the negative operating voltage source -B is reduced by the high AC impedance exhibited by the constant current circuit 308 and the low AC impedance exhibited by the Zener diode ZD, and the ripple is reduced in the differential pair transistors Q1 to Q4. Prevent it from being applied.

さらに抵抗R3と低交流インピーダンスであるツェナー
ダイオードZDとの作用により第1差動増幅器11の歪
率特性が改善されている。
Furthermore, the distortion characteristic of the first differential amplifier 11 is improved by the action of the resistor R3 and the Zener diode ZD, which has a low AC impedance.

さらに、本発明に従って第1差動増幅器(初段差動増幅
器)11と第2差動増幅器12との間の電源線路には抵
抗手段16が挿入されている。
Further, according to the present invention, a resistor means 16 is inserted in the power supply line between the first differential amplifier (initial differential amplifier) 11 and the second differential amplifier 12.

この抵抗手段16はNPN)ランジスタQ18のコレク
タ・ベース間が接続されて形成された順方向バイアスさ
れるPN接合ダイオードによって構成されている。
This resistance means 16 is constituted by a forward biased PN junction diode formed by connecting the collector and base of an NPN transistor Q18.

かかる本発明の回路構成によれば、以下の理由により本
発明の目的が達成される。
According to the circuit configuration of the present invention, the object of the present invention is achieved for the following reasons.

すなわち、PN接合ダイオードより成る抵抗手段が2段
直結差動増幅器11,12の間の電源供給線路間に挿入
されているので、電源スィッチSW1.SW2の投入時
の過渡状態において抵抗手段に電圧が発生するために、
その電圧が第2差動増幅器12の差動対トランジスタQ
6.Q7のベース・エミッタ間にバイアス電圧が印加さ
れることとはり、過渡状態において第2差動増幅器12
の出力接続点J3から流出する出力直流電流■。
That is, since the resistance means consisting of a PN junction diode is inserted between the power supply lines between the two-stage directly connected differential amplifiers 11 and 12, the power supply switches SW1. Because voltage is generated in the resistance means in the transient state when SW2 is turned on,
The voltage is the differential pair transistor Q of the second differential amplifier 12.
6. The fact that a bias voltage is applied between the base and emitter of Q7 means that the second differential amplifier 12
The output DC current flowing out from the output connection point J3 ■.

が大きいものとなる。becomes large.

この結果、電源投入時の過渡状態において、エミッタフ
ォロワトランジスタQ1□に流れるコレクタ電流I。
As a result, the collector current I flows through the emitter follower transistor Q1□ in the transient state when the power is turned on.

、1゜は、定電流負荷トランジスタQ13に流れるコレ
クタ電流■。
, 1° is the collector current ■ flowing through the constant current load transistor Q13.

Ql3と実質的に等しくなり、結果的にそれらと直結接
続された出力増幅器303および304に流れる過渡電
流がバランスしポツプ音の発生を防止することができる
Ql3, and as a result, the transient currents flowing through the output amplifiers 303 and 304 directly connected thereto are balanced, and the generation of pop noise can be prevented.

も龜、抵抗手段16を削除した場合、電源スイッチSW
1.SW2投入後の過渡状態において、先ずバイアス回
路15に電流I QIOが流れ、この電流は、直ちにエ
ミッタフォロワ回路13の負荷用トランジスタQ13の
コレクタ電流I。
Also, if the resistance means 16 is removed, the power switch SW
1. In the transient state after SW2 is turned on, a current IQIO first flows through the bias circuit 15, and this current immediately becomes the collector current I of the load transistor Q13 of the emitter follower circuit 13.

Ql3を流すように作用するが、そのエミッタフォロワ
回路の駆動トランジスタQ1□は、バイアス回路15か
ら前段の第1差動増幅器11および第2差動増幅器12
を経てバイアスされるので、電源投入後のそのコレクタ
電流I CQI□の増加は、第4図の曲線2に示すよう
に、曲線1に示すコレクタ電流I CQ13の増加より
遅いものとなる。
The drive transistor Q1□ of the emitter follower circuit is connected to the first differential amplifier 11 and the second differential amplifier 12 in the preceding stage from the bias circuit 15.
4, its collector current I CQI□ increases more slowly after power-on, as shown in curve 2 of FIG. 4, than the increase in collector current I CQ13 shown in curve 1.

このため、第4図に示すように両者のコレクタ電流は電
源投入時の過渡状態t1において△Icの差を生じ、こ
の差電流が、ブシュプル出力増幅段14によって増幅さ
れ、ポツプ音の発生の原因となる。
Therefore, as shown in FIG. 4, the collector currents of the two cause a difference of ΔIc in the transient state t1 when the power is turned on, and this difference current is amplified by the bush-pull output amplification stage 14, which is the cause of the popping noise. becomes.

本発明によれば、上述したように、このようなポツプ音
の発生は、抵抗手段16の挿入によって防止されている
According to the present invention, the generation of such popping sounds is prevented by inserting the resistance means 16, as described above.

上述したように抵抗手段16の挿入は結果的に過渡状態
におけるトランジスタQ1□のコレクタ電流■。
As mentioned above, the insertion of the resistor means 16 results in the collector current of the transistor Q1□ in the transient state.

Ql2を増大させる方向に作用するので、第4図に示す
両トランジスタQ1□。
Both transistors Q1□ shown in FIG. 4 act in the direction of increasing Ql2.

Ql3のコレクタ電流の差△Icを小さいものとするこ
とができる。
The difference ΔIc in collector current of Ql3 can be made small.

抵抗手段16に使用されるPN接合ダイオードQ18の
立上り電圧(PN接合の順方向電圧)が大きすぎる場合
、過渡時において第1差動増幅器に流れる電流によって
PN接合ダイオードQ18から第2差動増幅器に与えら
れるバイアス電圧は大きいものとなり、結果的にトラン
ジスタQ12の電流I CQI□は、トランジスタQ1
3の電流■。
If the rising voltage (forward voltage of the PN junction) of the PN junction diode Q18 used in the resistance means 16 is too large, the current flowing to the first differential amplifier during a transient period will cause the voltage to rise from the PN junction diode Q18 to the second differential amplifier. The applied bias voltage becomes large, and as a result, the current I CQI□ of transistor Q12
3. Current■.

Ql3に対し、過補償の状態となる。Ql3 becomes overcompensated.

このような過補償の状態を防止するように適当なコレク
タ電流I。
The collector current I is appropriate to prevent such an overcompensation condition.

Ql。に調整するために、第3図に示すように、PN接
合ダイオードQ18と並列に抵抗R16を接続すること
ができる。
Ql. 3, a resistor R16 can be connected in parallel with the PN junction diode Q18, as shown in FIG.

これによって抵抗手段16の立上り特性を、第2図に示
すように、PN接合ダイオードのみによる立上り特性1
を、特性曲線2に示すような特性に可変させることがで
きる。
As a result, as shown in FIG.
can be varied to a characteristic as shown in characteristic curve 2.

従って、いま過渡状態において抵抗手段16に与えられ
る電流を11とすれば、その時に抵抗手段16に発生す
る電圧をダイオードのみの電圧■1からそれより低い電
圧V2に変化することができる。
Therefore, if the current applied to the resistance means 16 in a transient state is 11, the voltage generated in the resistance means 16 at that time can be changed from the diode-only voltage 1 to a lower voltage V2.

この結果、第2差動増幅器の差動対トランジスタQ6.
Q7に流れる電流を小さく調整することができるので、
トランジスタQ12に流れる電流I。
As a result, the differential pair transistor Q6 of the second differential amplifier.
Since the current flowing through Q7 can be adjusted to a small value,
Current I flowing through transistor Q12.

、1□を、トランジスタQ13の電流I。, 1□ is the current I of the transistor Q13.

Q工3にバランスするように小さくすることができる。It can be made small to balance Q-factor 3.

本発明において、PN接合ダイオードを抵抗手段16と
して使用した場合の他の効果は、このPN接合ダイオー
ドQI8を第2差動増幅器12の差動対トランジスタQ
6.Q7に対する温度補償素子として兼用できる点にあ
る。
In the present invention, another effect when using a PN junction diode as the resistance means 16 is that the PN junction diode QI8 is used as the differential pair transistor Q of the second differential amplifier 12.
6. The advantage is that it can also be used as a temperature compensation element for Q7.

このPN接合ダイオードの使用によって定常状態におけ
る差動対トランジスタQ6.Q7のバイアス電流は温度
に対し安定化される。
By using this PN junction diode, the differential pair transistor Q6. The bias current of Q7 is stabilized over temperature.

さらに、このPN接合ダイオードの使用は定常状態にお
ける電源電圧の電圧損失を小さいものとすることができ
る。
Furthermore, the use of this PN junction diode can reduce the voltage loss of the power supply voltage in a steady state.

以上のように、本発明はブシュプル出力段を構成する増
幅素子の一方が、前段増幅器の直流出力によってバイア
スされる場合において、電源投入時のポツプ音を防止す
るために適用されるもので、本発明はその精神を逸脱し
ない範囲内において各種の変形が可能である
As described above, the present invention is applied to prevent pop noises when the power is turned on when one of the amplifying elements constituting the bush-pull output stage is biased by the DC output of the preceding stage amplifier. The invention can be modified in various ways without departing from its spirit.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第3図は本発明に従って構成されたOCL
方式の電力増幅器の一実施例を示す回路図、第2図は本
発明の電力増幅器に用いられる抵抗手段の特性図、第4
図は本発明の電力増幅器の動作を説明するために用いら
れた特性図をそれぞれ示す。 11:第1差動増幅器、12:第2差動増幅1器、13
:エミッタフォロワ回路、14:プッシュプル出力増幅
手段、15:バイアス回路、16:抵抗手段。
FIGS. 1 and 3 show an OCL constructed according to the present invention.
FIG. 2 is a characteristic diagram of the resistance means used in the power amplifier of the present invention, and FIG.
The figures each show characteristic diagrams used to explain the operation of the power amplifier of the present invention. 11: 1st differential amplifier, 12: 1 second differential amplifier, 13
: emitter follower circuit, 14: push-pull output amplification means, 15: bias circuit, 16: resistance means.

Claims (1)

【特許請求の範囲】 1 第1導電型の第1差動対トランジスタを含む第1差
動増幅器と、該第1差動増幅器の出力に直流的かつ交流
的に接続された第2導電型の第2差動対トランジスタを
含む第2差動増幅器と、該第2差動増幅の出力に直流的
かつ交流的に接続されたプッシュプル形式に接続された
一対の増幅部を有するプッシュプル出力増幅器とを具備
し、前記プッシュプル出力増幅器の前記一対の増幅部の
うちの第1増幅部は前記第2差動増幅器の直流出力電流
によって直流バイアス電流が与えられて成る電力増幅器
において、前記第1差動増幅器と前記第2差動増幅器と
の間の電源供給路に抵抗手段を挿入することによって、
電源投入時のポツプ音の発生を防止したことを特徴とす
る電力増幅器。 2、特許請求の範囲第1項記載の電力増幅器において、
前記抵抗手段は、前記電源供給路に対し順方向にバイア
スされるように挿入されたPN接合ダイオードから成る
ことを特徴とする電力増幅器。 3 特許請求の範囲第2項記載の電力増幅器において、
前記抵抗手段は、前記PN接合ダイオードとそれと並列
接続された抵抗とを含んで成ることを特徴とする電力増
幅器。 4 特許請求の範囲第1項記載の電力増幅器において1
、前記プッシュプル出力増幅器の出力にはスピーカ負荷
が接続されて成ることを特徴とする電力増幅器。 5 特許請求の範囲第4項記載の電力増幅器において、
前記プッシュプル出力増幅器の出力端子と前記第1差動
増幅器の負帰還端子との間には負帰還回路網が接続され
て成ることを特徴とする電力増幅器。
[Claims] 1. A first differential amplifier including a first differential pair of transistors of a first conductivity type, and a first differential amplifier of a second conductivity type connected in direct current and alternating current to the output of the first differential amplifier. A push-pull output amplifier having a second differential amplifier including a second differential pair of transistors, and a pair of amplifying sections connected in a push-pull format connected to the output of the second differential amplifier in a direct current and an alternating current manner. In the power amplifier, the first amplifying section of the pair of amplifying sections of the push-pull output amplifier is provided with a DC bias current by the DC output current of the second differential amplifier, By inserting resistance means in the power supply path between the differential amplifier and the second differential amplifier,
A power amplifier characterized by preventing pop noises from occurring when the power is turned on. 2. In the power amplifier according to claim 1,
A power amplifier according to claim 1, wherein the resistor means includes a PN junction diode inserted so as to be biased in a forward direction with respect to the power supply path. 3. In the power amplifier according to claim 2,
A power amplifier characterized in that the resistance means includes the PN junction diode and a resistor connected in parallel with the PN junction diode. 4 In the power amplifier according to claim 1, 1
, a power amplifier characterized in that a speaker load is connected to the output of the push-pull output amplifier. 5. In the power amplifier according to claim 4,
A power amplifier characterized in that a negative feedback circuit network is connected between the output terminal of the push-pull output amplifier and the negative feedback terminal of the first differential amplifier.
JP51055349A 1976-05-17 1976-05-17 power amplifier Expired JPS5951165B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51055349A JPS5951165B2 (en) 1976-05-17 1976-05-17 power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51055349A JPS5951165B2 (en) 1976-05-17 1976-05-17 power amplifier

Publications (2)

Publication Number Publication Date
JPS52139342A JPS52139342A (en) 1977-11-21
JPS5951165B2 true JPS5951165B2 (en) 1984-12-12

Family

ID=12996013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51055349A Expired JPS5951165B2 (en) 1976-05-17 1976-05-17 power amplifier

Country Status (1)

Country Link
JP (1) JPS5951165B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020116397A1 (en) * 2018-12-07 2020-06-11 日産化学株式会社 Replica mold for imprinting and method for producing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020116397A1 (en) * 2018-12-07 2020-06-11 日産化学株式会社 Replica mold for imprinting and method for producing same

Also Published As

Publication number Publication date
JPS52139342A (en) 1977-11-21

Similar Documents

Publication Publication Date Title
US3922614A (en) Amplifier circuit
US4728903A (en) Class A high-fidelity amplifier
US4085382A (en) Class B amplifier
US4063185A (en) Direct coupling type power amplifier circuit
JPH0143485B2 (en)
US4333059A (en) Power amplifying circuit
US3914704A (en) Feedback amplifier
US4821000A (en) Audio output amplifier
US4232273A (en) PNP Output short circuit protection
US3462698A (en) All npn transistor dc amplifier
JPS6038043B2 (en) switch circuit
JPS5951165B2 (en) power amplifier
US4017749A (en) Transistor circuit including source voltage ripple removal
US3533004A (en) Feed forward amplifier
JP2845065B2 (en) Operational amplifier
JP2001284969A (en) Power amplifier
JPS6127210Y2 (en)
JPH0145150Y2 (en)
US3439285A (en) Stabilized direct-coupled amplifier
JP2623954B2 (en) Variable gain amplifier
US4027269A (en) Audio line driver amplifier
JPH0161247B2 (en)
JPS5935206B2 (en) Transistor direct amplifier
JPS594883B2 (en) audio amplifier
JPS607549Y2 (en) Output transistor protection circuit