JPS5950616A - Method of operating mos field effect transistor circuit device - Google Patents
Method of operating mos field effect transistor circuit deviceInfo
- Publication number
- JPS5950616A JPS5950616A JP14728283A JP14728283A JPS5950616A JP S5950616 A JPS5950616 A JP S5950616A JP 14728283 A JP14728283 A JP 14728283A JP 14728283 A JP14728283 A JP 14728283A JP S5950616 A JPS5950616 A JP S5950616A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- diode
- comparator
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、電源に直列に接続された2個のMO8電界効
果トランジスタの共通接続点に負荷が接続され、両MO
8電界効果トランジスタは投入時間がわずかにオーバー
ラツプするように時間的にずらして駆動制御されるMO
8軍界効果トランジスタ回路装置の運転方法、およびそ
の方法を実施するための監視装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention is characterized in that a load is connected to a common connection point of two MO8 field effect transistors connected in series to a power supply, and both MO8 field effect transistors are connected in series.
The 8 field-effect transistors are MOs whose drive is controlled by staggered timing so that the input times slightly overlap.
The present invention relates to a method of operating a field effect transistor circuit device and a monitoring device for carrying out the method.
このような方法は市販の回路で実施されている。Such methods have been implemented in commercially available circuits.
本発明の技術的背景を、第1図および第2図を参照して
説明する。電源に接続されたMO8電界効果トランジス
タ(以下MO8FETという)の直列回路においては、
例えば4個のMO8FET1〜4からなるブリッジ回路
の一部が示されている。このブリッジ回路の出力対角点
間には、例えば誘導成分5aおよび抵抗成分5bからな
る負荷5が接続されている。MOS FET1〜4に
より示すように図示のブリッジ回路は直流電流調整器(
チョッパ)またはインバータとして運転することができ
る。そのいずれの場合も、MOS FET1〜4がオフ
されたときでも、誘導成分5aの作用によって流れ続け
ようとする負荷電流ILのだめの電流通路を作ってやら
なければならない。バイポーラトランジスタからなるイ
ンバ丁夕や直流電流調整器においては、このため各トラ
ンジスタに7リーホイーリングダイオードが逆並列に接
続される。その場合MO8FETの特有の特性が有利に
作用する。すなわちMOS FETは第1図に破線で
示すようにそれぞれ集積回路化されたバイポーラの逆並
列接続のダイオード13〜4aを含んでいる。これらの
ダイオード1a〜4aはフリーホイーリングダイオード
として用いられるので、MOS FETに別の7リー
ホイーリングダイオードを並列に接続する必要はない。The technical background of the present invention will be explained with reference to FIGS. 1 and 2. In a series circuit of MO8 field effect transistors (hereinafter referred to as MO8FET) connected to a power supply,
For example, a part of a bridge circuit consisting of four MO8FETs 1 to 4 is shown. A load 5 consisting of, for example, an inductive component 5a and a resistive component 5b is connected between the output diagonal points of this bridge circuit. As shown by MOS FETs 1 to 4, the bridge circuit shown is a DC current regulator (
It can be operated as a chopper) or an inverter. In either case, even when MOS FETs 1 to 4 are turned off, a current path must be created for the load current IL to continue flowing due to the effect of the inductive component 5a. For this reason, in an inverter transistor or a DC current regulator made of bipolar transistors, a seven-way wheeling diode is connected in antiparallel to each transistor. In this case, the specific properties of the MO8FET are advantageous. That is, the MOS FET includes bipolar antiparallel-connected diodes 13 to 4a each integrated into an integrated circuit, as shown by broken lines in FIG. Since these diodes 1a to 4a are used as freewheeling diodes, there is no need to connect another 7-way wheeling diode in parallel to the MOS FET.
しかし、集積化されたダイオードla〜4aは、他のダ
イオードとは異なり、オン状態からオフ状態に任意に早
くは切替わることはできない。この種のダイオードはそ
の蓄積電荷により逆電流を持っている。集積化されたダ
イオード1a〜4aは通常のバイポーラダイオードに比
較して極めて速く動作するが、MOS FETのドレ
イン・ソース間のそれよりは遅い。However, the integrated diodes la-4a, unlike other diodes, cannot be switched from the on state to the off state arbitrarily quickly. This type of diode has a reverse current due to its stored charge. The integrated diodes 1a-4a operate extremely fast compared to normal bipolar diodes, but slower than those between the drain and source of a MOS FET.
以上のことから生ずる問題を、第2図を参照して説明す
る。時点t、まではすべてのMOS FET1〜4がオ
フ状態にあり、誘導成分5aの作用に(3)
よる負荷電流ILは集積化されたダイオード4aおよび
1aを介して流れるものと仮定する。すなわち負荷電流
ILは例えばMOS FETIを逆向きに流れる。M
OS FET2に生ずる電圧U2は、ダイオード1a
のわずかな電圧降下を無視すれば、入力電圧UEに等し
い。The problems arising from the above will be explained with reference to FIG. It is assumed that all MOS FETs 1 to 4 are in the off state until time t, and the load current IL due to the effect of the inductive component 5a (3) flows through the integrated diodes 4a and 1a. That is, the load current IL flows through the MOS FETI in the opposite direction, for example. M
The voltage U2 generated in OS FET2 is connected to diode 1a.
Ignoring the slight voltage drop in , it is equal to the input voltage UE.
時点t1においてMOS FET 2が投入パルス
UG2によってオン制御される。これによってMOS
FET 2に生ずる電圧U2は比較的急速に零になる
。このとき、負荷電流’TJはダイオード1aからMO
S FET 2のドレイン・ソース区間−・に転流す
る。そしてMOS FET 1を流れる電流i、が減
少し、MOSFET2を流れる電流12がそれに応じて
増加する。しかし、ダイオード1aは直ちにはオフにな
らず、一定時間逆電流を導き、これはMOSFET2に
よって吸収されなければならない。時点t2ではじめて
ダイオード1aはオフになり始め、MOS FET
1を流れる電流11(4)
ILをも流さなければならなくなる。At time t1, MOS FET 2 is turned on by input pulse UG2. This allows the MOS
The voltage U2 present across FET 2 falls to zero relatively quickly. At this time, the load current 'TJ is from diode 1a to MO
The current is commutated to the drain-source section of S FET 2. The current i flowing through MOSFET 1 then decreases and the current 12 flowing through MOSFET 2 increases accordingly. However, diode 1a does not turn off immediately and conducts a reverse current for a certain period of time, which must be absorbed by MOSFET 2. Only at time t2, diode 1a begins to turn off, and the MOS FET
The current 11 (4) IL that flows through 1 must also flow.
ダイオード1a〜4aのオフ時間はMOS FET1〜
4のスイッチング時間に比べて相対的に長いので、場合
によってはMOS FETの許容値を超えるかなり大
きな逆電流パルスが流れる。この間されたダイオードか
ら投入された他方のMOSFETへと転流する場合に常
に生ずる。新たに投入されたMOS FETは非常に速
くオンするか、それまで電流を流していたダイオードは
直ちにはオフしないので、電源の端子間に事実上の短絡
が生ずる。The off time of diodes 1a to 4a is MOS FET1 to
Since the switching time is relatively long compared to the switching time of 4, a considerably large reverse current pulse flows, which may exceed the tolerance of the MOS FET in some cases. This always occurs when the current is commutated from the diode that was turned on during this period to the other MOSFET that was turned on. Either the newly inserted MOS FET turns on very quickly, or the diode that was previously conducting current does not turn off immediately, effectively creating a short circuit between the terminals of the power supply.
この問題を解決するために種々の対策が提案されている
。例えば、International Rectif
ier社の刊行物” The HEXFBT’s I
ntegral Re−verse Rectifie
r−A11Hidden” Bonus forthe
C1rcuit Designer ”により1転流
過程のこれは例えば直列リアクトルによって行なわれる
。Various measures have been proposed to solve this problem. For example, International Rectif
ier's publication "The HEXFBT's I"
integral Re-verse Rectifier
r-A11Hidden” Bonus for the
C1rcuit Designer'', this of one commutation process is carried out, for example, by means of a series reactor.
しかし、この直列リアクトルはそのエネルギー蓄積作用
により新だな問題を生ずる。逆電流を抑制するだめの他
の可能性はMOS FETのスイッチング時間を引き
延ばすことである。そうすれば集積化されたダイオード
はオフ状態にスイッチングするのに十分な時間を持つこ
とができる。このようなスイッチング時間の延長は、例
えばゲートパルスをゆっくりと増大させることによって
達成することができる。しかし、そうすることによって
MOS FETの重要な利点、すな、わちスイッチン
グ時間が短いという特性をほとんど失なうことになる。However, this series reactor creates new problems due to its energy storage effect. Another possibility for suppressing reverse current is to prolong the switching time of the MOS FET. The integrated diode then has sufficient time to switch to the off state. Such an extension of the switching time can be achieved, for example, by slowly increasing the gate pulse. However, by doing so, one loses much of the important advantage of MOS FETs, namely their short switching times.
さらに、延長されたスイッチング時間中、それに応じた
大きなスイッチング損失も生ずる0まだ、複数のMOS
FETを並列接続した回路ではスイッチング時間の
ばらつきのためゲートパルスをゆっくりと増大させるや
り方を適用することはできない。Moreover, during the extended switching time, correspondingly large switching losses also occur.
In a circuit in which FETs are connected in parallel, a method of slowly increasing the gate pulse cannot be applied due to variations in switching time.
雑誌” Siemens Forschungs−un
d Entwi(Hk−一(7)
した駆動制御パルスUG2が八ツテングを施して204
ページの論文” Driving the SIPMO
8Field−Effect Transistor
as a Fast PowerSwitch
I+により、MOS FETが逆電圧がががっている
ときに投入されると、集積化されたダイオードを流れる
電流がMOS FETのトンイン。Magazine "Siemens Forschungs-un"
d Entwi (Hk-1 (7)) The drive control pulse UG2 is 8-tightened and becomes 204.
Page Paper” Driving the SIPMO
8Field-Effect Transistor
as a Fast PowerSwitch
When the MOS FET is turned on when the reverse voltage is high due to I+, the current flowing through the integrated diode flows into the MOS FET.
ソース回路から転流されるということが知られている。It is known that the current is commutated from the source circuit.
その場合、両方向に駆動制御されて導通するドレイン・
ソース区間はダイオードに並列に接続された抵抗として
考えられる。In that case, the drain is controlled to conduct in both directions.
The source section can be thought of as a resistor connected in parallel with a diode.
この効果は市販の回路装置にも利用される。なお、直列
に接続されているMOS FB’I’はわずかにオー
バーラツプして交互に投入される。その場合、フリーホ
イーリング電流はまず第一にトランジスタのドレイン・
ソース区間を通って流れるので、集積化されたダイオー
ドにはわずかな蓄積電荷しか蓄積されない。かぐして集
積化されたダイオードの逆電流は大幅に減少される。第
2図には、駆動制御パルスUG1とわずかにオーバーラ
ツプ(8)
と、フリーホイーリング電流が短時間ではあるがおよび
12の尖頭逆電流は破線で示されている。This effect is also utilized in commercially available circuit devices. Note that the MOS FB'I' connected in series are turned on alternately with slight overlap. In that case, the freewheeling current is primarily at the drain of the transistor.
Flowing through the source section, only a small amount of accumulated charge is stored in the integrated diode. The reverse current of the integrated diode is significantly reduced. In FIG. 2, the slight overlap (8) with the drive control pulse UG1, the brief but brief freewheeling current, and the peak reverse current at 12 are shown in dashed lines.
このような市販の回路装置においては、MO8FET1
〜4はプッシュプル接続の磁気式パルストランスを用い
て駆動制御される。その場合、直列関係にある2個のM
OS FETI、2または3,4に対して共通のパル
X)ランスが設けられ、パルストランスの二次巻線は運
転電圧全体に対して絶縁されていなければならない。
′
MO8F’ET 1〜4に対する有効駆動制御パルスの
位置はゲートのしきい電圧に達したところで与えられる
。駆動制御パルスの相対位置は極めて正確に設定されな
ければならない。すなわち、駆動制御パルスのオーバー
ラツプ幅が太きすぎれば、電源が投入状態の2個のMO
S FET 1および2、または3および4の直列回
路を介して橋絡され、大きな短絡電流を流すことになる
。これに対して一ドはそれにより蓄積電荷を吸収する。In such a commercially available circuit device, MO8FET1
-4 are driven and controlled using push-pull connected magnetic pulse transformers. In that case, two M
A common pulse X) lance is provided for the OS FETI, 2 or 3, 4, and the secondary winding of the pulse transformer must be insulated against the entire operating voltage.
' The position of the effective drive control pulse for MO8F'ET 1-4 is given when the gate threshold voltage is reached. The relative positions of the drive control pulses must be set very accurately. In other words, if the overlap width of the drive control pulses is too wide, two MO
S FETs 1 and 2 or 3 and 4 are bridged through a series circuit, resulting in large short circuit currents. On the other hand, the 1D absorbs the accumulated charge thereby.
その場合、蓄積電荷に対する実効時定数はほぼ100n
S である。すなわち、面駆動制御パルスUGI、UG
2 。In that case, the effective time constant for accumulated charge is approximately 100n
It is S. That is, the surface drive control pulses UGI, UG
2.
の相対位置は100nsの範囲内の許容誤差とする必要
がある。しかし、このようなわずかな許容誤差は素子の
ばらつきおよび温度に関連するゲートのしきい電圧のた
めに極めて達成困難である。The relative position of must have a tolerance within 100 ns. However, such small tolerances are extremely difficult to achieve due to device variations and temperature-related gate threshold voltages.
したがって本発明の目的は、冒頭に述べた方法を、逆運
転トランジスタの駆動制御がそのゲートしきい電圧に関
係なく正しい時間間隔で行なわれるようにすることにあ
る。SUMMARY OF THE INVENTION It is therefore an object of the invention to provide the method mentioned at the outset in such a way that the drive control of a reverse-operating transistor takes place at the correct time interval irrespective of its gate threshold voltage.
この目的は本発明により、各MO8FETのトンイン・
ソース区間に生ずる電圧を監視装置によって監視し、前
記電圧が当該MO8FETの逆方向にかかるときにその
MOS FETに駆動パルスを与えることによって達
成される。すなわちそ御は駆動制御回路によって与えら
れるのではなく、生ずる電圧に対する電圧監視装置によ
って与えられる。この監視装置は、集積化されたダイオ
ードが導通方向に作動されるときにMOS FETを
正確に駆動制御する。すなわち、そうすることにより、
ダイオードが全フリーホイーリング電流を引き受け、そ
のだめ大きな蓄積電荷を持つことは常に回避することが
できる。つ捷り本発明においては、駆動制御時間幅は駆
動制御回路の許容誤差や、MOS FETのゲートし
きい電圧とは関係なく、しだがって、その位置を極めて
正確に設定することができる。しかも本発明は安価に実
施することができる。This purpose is achieved by the present invention, in which each MO8FET is
This is achieved by monitoring the voltage developed in the source section by a monitoring device and applying a drive pulse to the MO8FET when said voltage is applied in the opposite direction of the MO8FET. That is, control is not provided by a drive control circuit, but by a voltage monitoring device for the resulting voltage. This monitoring device precisely drives and controls the MOS FET when the integrated diode is activated in the conducting direction. That is, by doing so,
It can always be avoided that the diode takes up the entire freewheeling current and therefore has a large stored charge. In the present invention, the drive control time width is independent of the tolerance of the drive control circuit and the gate threshold voltage of the MOS FET, and therefore its position can be set extremely accurately. Moreover, the present invention can be implemented at low cost.
監視装置は、各MO8FETのドレイン、ソース端子が
コンパレータの両入力端子に接続され、コンパレータの
出力端子がMOS FETのケートに接続されること
によって容易に実現することができる0すなわち、コン
パレータによって当該MO8F’ETが所望の時間間隔
で駆動制御される。The monitoring device can be easily realized by connecting the drain and source terminals of each MO8FET to both input terminals of a comparator, and connecting the output terminal of the comparator to the gate of the MOS FET. 'ET is driven and controlled at desired time intervals.
コンパン−ターは入力側にダイオードが並列に接続され
、さらにそのコンパレータの入力端子は抵抗を介してM
OS PETのソース・ドレイン端子間に接続される
構成とすることができる。ダイオードを接続することに
より、抵抗との協働作用でコンパレータの入力電圧を制
限することができる。The comparator has a diode connected in parallel on the input side, and the input terminal of the comparator is connected to the M
It can be configured to be connected between the source and drain terminals of the OS PET. By connecting the diode, the input voltage of the comparator can be limited by the cooperation with the resistor.
次に本発明を、第3図の実施例を参照してさらに詳細に
説明する。第3図の実施例においては、第1図のブリッ
ジ回路中のMOS FET 1のみが取り出されて示
されている。MOS FET 1のドレイン・ソース
区間は抵抗7およびダイオード8の直列回路によって橋
絡されている。ダイオード8はカソードがMOS F
ET lのソース端子に接続されている。ダイオード8
のアノードはコンパレータ6の負入力端子に、ダイオー
ド8のカソードは正入力端子に接続されている。コンパ
レータ6の出力端子は加算器9の第1の入力端子に接続
され、加算器9の第2の入力端子はMOS FET1
用の駆動制御端子に接続されている。最後に、加算器9
の出力端子はMOS FET 1のゲートに接続され
ている。The invention will now be explained in more detail with reference to the embodiment of FIG. In the embodiment of FIG. 3, only the MOS FET 1 in the bridge circuit of FIG. 1 is shown. The drain-source section of MOS FET 1 is bridged by a series circuit of resistor 7 and diode 8. The cathode of diode 8 is MOS F
Connected to the source terminal of ET1. diode 8
The anode of the diode 8 is connected to the negative input terminal of the comparator 6, and the cathode of the diode 8 is connected to the positive input terminal. The output terminal of the comparator 6 is connected to the first input terminal of the adder 9, and the second input terminal of the adder 9 is connected to the MOS FET1.
is connected to the drive control terminal for the Finally, adder 9
The output terminal of is connected to the gate of MOS FET 1.
MOS FET 1のダイオード1aが導通している
限り、電圧Ulは負である。したがって、コンパレータ
6はII I I+小出力出し、MO8FETIを導通
状態に制御する。コンパレータ6の出力電圧の対応する
電圧ダイヤグラムが第2図にU6で示されている。MO
S FET 1の駆動制御によってドレイン・ソース
区間はMO8FETIを流れる負の電流11の大部分を
流す。これにより、すでに述べたように、ダイオード1
aに大きな蓄積電荷が生じるのを回避することができ、
急速な遮断を達成することができる。As long as diode 1a of MOS FET 1 is conductive, voltage Ul is negative. Therefore, the comparator 6 outputs a small output of II I I+ and controls MO8FETI to be in a conductive state. The corresponding voltage diagram of the output voltage of comparator 6 is shown in FIG. 2 as U6. M.O.
Due to the driving control of S FET 1, the drain-source section carries most of the negative current 11 flowing through MO8FETI. This causes the diode 1 to
It is possible to avoid generating a large accumulated charge in a,
Rapid shutoff can be achieved.
MOS FET 2が第2図のダイヤグラムに従って
投入されると、MOS FET1を流れる電流l。When MOS FET 2 is turned on according to the diagram in FIG. 2, a current l flows through MOS FET 1.
はMOS FET 2を流れる電流12の増大につれ
て減少する。電流11が零点を通るや、MOS FET
出力は“11+1に切替わる。これによってMOSFE
T 1のドレイン・ソース区間は遮断され、一方、ダイ
オードlaは成る一定の尖頭逆電流を負担する。しかし
、ダイオード1aの蓄積電荷はわずかなので、第2図に
示されている尖頭逆電流は比較的わずかとなる。MOS
FET 1は正方向の電圧を引き受け、コンパレー
タ6の出力は11111に維持され、それによりMOS
FET lはオフ状態に維持される。コツパレータ
6の入力電圧はダイオード8によって制限される。decreases as the current 12 flowing through MOS FET 2 increases. As soon as the current 11 passes through the zero point, the MOS FET
The output switches to “11+1.” This causes the MOSFE
The drain-source section of T1 is cut off, while the diode la carries a constant peak reverse current. However, since the charge stored in the diode 1a is small, the peak reverse current shown in FIG. 2 is relatively small. M.O.S.
FET 1 takes on a positive voltage and the output of comparator 6 is maintained at 11111, thereby causing MOS
FET l is kept off. The input voltage of the cosparator 6 is limited by the diode 8.
このようにしてMOS FETIがオフになり、MO
SFET2がオンになると、コンパレータ6は負の電圧
を出力する。両MO8FET1および2がオフになると
電流は流れず、MOS FETI。In this way the MOS FETI is turned off and the MO
When SFET2 is turned on, comparator 6 outputs a negative voltage. When both MO8FETs 1 and 2 are turned off, no current flows and MOS FET I.
2の逆電流に関係して、コンパレータ6の入力側には正
の電圧もしくは零電圧が生ずる。その場合、コンパレー
タ6はMOS FET 1に対して駆動制御パルスを
供給しない。MOSFET2がオフに流すと、コンパレ
ータ6はすでに述べたように、MOS FET1を駆動
制御する。2, a positive voltage or zero voltage occurs at the input of the comparator 6. In that case, the comparator 6 does not supply a drive control pulse to the MOS FET 1. When MOSFET2 is turned off, comparator 6 drives MOSFET1 as described above.
もちろん、各MO8FET 1〜4に第3図の監視装置
が設けられなければならない。かくしてMOS FET
1〜4用の駆動制御回路とは無関係に逆電流を減少させ
ることができる。トンイン・ソース区間の投入は、所属
する集積化されたダイオードがその導通方向に電流を流
す限り、最適な態様で正確に行なうことができる。すな
わち、そうすることによって、全電流通流時間における
ダイオード1aの大きな蓄積電荷の生成が防止される。Of course, each MO8FET 1-4 must be provided with the monitoring device of FIG. Thus MOS FET
The reverse current can be reduced independently of the drive control circuits for 1 to 4. The switching on of the input-source path can be carried out optimally and accurately, as long as the associated integrated diode conducts current in its conduction direction. That is, by doing so, the generation of a large accumulated charge in the diode 1a during the entire current conduction time is prevented.
他方ではドレイン・ソース区間が長時間駆動制御状態に
おかれて短絡をひき起こすという危険もない。このよう
にしてダイオードの逆電流を最小にすることができる。On the other hand, there is no risk that the drain-source section will remain under control for a long time and cause a short circuit. In this way the reverse current in the diode can be minimized.
駆動制御は個々のMOSFETの許容誤差とは無関係で
ある。The drive control is independent of individual MOSFET tolerances.
第1図は電源に直列に接続された2個のMOSFETを
有する回路の一例を示す接続図、第2図は本発明の詳細
な説明するだめの各部信号のダイヤグラム、第3図は本
発明による監視装置の一実施例を示す接続図である。
1.2,3.4−=MO8FET、 la、2a。
3a 、4a・・・集積化されたダイオード、 5・・
・負荷、6・・・コンパレータ、 7・・・抵抗、 8
・・・ダイオード、 9・・・加算器。Fig. 1 is a connection diagram showing an example of a circuit having two MOSFETs connected in series to a power supply, Fig. 2 is a diagram of signals of each part for detailed explanation of the present invention, and Fig. 3 is a diagram according to the present invention. FIG. 2 is a connection diagram showing one embodiment of a monitoring device. 1.2,3.4-=MO8FET, la, 2a. 3a, 4a... integrated diode, 5...
・Load, 6... Comparator, 7... Resistor, 8
...Diode, 9...Adder.
Claims (1)
ンジスタの共通接続点に負荷が接続され、両MO8電界
効果トランジスタは投入時間がわずかにオーバーラツプ
するように時間的にずらして駆動制御されるMO8電界
効果トランジスタ回路装置の運転方法において、各MO
8電界効果トランジスタのドレイン・ソース区間に生ず
る電圧を監視装置によって監視し、前記電圧がMO8電
界効果トランジスタの逆方向にかかるとき、各MO8電
界効果トランジスタに駆動パルスを与えることを特徴と
するMO8電界効果トランジスタ回路装置の運転方法。 2、特許請求の範囲第1項記載の運転方法において、各
MO8電界効果トランジスタのドレイン・ソース端子が
コンパレータの両入力端子に接続され、前記コンパレー
タの出力端子が前記MO8電界効果トランジスタのゲー
トに接続されていることを特徴とするMO8電界効果ト
ランジスタ回路装置の運転方法。 3)特許請求の範囲第2項記載の方法において、コンパ
レータの入力側にダイオードが並列に接続され、さらに
そのコンパレータの入力端は抵抗を介してMO8電界効
果トランジスタのソース・ドレイン端子と接続されてい
ることを特徴とするMO8電界効果トランジスタ回路装
置の運転方法。[Claims] 1) A load is connected to a common connection point of two MO8 field effect transistors connected in series to a power supply, and both MO8 field effect transistors are connected in time so that their turn-on times slightly overlap. In a method of operating an MO8 field effect transistor circuit device whose drive is controlled in a staggered manner, each MO8
The MO8 field effect transistor is characterized in that the voltage occurring in the drain-source section of the MO8 field effect transistor is monitored by a monitoring device, and when the voltage is applied in the opposite direction of the MO8 field effect transistor, a driving pulse is given to each MO8 field effect transistor. How to operate an effect transistor circuit device. 2. In the operating method according to claim 1, the drain and source terminals of each MO8 field effect transistor are connected to both input terminals of a comparator, and the output terminal of the comparator is connected to the gate of the MO8 field effect transistor. A method of operating an MO8 field effect transistor circuit device, characterized in that: 3) In the method described in claim 2, a diode is connected in parallel to the input side of the comparator, and the input end of the comparator is further connected to the source/drain terminal of the MO8 field effect transistor via a resistor. A method of operating an MO8 field effect transistor circuit device, characterized in that:
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE32302231 | 1982-08-13 | ||
DE19823230223 DE3230223A1 (en) | 1982-08-13 | 1982-08-13 | Method for operating a circuit arrangement with two MOS field-effect transistors series-connected to a voltage source, and monitoring circuit for carrying out the method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5950616A true JPS5950616A (en) | 1984-03-23 |
Family
ID=6170837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14728283A Pending JPS5950616A (en) | 1982-08-13 | 1983-08-11 | Method of operating mos field effect transistor circuit device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS5950616A (en) |
DE (1) | DE3230223A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016063697A (en) * | 2014-09-19 | 2016-04-25 | 株式会社デンソー | Failure detection circuit for switching element |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3718001A1 (en) * | 1987-05-27 | 1988-12-08 | Hirschmann Radiotechnik | CIRCUIT ARRANGEMENT FOR GENERATING BIPOLAR DIGITAL DATA SIGNALS |
US4884186A (en) * | 1987-12-10 | 1989-11-28 | Boschert Incorporated | Power supply with reduced switching losses |
-
1982
- 1982-08-13 DE DE19823230223 patent/DE3230223A1/en not_active Withdrawn
-
1983
- 1983-08-11 JP JP14728283A patent/JPS5950616A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016063697A (en) * | 2014-09-19 | 2016-04-25 | 株式会社デンソー | Failure detection circuit for switching element |
Also Published As
Publication number | Publication date |
---|---|
DE3230223A1 (en) | 1984-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11012063B2 (en) | GaN switch with integrated failsafe pulldown circuit | |
JP4188335B2 (en) | Synchronous rectifier circuit and method for utilizing the common source inductance of this synchronous FET | |
US4511815A (en) | Transformer-isolated power MOSFET driver circuit | |
CN110572020B (en) | Control circuit and flyback switching power supply system | |
US7948220B2 (en) | Method and apparatus to reduce dynamic Rdson in a power switching circuit having a III-nitride device | |
EP0439586A1 (en) | Switching circuit employing an inductor and igbt devices | |
JPH0211178B2 (en) | ||
US6909620B2 (en) | Inverter configurations with shoot-through immunity | |
US5051609A (en) | Simplified driver circuit for solid-state power switches | |
WO2019207977A1 (en) | Gate drive circuit and gate drive method | |
JPH0311576B2 (en) | ||
DE102017128986A1 (en) | ACTIVE GATE BIAS DRIVER | |
US7616047B2 (en) | Transistor arrangement for rectifier and inverter | |
US5272398A (en) | Driver for power field-controlled switches with refreshed power supply providing stable on/off switching | |
JPS5950616A (en) | Method of operating mos field effect transistor circuit device | |
JP2001309670A (en) | Driving circuit for inverter | |
JPH0226813B2 (en) | ||
RU148939U1 (en) | POWER REVERSED SEMICONDUCTOR DEVICE | |
JPH10136646A (en) | Synchronous rectifier | |
US9276476B1 (en) | Forced commutating a current through a diode | |
JPH10146054A (en) | Dc converter device | |
US20230261562A1 (en) | Power conversion device and control method thereof | |
JPH07194105A (en) | Synchronous rectifier | |
JPS59178821A (en) | Transistor driving circuit | |
CN114825879A (en) | Semiconductor switch assembly and control method thereof |