JPS59501142A - ディジタルフィルタを用いたｆｓｋ音声帯域モデム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタルフィルタを用いたＦＳＫ音声帯域モデム発明の背景 発明の分野 この発明は、周波数偏移キード（ＦＳＫ）技術に従って作動する変調器および復 調器（モデム）を合併した電気通信インタフェース回路に関するものである。電 話回線を介してディジタルデータを通信する際に、電話回線または他の通信チャ ネルの特性と両立し得るアナログ信号へ、直列ディジタルデータを変換するため のインタフェース回路を用いる必要がある′。インタフェースは一般的にモデム として知られる装置を含み、これは非同期直列ディジタルデータストリームを、 音声帯域チャネルのような特定形式のチャネルの伝送特性と両立し得るアナログ 信号に変換するように作動的であり、かつそのようなチャネルを介してアナログ 信号を受信しかつアナログ信号をディジタルデータストリームに変−挽する。種 々の通信スタンダードが電話回線による通信に対して確立されている。典型的な 形式の通信は毎秒３Ｃ）、０から１２００個の記２号のデータ率範囲において周 波数偏移キード（ＦＳＫ）変調による。ＦＳＫ変調は記号層たり１ビツトの情報 の伝送を含み、そのビット値は２つの予め選択された周波数のうちの１つを選択 することによって決定される。

ＦＳＫ変調を用いる非同期直列通信に対するスタンダードがアメリカ合衆国およ びヨーロッパにおいて採用されている。これらのスタンダードはアメリカ合衆国 では３ｅｌ＋１０３／１１３および３ｅｌｌ　２０２として知られるモデム、お よびヨーロッパではＣＣＩＴＴ　Ｖ、２１および■、２３モデムに用いられてい る。さらに、非同期直列データ通信用のインタフェース制御のためのスタンダー ドが確立されている。ＥＩＡスタンダードＲ８−２３２０は直列非同期回線を介 しての通信に必要な本質的な端末制御信号を規定する。ＣＣＩＴＴスタンダード ■、２４はヨーロッパの標準的な装置のための本質的な端末制御信号を特定する 。比較的高価でないワンチップのプログラム可能なモデムは電気通信において広 範囲な応用および需要を見い出しているようである。たとえば、英国のＶ　Ｉ　 ＥＷＤＡＴＡシステム、フランスの郵便電話および電報電子電話ディレクトリ− 、アメリカン　テレフォン　アンド　テレグラフカンパニーのアドバンスト　コ ミュニケーション　シス　・テムのような遠隔アクセス情報システムの端末にお ける、ならびにコンピュータおよび装置の遠隔診断のために用いられる端末にお ける特定の応用がある。

江１１Ｌ因１１ 過去において、電話回線により通信するために、特定のスタンダードおよびスピ ードに対して専用されたモデムが必要とされていた。成る形式のモデムは一般に 他の形式のモデムと通信することができなかった。しかしながら、２以上の形式 のモデムを併用し、それによって種々のスタンダードおよび形式のモデムと通信 することができるシステムが構成されていた。

これまでは、低速のＦＳＫモデムは、周波数領域フィルタ、検出器および変調器 を含む数多くのアナログ回路を用いて実現されていた。このようなアプローチは 単一モードの動作が望まれるときは相当に経済的である。数多（のディスクリー トなディジタル回路がらＦＳＫモデムを実現しようとするよりも、ディスクリー トなアナログコンポーネントを用いてＦＳＫモデムを実現する方がはるかに経済 的でもある。特に、これまでに意図されていたディジタルフィルタは多大のハー ドウェアおよび実質的な電力を必要とする複雑な構造である。さらに、ディジタ ル構造はディジタル−アナログおよびアナログ−ディジタルコンバータを用いる 必要がある。演ｎ論理装置、リード　オンリ　メモリ（ＲＯＭ）およびランダム 　アクセス　メモリ（ＲＡＭ）もまたディジタルフィルタ構造を実現するのに要 求される。

それゆえに、非常にＢ単な単一目的のディジタルフィルタは複雑な多重モードの ディジタルフィルタとほとんど同じぐらいのシリコンハードウェアを必要とする 。

そのような応用の−ためにディジタルフィルタを用いる際の他の問題点は多量の 演算処理による電力消散であった。

典型的なディジタルフィルタでは、多量の電力を消散する高速マルチプライヤが 必要とされる。電気通信システムでは電力消費が非常に低くなければならない。

アナログフィルタはディジタルフィルタよりも電力消費が低かった。したがって 、歴史的には、先行技術の構成はディジタルアプローチよりもむしろアナログア プローチを用いていた。

これまでは、アナログまたはディジタル形式の１個の集積回路にＦＳＫモデムを 構成することができなかった。アナログ回路の解決では、実質的な制限が、１個 のシリコン回路のダイスに組み入れられることができる來積盟にある。

１個の回路のダイスのディジタル実現はこれまでは、速度および製造工程の制限 のため現実的ではなかった。実際、専用された、すなわち、単一モードの応用の ためのディジタル回路を実現するコストはＦＳＫモードのディジタル実現を困難 にさせているようである。

１１匹ＬＬ 先行技術において遭遇する問題を克服するために、複数個の現存するＦＳＫ変調 器−復調器（モデム）速度およびスタンダードを相入れることができるように予 め選択的に形成された１個の集積回路が提供される。この発明による装置は最小 の外部接続の１個の回路ダイスで、ディジタル的にプログラム可能な時間領域の ディジタルフィルタリング、ディジタル検出、ディジタル信号合成なら、びにア ナログ−ディジタルおよびディジタル−アナログ変換を行なう。各構成において 、演算論理、データ経路およびメモリ装置が共用される。フィルタの応答はメモ リ装置に記憶された予め選択可能な係数値によって決定される。それゆえに、す べてのフィルタ特性はそれらの係数を変形することによって簡単に実現される。

これらの係数はメモリ手段において用いるため予め決定されかつ記憶されていて もよい。予め決定された係数は、係数の選択および動作のスタンダードに間しそ の装置を命令する外部から与えれる並列ディジタル信号によってフィルタにおい て、呼出されかつ実現される。特定Ｉａ能の処理は有効なテーブルルックアップ 方法によって実現される。乗算はディジタルの場所のビットシフトのみを必要と するナンバベースを用いることによって簡略化される。

（シリコン領域に基づく）フィルタのコスト対？！雑さくまたは困難さの程度） およびそのフィルタから要求されるパーフォーマンスを比較する際に、アナログ 型のフィルタではコストは複雑さに直線的に比例して増大するということが注目 されていた。１ノかしながら、ディジタルフィルタの場合ば、高い初期コストを 払っても、成る形式の付加的な複雑さを加えるための価格は大きく減じられる。

この１つの理由は、ディジタルフィルタはハードウェアを多重化し時分割するこ とができるのに対し、アナログフィルタはすることができないからである。ディ ジタルフィルタはまた何ら精密なコンボーネン１〜を必要と１ノないのに対し、 アナログフィルタはパーフォーマンス仕様を満たすため、多数の精密なコンポー ネント（これはトリミングされなければならず非常に低いドリフトを有しなけれ ばならない）を必要とする。

この発明による好ましい実施例では、ＮチャネルＭＯ８技術が用いられて、複数 個の現存するＦＳＫモデムスタンダードを規定するようにビンプログラム可能な ２８ビン装置を提供する。電話回線インタフェースはデータアクセス構成（ＤＡ Ａ）またはその装置を電話回線へ接続するための音響カプラを介して外部から与 えられなければならない。

ユニバーサル非同期受信機送信ｔｌｌ（ＬＩＡＲＴ）が装置をデータ端末へ接続 するために用いられてもよい。その送信機は、ディジタル変調信号によって選択 された動作周波数を有する、ＵＡＲＴからの信号を受ける正弦波シンセサイザと 、プログラム可能なディジタルバンドパスフィルタと、電話接続への結合のため のディジタル−アナログコンバータとを含む。受信機は電話回線からのアナログ 信号を受信しそれをディジタル形式に変換するように作動的なアナログ−ディジ タルコンバータと、プログラム可能なディジタルバンドパスフィルタと、ディジ タルデータストリームを回復するための搬送波検出器および情報復調器とを含む 。

適当なインタフェース制御回路が設けられ、それによって必要な制御信号が適当 なインタフェーススタンダー・ドに従って発生される。

この発明の主たる目的は、入力信号がディジタル形式に変換された後すべての信 号処理がディジタル的に発生される新規な多重モードのＦＳＫモデム回路を提供 することである。

この発明のさらに他の目的は、電気通信装置の信号処理部分に用いるだめの改良 されたアイジタルフィルタ技術を提供することである。

この発明は添付図面に関して行なわれる以下の詳細・を説明を参照することによ ってよりよく理解されよう。

関ノ　″干出　ｒ　の　１１ 次の特許出題を参照することによってここに援用し、こ′７）Ａ１明のエレメン トに関する教示技術の目的のためでの一部とする。

１９８０年８月１８日出願のＲｕｓｓｅｌｌ　Ｊ　ａ）Ｉ　Ａ　ｐｆｅｌノ連続 番号ＰＣＴ／ＵＳ８０１００７５２のＩＮ丁ＥＲＰＯＬＡＴＩＶＥ　ＥＮＣＯＤ ＥＲＦＯＲ５ＬＪＢＳＣＲｆＢＥＲＬＩＮＥ　ＡＵＤＩＯＰＲＯＣＥＳＳＩＮＧ ＣＩＲＣＵＩＴ　ＡＰＰＡＲＡＴＵＳ。

１９８０年６月１８日出願の、Ｒｕｓｓｅｌｌ　Ｊ　ａｙ　Ａ　ｐｆａｌホカ、 ７）連Ｏａ１号ＰＣＴ／ＵＳ８０１００７５３１７）Ｉ　ＮＴＥＲＰＯＬＡ丁Ｉ ＶＥ　ＡＮＡＬＯＧ−Ｔｏ　ＤＩＧＩＴＡＬ　Ｃ０ＮＶＥＲＴＥＲＦＯＲ５ｔＪ ＢＳＣＲＩＢＥＲＬＩＮＥ　ＡＵＤ、ＩＯ。

１９８０年６月１８日出願のＲｕｓｓｅｌｌ　Ｊ　ａｙ　Ａ　ｐｆｅｌホかの連 続番号ＰＣ下／（ＪＳ８０１００７５４の５ＬＩＢＳＣＲＩＢＥＲＬＩＮＥ　Ａ ＬＩＤ’ＩＯＰＲＯＣＥＳＳＩＮＧ　ＣＩＲＣＵＩＴ　ＡＰＰＡＲＡＴＵＳ。

図面の簡単な説明 第１図はこの発明によるＨ　ｅ＆が用いられるシステムのブロック図である。

第２図はこの発明による送信機信号処ｙＵ鎖の詳細なブロック図である。

第３図はこの発明による受信機信号／２１浬鎖０詳利なブロック図である。

第４図は送信機および受信機におけるバンドパスフィルタに用いられる形式の２ 次キャノニツク（ｃａｎｏｎｌｃ　）フィルタ部分の図である。

の−の１な佇 さて、第１図を参照して、通信カブラ１２およびデータ端末１４とともに用いる ためこの発明によるＦＳＫ変Ｈ器−復調器（モデム＞１０のブロック図が示され る。典型的な通信カプラ１２は通信装置の供給者によって特定されるデータアク セス構成（ＤＡ△）または音響カブラである。

通信カプラ１２は音害帯域通信チャネルと−ｒンタフエー・スするように意図さ れており、このチャネルを介して３００−１２００ボ一速度範囲の周波数偏移キ ード信号が通信される。

データ端末１４はたとえばＥＩＡスタンダードＲ８−２３２ＣおよびＣＣＩＴＴ 　Ｖ、２４により特定されるような成る端末制御信号の制御に従って直列の非同 期データを受信および送信するようにされた多種多様なデータ端末装置（Ｄ　Ａ 　Ｅ　）のうちの１つである。ユニハーリルな非同期受信機送信機（ＵＡＲＴ） がデータ端末装置に組み入れらレテもよい。モデム］０は゛ハンドシエ１′り（ ｈａｎｄｓｌｌａｋｅ″制御のため９個の異なる端末制御信号ビットを与えまた は受１ブるようにされている。さらに、モデム１０ば選択された作動モードを特 定する５個のヒツトを受（プるようにされている。モード側部装置゛１６は多数 の１−１−　ＬコンパチブルスイッチまたはハートワイＡアート接続であっても よく、モデム１０の動作速度および信＠特性を特定）−るため外部モード制御を 行なう。

一般に、モデム１０は送信手段１８、受信手段２０およびタイミングＩＩＪ御手 段２４を備えたインターフニー・ス制御手段２２からなる。通信カプラ１２は電 話回線を受信機２０へ結合する。受信機伽＠経路はアナログ前置フィルタ２６、 アナロクーテーｒジタルニ１ンハータ（ＡＤＣ＞２８、ディジタルバントパスフ ィルタ手段３０、ライシタル復調手段３２および搬送波検出手段３４を含む。動 作において、非同期直列データがメインチャネル出力３６また（ａ、ハツクプヤ ネル出力３８のいずれかを介しＩ与えられる。バンクチャネル出力はテイジタル ルーブバック４０を介して送信機１８の送信されたデータバックチャネル人ｉ４ ２へ結合されてもよい。搬送波検出手段３４からの搬送波検出信号はインタフェ ース制御手段２２へ結合される。インタフェース制御装置１０の対応する搬送波 検出出力端子はデータ端末１４へ結合される、 データ端末１４から通信カプラへの伝ｙｓ＠号経路は、正弦波合成手段４４と、 ディジタルバンドパスフィルタ手段４６と、ディジタル−アナログコンバータ手 段（ＤＡＣ）４８と、アナログローパスフィルタ手段５０とを含む。ユーザの選 択で、アナログループバックが搬送波出力端子５２と、受信された搬送波入力端 子５４との間に設けられてもよい。さらに、水晶５６または他の適当なりロック の制御によるタイミング制御手段２４はタイミング制御信号を亨信機１８と、受 信機２０とインタフェース制御狭口２２とへ与える。インタフェース制！！Ｉ′ ｌ装置２２は、与えられたモード制御信号および端末制御信号に応答して送信機 １８および受信機２０を形成するステートマシンである。

この発明によるモデム１０は好ましくは２８ピンの集積回路パッケージにおいて ＮチャネルＭＯ８技術を用いて構成され、すべてのディジタル入力および出力（ ｇ号端子はＴＴＬ型論理レベルと両立し得る。

５個のモ・−ド制御入力ビットＭＣＯ，ＭＣ１，ＭＣ２゜ＭＣ３およびＭ　Ｃ４ は、送信機１８と受信機２ｏとの間の通常の動作モードおよび特別なループバッ ク動作モードを特定する。たとえば、モード制御は次の正常な形態を特定しても よい。

３ｅｌ１１０３は３００　）！りＳ全二重ヲ始メルＢｅ１１１０３は３００　ｂ ｐｓ全二重に答えるＢｅ１１２０２　１２００ｂｐｓ半二重等化器を備えたＢｅ １ｌ　２０２　１２００　、　ｂｐｓ半二半玉ＣＩ　ＴＴ　Ｖ、　２１　ハ３０ ０ｂｐｓ　全二重ヲ始メルＣＣＩＴＴ　Ｖ、２１は３００　ｂｐｓ全二重に答え るＣＣＩＴＴ　Ｖ、　２３−ｔ”−−ｔ’２　１２００ｂｐｓ　半玉ｔ４ＣＣＩ ＴＴ　ｖ、２３モ一ド２等化器付１ｏｏｂｐｓ半二重 ＣＣＩＴＴ　Ｖ、、２３モード１　６００　ｂｐｓ半二半玉ｍ上述常な動作モー ドでは、インタフェース制御装置２２は送信および受信フィルタを、選択された ＦＳＫモデム特性に従って動作を行なうため正しいチャネル周波数バンドヘセッ トする。ディジタルループバック４０およびアナログループバック５８が外部ピ ン接続に利用できる。特に、ディジタルループバックはバックチャネル出力端子 ３８またはメインチャネル出力端子３６と、バックチャネル入力端子４２または メインチャネル出力端子４３との間で行なわれてもよい。

選択された″ハンドシエイキン・グ′制御ビットがインタフェース制御装置２２ へ与えられる。これらは、データ端末１４がモデム１０を介してデータを送信お よび／または受信するのを希望するということを示すために用いられる、データ 端末準備（［）　ａｔａ　Ｔｅｒｍｌｎａｌ　Ｒｅａｄｙ）と、モデム１０に命 令してその送信モードを入れる、送信要求（Ｒｅｑｕｅｓｔ　Ｔｏ　３　ｅｎｄ 　）と、インタフェース制御装置２２がデータ端末１４に対して、データが送信 されてもよいとイウコトヲ示づ、り１，１７センド（Ｃｌｅａｒ　７ｏ　５ｅｎ ｄ　）と、搬送波検出器３４によって検知された有効な争送波信号が少なくとも 最小量の時間の間存在したということを示すデータ端末１４への、インタフェー ス制御装置２２がら（７）　ｌ　＠Ｔ”　Ｕ　ル、＊ｔ　！Ｊ　７テイーｙ−’ ）　ト＜　Ｃａｒｒｉｅｒ　１）ｅｔｅｃｔ　）とを含む。有効な搬送波が検出 されていたくまたは逆に、されてい４「かった）時間長さの閂のキャリアディテ クト値は、形態に依存イーるものであり、かつモード制卸装置１６によってプロ グラムされる。

成るモデムにおいて、特に１２００ｂｌ）８モデム形態において、半二重動作の みが２線回線を介して許容されることができる。それゆえに、狭帯域逆方向チャ ネルが、メインチャネル受信機からおよびメインチャネル受信機へ送信イーるた めに設けられる。この目的のために、バンクチャネル端子が設けられる。゛ハン ドシエイキング″制御とットもまたバックチャネルのために設けられ、特にバッ ク　リクエスト　トウ　センド（１３ａｃｋ　Ｒｅｑｕｅｓｔ　ｌ−ｏ　３ｅｎ ｄ　）、バック　クリア　トウ　センド（３ａｃｋ　ｃｌａａｒ　Ｔ。

５ｅｎｄ）およびバック　キャリア　ディテクト（３ａｃｋＣａｒｒｉｅｒ　［ ）ｅｔｅｃｔ　）に対して設けられる。

さらに、電源オン／リセット（Ｐｏｗｅｒ　０Ｎ１０ＦＦ）信号ビットが設けら れ、このビットはモデム１ｏをターンオンさせかつその状態を初期設定するため に用いられかつ、自動応答シーケンスを開始させるために用いられるリング（Ｒ ＩＮＧ）信号が設けられる。

ＬＬＬ艷り 送信様１８は、データ端末１４または他の適当なソースから直列２進デイジタル データを受けかつそのデータを、特定されたモデム形式のスタンダードに従って 周波数偏移キード変調により変調されたアナログ信号に変換するように作動する 。搬送波出力端子５２のアナログ信号はチャネルの特性により課せられる電源お よびスペクトルの制限範囲内で電話回線に印加される。ＦＳＫ変調はボー当たり １ビツトをエンコードし、そこにおいて、論理１人カビットは第１周波数で正弦 波信号を誘起し、かつ論理Ｏは第２周波数で正弦波を誘起する。２つの論理状態 間のデータ値をスイッチングすることによって、搬送波出力端子での信号は２つ の周波数の間、好まＩノくけ連続する位相の移り変わりの間で切換わる。所望の 周波数で所望の正弦波を発生させるために、正弦波シンセサイザ４４が設けられ る。正弦波はテーブルルックアップ機能によって作られ、その出力は固定された 周波数のクロックによってストローブされる。

テーブルルックアップ機能に対するアドレスのイシクリメント大きさは正弦波出 力の周波数を制御する。

周波数偏移変調工程は主たる情報帯域の外側でエネルギを発生させる。これらの 側波帯は、好ましくは、隣接チャネルおよび特に全二重システムにおける関連の チャネルとのインタフェースの可能性を最小にするために、減衰される。予め選 択可能な重みづけ係数を備えたディジタル時間領域バンドパスフィルタ４６がス プリアス側波帯を減衰させるために用いられる。ディジタル−アナログコンバー タ４８はディジタル的にフィルタされた信号を受け、それを対応のアナログ信号 に変換しかつそれをその出力上へ運ぶ。

アナログポストフィルタ５０がローパスフィルタとしてディジタル−アナログコ ンバータ４８の出力に設けられる。

精密に制御されるディジタルフィルタが設けられかつコンバータ４８のサンプリ ング速度が高いため、ポストフィルタ５０は簡単な単極Ｒ−Ｃ回路であってもよ く、それは精密コンポーネントから構成される必要はない。

受信機動作 受信機２０はアナログ搬送波信号の形式の電話チャネルからのＦＳＫ変調された 信号を受１プるように作動的である。

搬送波信号は前置フィルタ２６へ印加され、それは簡単なアンチアライアジング の単極Ｒ−Ｃローパスフィルタである。前置フィルタ３６の出力はアナログ−デ ィジタルコンバータ２８へ与えられ、かつ次いでディジタルバンドパスフィルタ ３０を通過し、信号対ノイズの比を改善し、全二重形態に関連する独立のチャネ ル周波数を分離する。ディジタル的にフィルタされた出力は２進データを回復す るためディジタル復調器３２によってディジタル的に復調される。さらに、受信 機２０へ与えられた有効なデータの存在を示すためキャリアディテクト信号が搬 送波検出器３４を介してディジタル的に抽出される。

インタフェース詐御動作 インタフェース制御装置２２はモデム１０のモード制御選択およびハンドシエイ キング動作を監視し指令する。インタフェース制御装置２２は主に遅延発生カウ ンタと、制御データの送信および受信を制御するように作動的な２−ステートマ シンと、正しい送信周波数を選択するためのモード制御論理と、送信および受信 フィルタ形態などからなる。特に、インタフェース制御装置２２は２ステートマ シンを含み、そのうちの１つはモデムの自動応答機能に関連の自動応答シーケン スおよびメインまたはバックチャネル送信を示１ノ、他方はメインまたはバック チャネルのいすかれについての受信を実現する。２つの外部端末が示されている が、ただ１つの送信チャネルおよび１つの受信チャネルのみが内部に用いられて いる。動作において、この第１ステートマシンは初期設定シーケンスを通過して 初期状態を異なる信号に割当てかつデータ端末準備信号の駆動を持つ。一旦デー タ端末準備信号が駆動されると、モデム１０°へ−は特定化されたモデム特性に 従って作動的となる。通常の半二重動作において、モデムはメインチャネルの伝 送またはバックチャネルの妄信またはその逆である。この発明によれば、モデム １０の送信機および受信機フィルタは信号入力に印加されるのが予想される信号 に従って正しいチャネルヘセットされる。送信要求が主張されると、送信機バン ドパスフィルタ４６および正弦波シンセサイザ４４はメインチャネル周波数で送 信するようにセットされ、受信フィルタ３０はバックチャネル周波数を受信する ようにセットされる。全二重動作において、ステートマシンはデータを同時に受 信または送信するため送信別１８および受信機２０を構成する。２つの独立した ３００１−１２のチャネルは通常電話回線の３０００Ｈｚ帯域幅へ周波数多重化 される。

データ伝送は送信要求信号を主張することによって始められる。送信されたデー タ入力は内部で、そのスタンドバイマーク状態（論理１）からスペース状態（論 理０）へ解除され、かつ変調された搬送波は送信された搬送波出力端子５２に現 われるようにさせられる。予め選択された遅延に従い、クリアセント信号が主張 され、データが主チャネル入力端子４３を介して送信されることができるように する。

データ伝送は送信要求信号がなくなるまで続く。予め選択された遅延に続き、ク リアセント信号が落とされる。

全二重動作において、キャリアディテクト信号により示されるように、データ受 信は他のモデムとの通信が確立された後の任意の時間に現われる。受信機２０は 少なくとも予め定められる時間長さの間有効な搬送波を検出すると、出力キャリ アディテクト信号が主張され、メイン受信データ出力は、その有効データが受信 されたデータ端子３６で受信されることができるように解除される。受信機が少 なくとも予め定められる時間長さの間搬送波の損失を検出するまで（よデータが 受入れられ、それに対してキャリアディテクト出力が解除され、受信データ出力 がその論理レベルのうちの１つ、典型的にＩはマークレベルヘクランブされる。

インタフェース制御装置２２は好ましくは簡単なカウンタおよびプログラムされ た論理アレイすなわらカウンタをプリセットするため予め選択された値を前もっ てロードされたり一ドオンリメモリによって実現される。

ざて第２図に移ると、この発明による送信機信号処理鎮の詳細なブロック図か示 される。送信機１８は、周波数選択手段６０と、並列−直列コンバータ６２と、 １ビツトアダーう４と、コンバータ６２よりも１多いビット容量を有する直列ア キュムレータ６６と、直列−並列コンバータ６８と、コンバータ６８の選択され た最上位ビットを受けるように結合される一連の第１のＥＸＣＬＵＳＩＶＥ　Ｏ Ｒゲート７０と、第１のｘＯＲゲート７０によってアドレス指定されかつ正弦波 の１個の１／４の部分のための値が記憶される余弦リードオンリメモリ（余弦Ｒ ＯＭ＞７２と、符号制御操作手段７４とを含む。エレメント６０．６２゜６４． ６６．６８，７０．７２および７４は正弦合成手段４４を構成する。他の形式の ディジタル正弦合成手段が知られている。たとえば、カリフオリニア州　サンデ ィエゴのＷａｖｅｔｅｋはディジタル正弦シンセサイザを組み入れた関数発生器 を販売している。

正弦波の符号の値を含む符号制御操作手段７４の出力はディジタルバンドパスフ ィルタ手段４６”＼結合され、その出力はディジタル−アブログコンバータ４８ へ結合され、そのアナログ出力はアナログポストフィルタ５０へ結合される。送 信機１８ば４つの外部入力、すなわち、データ端子４２または４３（第１図）の ディジタルデータ入力、インタフェース制！Ｉｌ装置２２（第１図）からのモー ド選択入カフ６、およびタイミング制御手段２４〈第１図）の制御に従って一定 の、相対的に高い周波数のクロックである、送信ス１へローブ入力８０を有する 。

周波数選択手段６０は典型的には少なくとも１２ビツト長の１７ワード容量を有 するリードオンリメモリである。

各ワードは異なる周波数を特定する。周波数選択手段６０の出力は特性周波数に 比例するインクリメント大きさを確立する定数である。インクリメント大ぎさの 値は並列−直列コンバータ６２へ与えられる。コンバータ６２の最上位ビットに は、１Ｇ−ビットへワードを確立づるため先頭のＯがロードされる。１６−ビツ ［・ワードは、１−ビットアダ・−６４の第１人力へ与えられる直列パルス列に 変換される。

１−ビットアダー６４の第２人力は直列アキュムレータ６６の１ビツト出力から のフィードバックライン８２である。

直列アキュムレータ６６は連続的な正弦または余弦関数の値のアドレスを表わす 値を直列的に累積する。周波数を絶えずシフトさせる位相はインクリメント大き さを溶択することによって自動的に確立される。直列−並列コンバータ６８はア キュムレータ６６出力を並列フォーマットに変換する。７個の最上位ビットがゲ ート７０のバンクへ与えられる。各ＥＸＣＬＬｉＳＩＶＥ　ＯＲグー１−７０　 ハフ人力ビットの各々で第２の最上位ビットをマスクするように作動的である。

一連のＥＸＣＬＬＪＳＩＶＥ　ＯＲゲート７０（Ｄ出力は７−ピッドアドレスで ある。この出力が余弦ＲＯＭ７２へ与えられ、それは１／４象限における正弦波 の１２８個のサンプルの値をストアする１２８−ワード８−ビットのリードオン リメモリである。ＥＸＣＬＵＳＩＶＥ　ＯＲゲート７０に関する正弦波アキュム レータ６６は正弦波の選択されたサンプルのアドレスを発生させる。正弦波の値 である、余弦ＲＯＭ７２の８−ヒ“ット出力は符号制御操作手段７４へ与えられ 、これはまた１組のＥＸＣＬＵＳ　ＩＶＥ　ＯＲゲートである。符号は直列−並 列コンバータ６８の最上位ビットをＥＸＣＬＵＳ　Ｉ〜′Ｅ　ＯＲグー［・処理 することによって発生され、８−ビットの値の各ビットは、Ｍ　Ｓ　Ｂが１のと きＲＯＭ（ｉ＆の１の補数を作り、ｔｖｉ　Ｓ　ＢがＯのとＱＲＯＭ値を通過さ せることができ、かつ前記符号は符号制御手段７４の出力バスの９甜目のビット として最上位ビットを付は加えることによって発生される。

符号制御操作手段７４の出力はバンドパスフィルタ手段４６へ与えられる。バン ドパスフィルタ手段４６は２個の入力ボート百６および８８を有する演算論理装 置（ＡＬＵ）８４のまわりへ果められた簡単なデータ処理装置と、出力アキュム レータ９０と、４８−ワードのランダムアクセスメモリ（ＲＡＭ）スクラッチパ ッド９２と、ユニバーサルシフトレジスタ（ＵＳＲ）９４と、その出力が最大７ ビツト左または右へシフトされた入力であり、入力ボート八８６へ結合される２ −人力マルチプレクサと、入力ボート８８８へ結合されるマルチプレクサ（ＭＵ Ｘ）９６と、制御リードオンリメモリ（ＲＯＭ＞９８と、１次バッファまたは保 持レジスタ（下バッファ）１００とを含む。フィルタ構造の形式は、カリフォル ニア州　サニーベイルのアドバンスト・マイクロ・ディバイシズによって製造さ れるＡｍ７９０１に組み入れられており、かつ参照することによってここに援用 した特許の開示に説明されている。

この発明の好ましい形態において、ＵＳＲ９４は１個の多重化された入力で符号 制御操作手段７４からディジタル入力信号を受けるように結合され、かつアキュ ムレータ９０の出力がＵＳＲ９４の他の多重化入力へ与えられる。アキュムレー タ９０の出力はまた下バッファ１００およびＤＡＣ４８へ与えられる。Ｔバッフ ァ１００の出力はＭＵＸ９６でＲＡＭ９２のデータ出力で多重化される。ＲＡＭ ９２はデータ入力として、アキュムレータ９ｏの出力データ信号を受ける。制御 ＲＯＭ９８はＡＬＵ８４の機能およびＲＡＭ９２のアドレス機能を制御する。他 の制御信号もまたフィルタ手段４６のタイミングおよび同様な機能を調整するた めに用いられるということか理解されるべきである。

Ｕ　Ｓ、Ｒ９４はフィルタにおける乗算機能を与える。

この発明の好ましい実施例では、ディジタルフィルタ３０．４６は最小数の１の 構成でキャノニツク符号桁演算の変形された形式を用いる。演算のキャソニック 符号桁形式は３つの値、−１，０，および＋１を用いることに基づいている。し たがって、特定の値の２以上の表示がある。表示の選択は最小数の１で行なわれ る。最小の′１の実現によって直列構成でクロックパルスを除去することがてき かつまたティジタル他号処理アルゴリズムのより直接杓な構成の場合におけるよ うなアレイマルチプライヤを用いる必要性を除去する。ディジタルフィルタ３０ ．４６の構造は特に、すべての他の周波数を拒否している間に変調されたＦＳＫ 信号の所望の周波数を通過させるように選択された固定されたまたは組やかに変 化する削数を有するプログラム可能なテ′イジタルハントハスフィルタを実現す るためにうま（適合され又いる。フィルタ特性を特定Ｊ゛るパラメータまたは計 数はバントパス機能の時間領域特性に従って予め選択されかつ次に、モード制御 設定に応答して機能を実現する制御ＲＯＭ９８の適当なデータ検索位置にアドレ ス指定される。フィルタ３０．４６は１１ｋｉのタイレクトキャノニツク２次部 分であり、その部分において乗算が、ＵＳＲ９４においてビット位置をシフトさ せることによって行なわれ、かつ加算および減算が演算論理装＠８４によって行 なわれる。

さて、第３図に移ると、この発明による受信機２０が示される。受信機の鎖は、 アナログ入力端子５４から、アナログ前置フィルタ２６と、アナログ−ディジタ ルコンバータ２８と、ローパスデシメーションフィルタ３０と、ディジタル復調 器３２と、搬送波検出器３４とを含み、復調器３２と検出器３４はともにフィル タ３０の出力を受けるように結合される。受信機はさらにバンドパスフィルタ１ ０２と、電話回線振幅等化器１０６と、選択的な自動利得制御手段（八ＧＣ）１ ０８と、復調手段１１０（これは好ましくは位相遅延１１２、ビットシフト型マ ルチプライヤ１１４およびローパスフィルタ１１６からなる移相型積復調器であ る）と、選択的なディジタル補間回路１１８およびビットスライサ１２０とを含 む。ディジタルフィルタおよび復調器は送信（幾フィルタにＰＡｌ）で説明した 構造の信号処理装置へ組み入れられる。

ＡＩ）　Ｃ２８は好ましくは、アナログ信号を、すべてＯまたは一連の１または それよりも多い０および一連の１またはそれ以上の１′ｆＪＸらなる一連の多ビ ツト２進ワードへ変換する形式の補間コンバータであり、０および１の列間の移 り変わりは変化されたディジタル値を特定する。補間アナログ−ディジタルコン バータの形式はベル研究所およびその他の刊行物に説明されており、アドバンス ト・マイクロディバイシズによって製造されるＡｍ７０９１に組み込果を防止す るためＡＤ０２８のサンプリング速度に関して比較的低いサンプリング速度で動 作するデシメーションフィルタである。実際は、デシメーションフィルタ３ｏは 、サンプリング速度を減らしかつ検出されるべきデータの分解能を考慮する不必 要な処理を除去するために、サンプルを“捨てる”ローパスフィルタにすぎない 。デシメーションフィルタ３０は有限インパルス応答（ＦＩＲ）型フィルタであ る。バンドパスフィルタ１０２は第２図のフィルタ手段４６の構造に類似する構 造を含む。フィルタ構造のためには故多くの選択があるが、好ましい実施例は無 限インパルス応答（１ｒＲ）型の６個の２次キャノニック部分を含む。バンドパ スフィルタ１０２は楕円フィルタであるとともに、全通過群遅延等化器または位 相調整を伴う全通過フィルタであ−る。Ｎ話回線等化器１０６がチャネルの特性 を補償するため高速モードにおいてのみ用いられる。それはＦＩＲ型ディジタル フィルタである。フィルタグループの出力番よ選択的な自動利得制御装ｖ１１０ ８へ与えられ、この制御Ｈ置１０８はシステムの分解能のすべてを利用するため 最上位ビット方向へ値をシフトさせる装置にすぎない。

搬送波検出器３４は信号の十分に等化された形式（たとえば、バンドパスフィル タ１０２または電話回線等化器１０６のいずれかからの＠号〉かまたは、搬送波 の存在に対し信号を比較するために、ローパスフィルタ３０のチャネルフィルタ された出力のいずれかを受けるように作動的であ゛る。搬送波検出器３４は帯域 内信号から総信号を減算するように作動する。検知された差がない場合、搬送波 検出器３４は搬送波がないことを示す。

ディジダル１ＪＨｊｌ器１１０はディジタルデータストリームから有益な情報を 抽出するためキャノニツク符号演算をすべて利用する。移相器１１２は変調周波 数間の中心周波数で９０″遅延の等価である固定された遅延を導入する装置であ る。全通過位相シフトフィルタは遅延を実現し周波数と位相との間の関係を計算 が容易であるためディジタル形式で簡単に実現される。積１調器１１０は同相お よび逆相信号を掛は算することによって復調された搬送波を抽出することができ る。乗算器はキャノニツク符号潰算で機能するようにされた加算付１０−ごット シフタである。乗算器１゛１４の出力はローパスデシメーションフィルタ３ｏと 実質的に同一の構造であるローパスフィルタ゛１１６へ与えられる。

ローパスフィルタ１１６の出力は選択的なディジタル補間回路１１８へ与えられ る。ディジタル補間回路１゛１８は、ＦＳＫ信号のマークおよびスペース状態間 の変調の時間をより正確に評価するために、零交差する近傍において復調された 信号を再構成するように作動するｅｌつの適した補間回Ｗ１１８ハ”Ｚｅｒｏ　 ｃｒｏｓｓｌｎｇ　Ｉｒ＋ｔｅｒｐｏｌａｔｏｒｉＯＲｅＪｔｌｃ（！　ｉ　３ ０（ｉｈｒｏｌｌＱＵｓ　Ｄｉｓｔｏ＋”目ＯｎｌｎａＤＩｇｉｔａｊ　Ｆ　Ｓ 　Ｋ　Ｍ　ｏｄｅｍ”という名称の、Ｈａｎｓ　Ｐｅｔ６ＡＮｋｅおよＱ’Ｍｉ ｃｈａａｌ　ｌ＜、　５ｔａｕｆｆｅｒの名義で出願された同時係属中の出願に 開示されでおり、この出願は本件出願と同じ譲受人に譲渡されてあ゛す、参照す ることによってここに援用する（アトーニードヶソト１３２／８３６５−７）。

補間回路１１８の出力はディジタル信号出力として補間回路１１８の出力から最 上位ビットを抽出するためスジ１′す１２０へ与えられる。スライサ１２０の出 力はソース送信機から回復された信号を表わす直列２進デイジタルデータストリ ームとして受信データ端子３８へ与えられる。スライサ１２０は符号ビット出力 として補間回路１１８の構造に組み入れられてもよい。

第４図に移ると、この発明の受信機２ｏおよび送信様′１８に用いられるバンド パスフィルタの１つの２次部分の典型的な２次キャノニツク符号内成が示される 。理解されるべきことは、この部分はバンドパスフィルタ手段４６（第２図）の ような構造の一部として構成されることである。

２次部分は２つの遅延、すなわＩ５第１遅延２００および第２遅延２０２かうな る。利得Ｇを有するスケーリング増幅器２０４が入力信＠経路に配置されてその 信号を正規化し、内部のオーバフローを防止する。キャノニツク部分はさらに２ つの総和接続点、すなわち、第１の３人力総和器２０６および第２の３人力総和 器２０８を含む。遅延回路と総和器との間の各信号経路には、増幅器、より特定 的には係数乗算器、すなわちＡｏｌ　ＡＩ　＋　Ａ２が第１の総和器２０６およ び２０８の間の順方向ラインに設けられる。ＡＯ係数乗算器２１０は入力と出力 との間に何の遅延もない信号を表わす位置にある。Ａ、係数乗算器２１２は入力 および出力間の１つの単位遅延を表わすための位置にあり、Ａ２係数乗算器２１ ４は入力と出力との間の２個の単位遅延を表わす位置にある。

係数乗算器Ｂ、およびＢ２が、第１および第２の遅延位置と入力との間のフィー ドバックを表わすために設けられる。特に、Ｂ、係数乗算器２１６は第１総和器 ２０６へ１単位だけ遅延された信号のフィードバックの値を表わし、かつＢ２係 数乗算器２１８は係数乗算器２０６に対し２単位遅延された信号のフィードバッ クを表わす。

第４図の構造は、値Ｅｏ（ｎ）が第１の総和器２０６の出力にあり、値ｘ（ｎ） が入力信号であり、値ｙ（ｎ）が出力信号であるということを示す、次の方程式 によって数学的に表わされる。

Ｅｏ　（ｎ　）−Ｇ−ｘ　（ｎ　）＝ｓｌ　・Ｅｏ　（ｎ−１）８２　’ＥＯ（ ｎ　２） Ｖ　（ｎ＞−Ａｏ　−ＥＯ（ｎ）＋Ａ＋　・Ｅｏ　（ｎ　１）＋Ａ２　・Ｅｏ　 （ｎ　２＞ これら２つの方程式を用いて、すべての２次フィルタ特性が時間領域において・ しミュレートされることができる。

多重２次部分が縦続接続されることができ、より高次の部分は、さらに他の単位 遅延手段を並列に連鎖させることによって構成されてもよい。

この発明は特定の実施例に関して説明されてきた。他の実施例も当業者にとって 明らかであろう。それゆえに、この発明は添付の請求の範囲に示される以外に限 定されるものではない。

国際調食報告

Claims (1)

【特許請求の範囲】
1. １．　音声帯域通信チャネルの予め選択された形式でアナログ信号を送信および 受信するためディジタルデータを変調および復調するための集積回路装置であっ て、ディジタルデータを変調し、複数個の周波数偏移キード信号化スタンダード の選択されたものに従って周波数偏移キードアナログ信号を送信するための手段 と、アナログ周波数偏移キード信号を受け、前記複数個の周波数偏移キード信号 化スタンダードの選択された１つに従って前記信号を復調するための手段と、音 声帯域通信チャネルの選択された形式に従って前記複送信手段は１個の集積回路 に組み入れられる、集積回路装置。 ２、　前記送信手段は音声帯域通信チャネルを励起するためディジタル的に合成 された変調信号をアナログ変調信号に変換するためのディジタル−アナログコン バータを含む、請求の範囲第１項記載の装置。 ３、　前記送信手段は、 選択された周波数でディジタル的に変調している信号を合成するための手段を含 み、前記周波数の選択は前記送信手段へ供給された前記ディジタルデータのビッ ト値に従って周波数偏移キード変調である、請求の範囲第２項記載の装置。 ４、　前記正弦波合成手段は前記選択された周波数間の連続的な位相の移り変わ りを発生させるための手段を含む、請求の範囲第３項記載の装置。 ５、　前記正弦波合成手段は、 前記ディジタルデータビット値に応答して交互の変調周波数を選択するための手 段と、 前記変調周波数をディスクリートな時間増分信号に変換するための手段と、 前記増分信号に応答して前記選択された変調周波数で正弦波信号のディジタル表 示を発生するための手段とを含む、請求の範囲第３項記載の装置。 ６、　前記変換手段は増分する定数を表わす並列なディジタルワード信号に応答 して前記並列なディジタルワードを直列ピットストリームに変換するための手段 と、前記ピッ１へストリームの各個別のビットを第２ビットストリームの各個別 のビットに加えるための手段と、前記第２のピントストリームを発生させるよう にクロック信号に同期して加えられるピットストリームを直列にアキュムレート するための手段と、 ディジタルメモリをアクセスするため前記第２のピットストリームをクロックさ れた並列アドレス信号のシーケンスに変換するための手段とを備え、前記増分定 数はアドレス増分の大きさを特定しそれによって位相が連続するような態様で前 記正弦波出力の周波数を特徴する請求の範囲第５項記載の装置。 ７、　前記正弦波発生手段は正弦波の少なくとも一部の値のサンプルが逐次的に ストアされるディジタルメモリを含み、前記メモリは前記アドレス信号のシーケ ンスに応答して正弦波の一部のディジタル表示を発生させ、かつ前記正弦波の部 分から正弦波の完全なディジタル表示を再構成するための手段をさらに含む、請 求の範囲第６項記載の装置。 ８、　前記送信手段はさらに予の選択可能なバンドパス特性を有するディジタル 時間領域フィルタ手段をさらに含み、前記フィルタ手段は前記ディジタル変調信 号を受け、前記信号化スタンダードの前記選択された１つに従って前記信号を重 みづけるように作動する、請求の範囲第３項記載の装置。 ９、前記フィルタ手段は前記信号化スタンダードの各々ごとに予め選択された重 みづけをする係数の組をストアしたディジタル的にプログラム可能な無限インパ ルス応答処理手段を含みかつ乗算を行なう−ためディジタル値信号のビット位置 をシフトさせるための手段を有する、請求の範囲第８項記載の装置。。 １０、　前記受信手段は受信した信号を゛復調するのに用いるため受信されたア ナログ信号を前記アナログ信号のサンプルディジタル表示に変換するための手段 を含む、請求の符表明５９−５０１１４２　（２） 範囲第１項記載の装置。 １１、　前記受信手段はさらに予め選択可能なローパスおよびバンドパス特性を 有するディジタル時間領域フィルタ手段を含み、前記フィルタ手段は前記アナロ グ−ディジタル変換手段を介してディジタル信号を受け、前記信号化スタンダー ドの前記選択されたものに従って前記ディジタル信号を重みづけるように作動す る、請求の範囲第１０項記載の装置。 １２、　前記フィルタ手段はローパスフィルタ処理のためディジタル的にプログ ラム可能な部分と、バンドパスフィルタ処理のためディジタル的にプログラム可 能な部分とを含み、前記ディジタル的にプログラム可能な部分は信号処理手段に 組み入れられており、前記信号処理手段は前記信号処理スタンダードの各々のも のに従って前記部分の各々のものに用いるため予め選択された虫みづけの係数の 組を特徴とする請求の範囲第１１１ｊｌ記載の装置。 １３、　前記受信手段はさらに前記信号処理手段へ組み入れられる積復調手段を 含む、請求の範囲第１２項記載の装置。