JPS5949614B2 - Date display method - Google Patents

Date display method

Info

Publication number
JPS5949614B2
JPS5949614B2 JP50084092A JP8409275A JPS5949614B2 JP S5949614 B2 JPS5949614 B2 JP S5949614B2 JP 50084092 A JP50084092 A JP 50084092A JP 8409275 A JP8409275 A JP 8409275A JP S5949614 B2 JPS5949614 B2 JP S5949614B2
Authority
JP
Japan
Prior art keywords
gate
digit
information
day
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50084092A
Other languages
Japanese (ja)
Other versions
JPS528730A (en
Inventor
正 高須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KASHIO KEISANKI KK
Original Assignee
KASHIO KEISANKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KASHIO KEISANKI KK filed Critical KASHIO KEISANKI KK
Priority to JP50084092A priority Critical patent/JPS5949614B2/en
Publication of JPS528730A publication Critical patent/JPS528730A/en
Publication of JPS5949614B2 publication Critical patent/JPS5949614B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Calculators And Similar Devices (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 本発明は例えば卓上型電子計算機を使用して日数計算す
る場合に好適な日付表示機能を有する小型電子機器に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a small electronic device having a date display function suitable for calculating the number of days using a desktop computer, for example.

最近、卓上型電子計算機がいろいろな分野で使用される
と共にそれぞれの分野での用途に合う計算機も開発され
ている。
Recently, desk-top electronic computers have been used in various fields, and computers suitable for use in each field have also been developed.

例えば、銀行では利子計算のために日数計算の可能な計
算機が望まれている。かかる日数計算のためにけ、置数
人力又は演算結果としての年、月、日、曜日等のいわゆ
るカレンダー情報をレジスタに格納すると共に表示装置
により表示させる必要がある。そして上記カレンダー情
報を表示させる場合に数字を羅列表示させると表示され
た年月日等のカレンダー情報の確認が困難であわ、従つ
て年月El−情報等のカレンダー情報を置数する場合等
に於いて置数ミスが起わ得る。本発明の目的は年、月、
日、曜日等のカレンダー情報をレジスタに格納すると共
に表示装置により表示させるに当シ上記カレンダー情報
を見易い形で表示させ得る日付表示機能を有する小型電
子機器を提供することである。
For example, banks want a calculator that can calculate the number of days for calculating interest. In order to calculate the number of days, it is necessary to store so-called calendar information such as the year, month, day, day of the week, etc. as input numbers or calculation results in a register and to display it on a display device. When displaying the above calendar information, it is difficult to confirm the displayed calendar information such as the year, month, and day if the numbers are displayed in a list. In this case, a numbering error may occur. The purpose of the present invention is to
To provide a small electronic device having a date display function capable of storing calendar information such as the date and day of the week in a register and displaying the calendar information in an easy-to-see form on a display device.

以下、本発明を図面を参照して詳細に説明しよう。Hereinafter, the present invention will be explained in detail with reference to the drawings.

第1図に於て1はシフトレジスタであシ、このシフトレ
ジスタには置数キー2のチッキーの1つを押すことによ
り数値情報がオアゲート3、アンドゲート4、及びオア
ゲート5を介して最小位桁位置に入力される。上記アン
ドゲート4はタイミング発生回路6からの最小位桁パル
スLSDによつて開かれる。
In FIG. 1, 1 is a shift register, and in this shift register, by pressing one of the ticks of numeric key 2, numerical information is transferred to the minimum position through OR gate 3, AND gate 4, and OR gate 5. Entered in digit position. The AND gate 4 is opened by the least significant digit pulse LSD from the timing generation circuit 6.

シフトレジスタ1に入力された数値情報はシフトパルス
により最小位桁位置から最上位桁位置に向つてアンドゲ
ートTNオアゲート8、アンドゲートー9及びオアゲー
ト5を介して通常の如く循環シフトするようにされる。
オアゲート5の出力はデコーダ10によりデコードされ
表示装置11によりダイナミツク表示される。置数キ−
2に於て連続して数値キーを押すと制御部12から桁シ
フト命令信号が発生して、後述するデートキーが押され
ていないことを示す信号、すなわち通常の置数動作であ
ることを示す信号Bと桁シフト命令信号によりアンドゲ
ート13が開かれるので、シフトレジスタ1の内容は1
桁分の遅延回路14、アンドゲート13及びオアゲート
5を介してシフトするので、1桁分左シフトされると共
にタイミング発生回路6からのLSDによジアンドゲー
ト4が開かれるので、新しい数値情報がレジスタ1の最
小位桁位置に格納される。この際、桁シフト命令、通常
置数信号Bによりアンドゲート14、に出力が生じ、こ
の出力はオアゲート15を介してインバータ16によク
反転されるのでアンドゲート7は閉じられる。すなわち
シフトシジスタ1の通常の循壌シフト径路は遮断される
。このようにして、通常の置数動作が行われる。置数キ
−2に於て、例えぱ「1」,「9」、「7」,「5」の
順に数値キーを操作すれば、第2図(4)に示すように
通常の置数動作と同意に「1975」の年情報がレジス
タ1に格納されると共に表示装置11により表示される
Numerical information input to the shift register 1 is circularly shifted from the least significant digit position to the most significant digit position via the AND gate TN OR gate 8, AND gate 9, and OR gate 5 in the usual manner.
The output of the OR gate 5 is decoded by a decoder 10 and dynamically displayed by a display device 11. Number key
When the numeric key is pressed continuously in step 2, a digit shift command signal is generated from the control unit 12, which is a signal indicating that the date key described later is not pressed, that is, a normal numeric value operation. Since the AND gate 13 is opened by the signal B and the digit shift command signal, the contents of the shift register 1 are 1.
Since it is shifted through the delay circuit 14, the AND gate 13, and the OR gate 5, it is shifted to the left by one digit, and the AND gate 4 is opened by the LSD from the timing generation circuit 6, so that the new numerical information is Stored in the lowest digit position of register 1. At this time, an output is generated in the AND gate 14 by the digit shift command and the normal digit signal B, and this output is inverted by the inverter 16 via the OR gate 15, so that the AND gate 7 is closed. That is, the normal circulation shift path of the shift register 1 is blocked. In this way, a normal number setting operation is performed. For example, if you operate the numeric keys in the order of ``1'', ``9'', ``7'', and ``5'' on the numeric key 2, the normal numeric value operation will be performed as shown in Figure 2 (4). In agreement with this, the year information "1975" is stored in the register 1 and displayed on the display device 11.

続いて、年情報を格納した後は、月情報を格納する必要
がある。
Next, after storing the year information, it is necessary to store the month information.

本発明に於ては、片隋報を格納する前にデートキ−17
を操作する。デートキー17の操作回数は3進カウンタ
18によつて記憶され、このカウンタからはそれぞれデ
ートキーの1回目、2回目、3回目操作を示す信号が取
出され、オアゲート19に供給される。従つて、このオ
アゲート19の出力A/)S01ゝのときはデートキ−
17が操作されたことを示す。出力Aはインバータ20
に与えられる。従つてこのインバータ20の出力Bが6
1ゝすなわちオアゲート19の出力A75S00ゝであ
ることはデートキ−17が操作されていないこと、すな
わち通常の置数動作が行われていることを示している。
年情報の格納後のデートキー操作は1回目であり、従つ
て3進カウンタ18からは1回目操作を示す信号が取出
され、この信号によク通常は零の内容を保持している減
算カウンタ21の内容を例えば8にプリセツトする。
In the present invention, the date key 17 is used before storing the piece of information.
operate. The number of operations of the date key 17 is stored by a ternary counter 18, from which signals indicating the first, second and third operations of the date key are respectively taken out and supplied to the OR gate 19. Therefore, when the output of this OR gate 19 is A/)S01, the date key is
17 is operated. Output A is inverter 20
given to. Therefore, the output B of this inverter 20 is 6
1'', that is, the output A75S00'' of the OR gate 19 indicates that the date key 17 is not being operated, that is, a normal number entry operation is being performed.
This is the first date key operation after storing the year information, and therefore a signal indicating the first operation is taken out from the ternary counter 18, and this signal causes the subtraction counter, which normally holds the content of zero, to be activated. For example, the contents of 21 are preset to 8.

このカウンタ21は1ワード時間(シフトレジスタ1の
内容が1回循環シフトするに要する時間)毎に発生する
クロツク信号悔によつて1づつ減算される。カウンタ2
1の内容は数値検出器22によつて検出され、零以外の
数値のときには01ゝを出力する。61°出力はアンド
ゲート23に与えられてこのゲートを開くと共に、オア
ゲート15、インバータ16を介してアンドゲート7に
与えられて逆にこのゲートを閉じる。
This counter 21 is decremented by 1 by a clock signal generated every one word time (the time required for the contents of the shift register 1 to be circularly shifted once). counter 2
The content of 1 is detected by the numerical value detector 22, and when the value is other than zero, it outputs 01゜. The 61° output is applied to AND gate 23 to open this gate, and is also applied to AND gate 7 via OR gate 15 and inverter 16 to close this gate.

またこのときには桁シフト命令は存在しないので、アン
ドゲート13,24は閉じられている。従つてシフトレ
ジスタ1の内容は遅延回路14、アンドゲート23、オ
アゲート8、アンドゲート9、オアゲート5を介して循
環する。この循環動作はカウンタ21の内容が零になる
まで続けられるので、先に格納された年情報は左ヘ8桁
シフトされることになる。この動作中LSDのタイミン
グで、図示しないブランキングコード発生部より供給さ
れる数値以外のブランキングコードがアンドゲート25
を介してレジスタ1に格納されるので、第2図Bに示す
如き年情報の後にはブランキングコードが表示されるこ
とになる。ブランキングコードとして数値以外の情報、
例えば小数点或いはマイナス符合の如きもので良い。ま
たは、何も表示しなくとも良い。第2図Bに示される如
きレジスタ1の内容は以後アンドゲート7、オアゲート
8、アンドゲート9、オアゲート5から成る通常の循環
径路を介して通常の如く循環シフトされる。このように
して、年情報が左へ8桁シフトされた後は月情報をレジ
スタ1に格納する必要がある。
Further, since there is no digit shift instruction at this time, AND gates 13 and 24 are closed. Therefore, the contents of the shift register 1 are circulated through the delay circuit 14, the AND gate 23, the OR gate 8, the AND gate 9, and the OR gate 5. This circular operation continues until the contents of the counter 21 become zero, so the previously stored year information is shifted eight digits to the left. At this timing of the LSD during operation, a blanking code other than the numerical value supplied from a blanking code generator (not shown) is output to the AND gate 25.
Since the blanking code is stored in the register 1 via , the blanking code is displayed after the year information as shown in FIG. 2B. Non-numeric information as a blanking code,
For example, it may be a decimal point or a minus sign. Or, it may not be necessary to display anything. The contents of register 1 as shown in FIG. After the year information has been shifted eight digits to the left in this way, it is necessary to store the month information in register 1.

デートキ−17が1回操作された状態で、月情報に相当
する数値キー、例えば6月を格納したい場合にはCの数
値キーを押すと、第3図に示す如きタイミング信号発生
回路6からシフトレジスタ1の第5桁目に相当する桁パ
ルスT5が発生してアンドゲート4を開く。このときに
は桁シフト命令は発生しないのでアンドゲート13,2
4が開くことはない。従つて6の情報がオアゲート5を
介してシフトレジスタ1に格納されると共に第2図Cに
示す如く最下位桁から5桁目の位置に表示される。この
位置にすでに格納されていたブランキングコードはアン
ドゲート4が開く時点で桁パルスT6がインバータ26
に与えられることによりアンドゲート9が閉じられるの
で消去されることになる。以後レジスタ1の内容は第2
図Cに示すままで通常の循環径路を介して循環シフトさ
れると共に表示装置11により表示される。
With the date key 17 operated once, if you press the numerical key corresponding to month information, for example, the numerical key C if you want to store June, the timing signal generation circuit 6 as shown in FIG. A digit pulse T5 corresponding to the fifth digit of register 1 is generated to open AND gate 4. At this time, no digit shift instruction occurs, so AND gates 13 and 2
4 will never open. Therefore, the information of 6 is stored in the shift register 1 via the OR gate 5 and displayed at the fifth digit from the lowest digit as shown in FIG. 2C. The blanking code that has already been stored in this position is activated by the digit pulse T6 when the AND gate 4 opens.
Since the AND gate 9 is closed by applying the signal to , the signal is erased. From then on, the contents of register 1 will be the second
As shown in FIG. C, it is cyclically shifted through a normal circulation path and displayed on the display device 11.

このように年情報と月情報との間に空桁すなわちブラン
キングコードが存在すると、非常に見易くなるものであ
る。
If there is a blank digit, that is, a blanking code, between the year information and the month information, it becomes very easy to read.

月情報には1桁の場合と2桁の場合とが存在する。There are two types of month information: one-digit and two-digit.

l桁の場合は上述の説明で足りるが以下に2桁の場合に
ついて説明しよう。デートキー17の1回目操作の状態
では、タイミング発生回路6からの桁パルスT5と3進
カウンタ18の出力によシアンドゲート27に出力′″
1ゝが生じ、この出力がオアゲート28を介してフリツ
プフロツプ回路29をセツトし、その出力を゛0°にす
る。このフリツブフロツプ回路29のリセツト入力には
上述のクロツク信号ψ。が与えられて1ワ−ド期間の終
クに出力を01″にする。このフリツプフロツプ回路2
9の出力は1桁時間の遅延回路30に供給されて出力T
Eを生じる。この出力TEは少くとも桁パルスT6の存
在する間0ビである。土述したように、月情報の1桁目
は桁パルスT5の存在するときにレジスタ5桁目に格納
され、続いて2桁目を格納するときにはまず桁シフト命
令が制御部12よ)生じることによりアンドゲート7は
閉じられると共にアンドゲート24は開かれる。従つて
5桁目の内容(月情報の1桁目)が遅延回路14に溜ま
つている桁パルスT5の存在するとき月情報の2桁目の
数値がオアゲート5を介してレジスタ1に格納される。
桁パルスT6の存在するときは遅延回路30の出力TE
によりアンドゲート24が開くので、月情報の1桁目は
左へ1桁シフトされながらレジスタ1に戻る。この場合
、桁パルスT,以後はTEが″′02になり従つてアン
ドゲート24は閉じるので年情報は通常の循環径路を介
してシフトするので、桁シフトすることはない。このよ
うに年情報、月情報が記入された後日情報を格納するた
めに第2回目のデートキー操作を行う。
In the case of l digits, the above explanation is sufficient, but below we will explain the case of 2 digits. When the date key 17 is operated for the first time, the digit pulse T5 from the timing generation circuit 6 and the output of the ternary counter 18 are used to output the signal to the cyand gate 27.
1° is produced, and this output sets the flip-flop circuit 29 via the OR gate 28, making its output 0°. The reset input of this flip-flop circuit 29 receives the above-mentioned clock signal ψ. is given, and the output becomes 01'' at the end of one word period.This flip-flop circuit 2
The output of 9 is supplied to a one-digit time delay circuit 30 and the output T
produces E. This output TE is at 0bi at least while the digit pulse T6 is present. As mentioned above, the first digit of the month information is stored in the fifth digit of the register when the digit pulse T5 is present, and when the second digit is subsequently stored, a digit shift command is first generated by the control unit 12. As a result, AND gate 7 is closed and AND gate 24 is opened. Therefore, when there is a digit pulse T5 in which the content of the fifth digit (the first digit of the month information) is stored in the delay circuit 14, the value of the second digit of the month information is stored in the register 1 via the OR gate 5. Ru.
When the digit pulse T6 exists, the output TE of the delay circuit 30
Since the AND gate 24 is opened, the first digit of the month information is returned to the register 1 while being shifted one digit to the left. In this case, the digit pulse T and thereafter TE become ``'02'', and the AND gate 24 is closed, so the year information is shifted through the normal circulation path, so there is no digit shift.In this way, the year information is , the second date key operation is performed to store the date information after the month information has been entered.

デートキーの2回目の操作後タイミング発生回路6から
は最小位桁パルスLSDが取出されるので、日情報の1
桁目例えば13日の場合の1は第2図Dに示す如く最小
位桁位置に格納される。この場合、すでにこの位置に記
入されていたブランキングコードはLSDの発生するタ
イミングではインバータ26の出力が007であること
によりアンドゲート9が閉じられるので消去されること
になる。デートキ−17の2回目の操作のときには、3
進カウンタ18の出力とタイミング発生回路6の出力L
SDとによジアンドゲート31に出力61ゝが生じ、こ
の出力がオアゲート28を介してフリツプフロツプ回路
29をセツトする。
After the second operation of the date key, the least significant digit pulse LSD is taken out from the timing generation circuit 6, so the date information 1
For example, the 1 for the 13th digit is stored in the lowest digit position as shown in FIG. 2D. In this case, the blanking code already written at this position will be erased because the output of the inverter 26 is 007 and the AND gate 9 is closed at the timing when the LSD occurs. When operating date key 17 for the second time, press 3.
Output of advance counter 18 and output L of timing generation circuit 6
An output 61' is produced at the AND gate 31 by SD and this output sets the flip-flop circuit 29 via the OR gate 28.

この場合、遅延回路30の出力TEは少くとも桁パルス
T2の存在するとき61″である。次に数値3のキーを
押すと、タイミング発生回路6からLSDの発生するタ
イミングでオアゲート5を介して3の内容がレジスタの
最小位桁位置に格納される。このタイミングに於いては
アンドゲート9が閉じられているので、すでに格納され
ている1の数値はレジスタ1の入力側に帰還されないと
共に遅延回路14に保持されている。次に、桁パルスT
2の存在するときには、アンドゲート9は開かれるが、
出力TEによりアンドゲート32に出力012が生じ、
この出力によりアンドゲート7は閉じられる。一方アン
ドゲート24は開かれるので、遅延回路14の内容は桁
パルスT2の発生時点にアンドゲート24、オアゲート
5を介してレジスタ1に戻る。このように、2桁の日情
報が第2図Eに示すように月情報とブランキングされた
桁を間にはさんで表示されることになる。以上のように
して、年月田隋報を見易い形でレジスタに格納し且つ表
示させることが可能であるが、例えぱ3回目のデートキ
ー操作により格納された年月日が何曜日であるかを計算
させることができる。
In this case, the output TE of the delay circuit 30 is 61'' when at least the digit pulse T2 is present.Next, when the key of number 3 is pressed, the output TE of the delay circuit 30 is 61''. The contents of 3 are stored in the least significant digit position of the register.At this timing, AND gate 9 is closed, so the already stored value of 1 is not fed back to the input side of register 1 and is delayed. It is held in the circuit 14. Next, the digit pulse T
When 2 exists, AND gate 9 is opened, but
The output TE produces an output 012 in the AND gate 32,
This output closes the AND gate 7. On the other hand, since the AND gate 24 is opened, the contents of the delay circuit 14 are returned to the register 1 via the AND gate 24 and the OR gate 5 at the time of generation of the digit pulse T2. In this way, the two-digit day information is displayed with the month information and blanked digits in between, as shown in FIG. 2E. In the above manner, it is possible to store and display the year, month, and day information in the register in an easy-to-read format, but for example, what day of the week is the year, month, and day stored by the third date key operation? can be calculated.

すなわち、デートキーの3回目操作を示す3進カウンタ
18の出力を演算部33に与えることにより、演算部3
3に記憶されている基準となる年月日とその曜日からレ
ジスタに格納された年月日の曜日を演算することができ
る。演算終了時、演算終了を示す信号を発生させてタイ
ミング発生回路6に与えることにより、演算部33から
の曜日データを最上位桁パルスMSDの発生する時点で
オアゲート3、アンドゲート4、オアゲト5を介してレ
ジスタ1の最土位桁位置に曜日データを格納することが
できる。第2図Fには最上位桁位置に数値で曜日データ
が示されている。各曜印こ特定の数値例えば日曜日一「
O」、月曜日−「1」、・・・、金曜日一「5」、土曜
日一「6」を割当てることによジ、何曜日であるかが容
易に判定され得る。日数計算の場合には、第1の年月日
と基準の年月日との計算結果と第2の年月日と基準の年
月日との計算結果との間で更に計算を行えば、第1の年
月日と第2の年月日との間の日数を容易に求めることが
できる。
That is, by giving the output of the ternary counter 18 indicating the third operation of the date key to the calculation unit 33, the calculation unit 3
The day of the week of the year, month, and day stored in the register can be calculated from the reference year, month, and day stored in 3 and the day of the week. At the end of the calculation, by generating a signal indicating the completion of the calculation and giving it to the timing generation circuit 6, the day of the week data from the calculation unit 33 is sent to the OR gate 3, AND gate 4, and OR gate 5 at the time when the most significant digit pulse MSD is generated. Day-of-the-week data can be stored in the lowest digit position of register 1. In FIG. 2F, day of the week data is shown numerically at the most significant digit position. Each day sign has a specific number, for example Sunday 1.
By assigning "O", Monday - "1", . . . Friday - "5", Saturday - "6", it can be easily determined which day of the week it is. In the case of days calculation, if further calculations are performed between the calculation results of the first date and the reference year, month, and day, and the calculation results of the second date and the reference year, month, and day, The number of days between the first date and the second date can be easily determined.

次に、第8図を参照してタイミング発生回路6について
説明する。
Next, the timing generation circuit 6 will be explained with reference to FIG.

通常置数動作を示す信号、すなわちデートキ−17が押
されていないことを示すインバータ20の出力信号Bと
デートキー操作2回目を示す3連カウンタ18の出力信
号がオアゲート34を介してアンドゲート35に与えら
れる。このアンドゲート35には最小位桁バルスLSD
と置数キ−2が操作されたことを示す置数信号が与えら
れている。アンドゲート36にはデートキ−17の1回
目操作を示す3進カウンタ18からの信号とレジスタの
5桁に相当する桁パルスT,と置数信号が与えられる。
アンドゲート37には、曜日演算終了を示す信号と最土
位桁パルスMSDとが与えられる。これ等アンドゲート
35,36,37の出力はオアゲート38を介してアン
ドゲート39に与えられる。このアンドゲート39には
桁シフト命令信号がインバータ40を介して与えられて
いる。従つて、アンドゲート39は桁シフト命令信号が
存在するときには出力を発生せず、桁シフト命令信号が
存在しないときに各段階に於いてLSD,T5,MSD
のいずれかの出力を発生させる。オアゲート38の出力
はアンドゲート27及び31に与えられる。伺、桁パル
スT1(LSD),T2・・・T5・・・■(MSD)
はシフトレジスタ1の桁数に応じて発生され、卦のおの
1ワード期間を一周期とする順次パルスである。
A signal indicating a normal number operation, that is, an output signal B of the inverter 20 indicating that the date key 17 is not pressed, and an output signal of the triple counter 18 indicating the second date key operation are transmitted via an OR gate 34 to an AND gate 35. given to. This AND gate 35 has a minimum digit pulse LSD.
and a numeric signal indicating that numeric key 2 has been operated. The AND gate 36 is supplied with a signal from the ternary counter 18 indicating the first operation of the date key 17, a digit pulse T corresponding to five digits of the register, and a digit signal.
The AND gate 37 is supplied with a signal indicating the end of the day of the week calculation and the least significant digit pulse MSD. The outputs of these AND gates 35, 36, and 37 are applied to an AND gate 39 via an OR gate 38. A digit shift command signal is applied to this AND gate 39 via an inverter 40. Therefore, AND gate 39 does not produce an output when the digit shift command signal is present, and LSD, T5, MSD at each stage when the digit shift command signal is not present.
produces one of the following outputs: The output of OR gate 38 is applied to AND gates 27 and 31. Inquiry, digit pulse T1 (LSD), T2...T5...■ (MSD)
are sequential pulses that are generated according to the number of digits in the shift register 1, and each word period is one cycle.

また、デートキーは特別に設けなくも良し、例えば小数
点キーを2度打ちすることによつてデートキーの役目を
行わせることも可能である。肯土記実施例に於いては年
、月、日等のカレンダー情報をレジスタに記憶する場合
に、その年、爪 日等の各情報を記憶する部分をレジス
タ内に予じめ定めておく、いわゆる、固定記憶した例を
とり、その表示態様を示したが、適切な制御を施すこと
により、そのカレンダー情報の種々の形態によ9前記レ
ジスタ内の各情報の記憶部分を可変長にし記憶して、そ
の表示態様の形態として、カレンダー情報の各情報の間
に少なくとも1桁分の区切り、例えばブランク、或いは
小数点、「−」符号等の記号を介在してカレンダー情報
の各情報を切離し表示し得ることは勿論である。
Further, it is not necessary to provide a special date key; for example, by hitting the decimal point key twice, it can function as a date key. In the Kondoki example, when calendar information such as year, month, day, etc. is stored in a register, a portion for storing each information such as the year, date, etc. is predetermined in the register. We took an example of so-called fixed storage and showed its display mode, but by applying appropriate control, the storage portion of each information in the register 9 can be stored in a variable length according to various forms of the calendar information. As a form of display, each piece of calendar information is separated and displayed by intervening at least one digit delimiter, for example, a blank, a decimal point, a symbol such as a "-" sign, etc. Of course you can get it.

又上記実施例としては年情報として西歴を用いたが、年
号(又は元号)であつてもよいこと勿論である。以士述
べたように、本発明は日数計算などを行うに必要な年、
月、田曜日等のカレンダー情報の表示を各情報の間に空
桁を置いて表示させることができるものであり、従つて
年、月、日、曜日等のカレンダー情報が見易すくなクこ
のためカレンダー情報の記入ミスを防止し得るものであ
る。また、1つのカレンダーキーを用いてカレンダー情
報を入力するようにしているので、キー操作も簡単であ
シ、さらにカレンダーキーが所定数回操作されると自動
的に曜日演算も実行するので、曜日演算指示のために特
別のキーを必要としない利点もある。
Further, in the above embodiment, the Western calendar is used as the year information, but it goes without saying that the year name (or era name) may also be used. As mentioned above, the present invention can calculate the year, which is necessary for calculating the number of days, etc.
Calendar information such as month, day of the week, etc. can be displayed by placing blank digits between each piece of information, and therefore calendar information such as year, month, day, day of the week, etc. can be displayed easily. This can prevent errors in entering calendar information. In addition, since calendar information is entered using one calendar key, key operations are easy.Furthermore, when the calendar key is operated a predetermined number of times, day of the week calculations are automatically performed, so Another advantage is that no special key is required for operation instructions.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の日付表示方式を実施するための系統
図の一例を示す図、第2図は本発明の日付表示方式を説
明するための図、そして第3図は第1図のタイミング発
生回路の一例を示す論理回路図である。
FIG. 1 is a diagram showing an example of a system diagram for implementing the date display method of the present invention, FIG. 2 is a diagram for explaining the date display method of the present invention, and FIG. 3 is a diagram similar to that of FIG. FIG. 2 is a logic circuit diagram showing an example of a timing generation circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 年、月、日等のカレンダー情報を入力するための数
値キーと、上記カレンダー情報の各情報を区別するため
のカレンダーキーと、単一の計数回路を含み、上記カレ
ンダーキーの操作回数を計数する計数手段と、上記カレ
ンダーキーの操作に先立つて操作された数値キーによる
入力された各カレンダー情報を記憶するレジスタと、上
記計数手段で計数された計数値に応じ、上記数値キーに
より入力されたカレンダー情報の各情報を所定桁切り離
して上記レジスタに記憶せしめる制御手段と、上記計数
手段の計数値が所定値になつた際に、上記カレンダー情
報に対する曜日演算を実行する曜日演算手段とを具備し
、上記カレンダー情報の各情報を切り離して表示させる
ことを特徴とする日付表示機能を有する小型電子機器。
1 Contains numerical keys for inputting calendar information such as year, month, day, etc., a calendar key for distinguishing each piece of the above calendar information, and a single counting circuit, which counts the number of operations of the above calendar keys. a register for storing each calendar information entered by the numeric keys operated prior to the operation of the calendar key; It comprises a control means for separating each piece of information of the calendar information by a predetermined digit and storing it in the register, and a day-of-the-week calculation means for performing a day-of-the-week calculation on the calendar information when the count value of the counting means reaches a predetermined value. A small electronic device having a date display function, characterized in that each piece of the calendar information is displayed separately.
JP50084092A 1975-07-09 1975-07-09 Date display method Expired JPS5949614B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50084092A JPS5949614B2 (en) 1975-07-09 1975-07-09 Date display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50084092A JPS5949614B2 (en) 1975-07-09 1975-07-09 Date display method

Publications (2)

Publication Number Publication Date
JPS528730A JPS528730A (en) 1977-01-22
JPS5949614B2 true JPS5949614B2 (en) 1984-12-04

Family

ID=13820853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50084092A Expired JPS5949614B2 (en) 1975-07-09 1975-07-09 Date display method

Country Status (1)

Country Link
JP (1) JPS5949614B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53139909A (en) * 1977-05-13 1978-12-06 Nec Corp Display system for subscriber unmber

Also Published As

Publication number Publication date
JPS528730A (en) 1977-01-22

Similar Documents

Publication Publication Date Title
US3161763A (en) Electronic digital computer with word field selection
US3634666A (en) Electronic desk top calculator having a delay line and automatic decimal alignment
US3597600A (en) Electronic desk top calculator having a dual function keyboard logic means
US3588841A (en) Programmable electronic calculator
US4192130A (en) Time counting control system
US3566097A (en) Electronic calculator utilizing delay line storage and interspersed serial code
JPS5949614B2 (en) Date display method
US3683370A (en) Input device
US3214736A (en) Magnetic tape scan with field selection
JPS6148676B2 (en)
US4723258A (en) Counter circuit
US3500383A (en) Binary to binary coded decimal conversion apparatus
JPS594056B2 (en) Key input control method
US3622768A (en) Dual key depression for decimal position selection
JPS608470B2 (en) Timekeeping method
JPS5882296A (en) Dot matrix display system
JPS6247271B2 (en)
JPS6227930Y2 (en)
JPS5922587Y2 (en) random number generator
JPS6044692B2 (en) Data input method
JPS6336462Y2 (en)
SU890401A1 (en) Key-operated electronic computer
JPS61230075A (en) Miniature electronic apparatus provided with time data storage function
JPS601651B2 (en) Random number generation method
JPS6245224Y2 (en)