JPS5946341B2 - 加減速度測定装置 - Google Patents
加減速度測定装置Info
- Publication number
- JPS5946341B2 JPS5946341B2 JP3885777A JP3885777A JPS5946341B2 JP S5946341 B2 JPS5946341 B2 JP S5946341B2 JP 3885777 A JP3885777 A JP 3885777A JP 3885777 A JP3885777 A JP 3885777A JP S5946341 B2 JPS5946341 B2 JP S5946341B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- acceleration
- reciprocal
- value
- deceleration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
【発明の詳細な説明】
本発明は、加減速度をディジタル的に測定する装置に関
するものである。
するものである。
従来公知の測定装置としては、例えば回転検出器から送
出される回転数に比例した周波数信号を一定時間毎に計
数し、前後の計数値の差を測定するようにしたものがあ
る。
出される回転数に比例した周波数信号を一定時間毎に計
数し、前後の計数値の差を測定するようにしたものがあ
る。
これは、一定時間0〜をの間の計数値をCl、続くを〜
2をCF)を時間の間の計数値をC2とすれば、加減速
度αはC2−C、 α=に■に’(C2−Cl)(l) ただしに■比例定数、に’■ に / を2で表わされ
−をも一定値であるからに/ を2も比例定数となり、
計数値差がそのまま加減速度と対応することに着目した
ものである。
2をCF)を時間の間の計数値をC2とすれば、加減速
度αはC2−C、 α=に■に’(C2−Cl)(l) ただしに■比例定数、に’■ に / を2で表わされ
−をも一定値であるからに/ を2も比例定数となり、
計数値差がそのまま加減速度と対応することに着目した
ものである。
ただし、この装置においては、計数値Cl、C2を大に
しないと測定精度が上らず、精度を上げるためには回転
検出器の多パルス化が必要となる。
しないと測定精度が上らず、精度を上げるためには回転
検出器の多パルス化が必要となる。
5 しかし、実際にはこの多パルス化には限度があるた
め、計数時間をを長くして計数値を大にしており、そう
すると、刻々変化する加減速度の測定は不可能で、平均
的な加減速度しか測定されない欠点がある。
め、計数時間をを長くして計数値を大にしており、そう
すると、刻々変化する加減速度の測定は不可能で、平均
的な加減速度しか測定されない欠点がある。
O 本発明は、上記欠点を除き、回転数(速度)に比例
した周波数信号の2周期ごとに加減速度をディジタル的
に測定するようにしたものである。
した周波数信号の2周期ごとに加減速度をディジタル的
に測定するようにしたものである。
先ず、その測定原理について説明する。第1図において
、Fは速度に比例した周波数信5号であり、例えば、被
測定体が一定距離a移動するごとに電圧が周期的に変化
している。
、Fは速度に比例した周波数信5号であり、例えば、被
測定体が一定距離a移動するごとに電圧が周期的に変化
している。
いま、この周波数信号のi番目の周期をTO〕、i+1
番目の周期をTCi+1〕、以下、TO+2〕・・・・
・・TCn〕とすれば、それぞれの周期間の平均速度は
、’o それぞれa/TCi+1〕、a/TCi+2〕
・・・・・・ a / TCn〕となる。よつて、隣合
うi番目とi+1番目の周期における加減速度αiはα
i=2a(1/丁〔i+1〕−1/丁〔i〕)/(TC
I〕+TO+1〕) (2)5で表わされ、以下同様に
隣合う2周期間の周期から加減速度が算出されることに
なる。
番目の周期をTCi+1〕、以下、TO+2〕・・・・
・・TCn〕とすれば、それぞれの周期間の平均速度は
、’o それぞれa/TCi+1〕、a/TCi+2〕
・・・・・・ a / TCn〕となる。よつて、隣合
うi番目とi+1番目の周期における加減速度αiはα
i=2a(1/丁〔i+1〕−1/丁〔i〕)/(TC
I〕+TO+1〕) (2)5で表わされ、以下同様に
隣合う2周期間の周期から加減速度が算出されることに
なる。
以下、上記測定原理に基いた本発明について詳細に説明
する。
する。
第2図において、1は周波数信号の入力端、2”0 は
電圧比較器であり、周波数信号Fを零電位と比較し、F
が負から正電位に変わる点でパルスを発生させている。
電圧比較器であり、周波数信号Fを零電位と比較し、F
が負から正電位に変わる点でパルスを発生させている。
よつて、そのパルスPの周期は、Fの周期と同一である
。尚、周波数信号F自体がパルス信号であれば、電圧比
較器2は不要である。’5 次に4、5は後述する逆数
算出回路であり、逆数算出回路4には前記パルスF’が
、また逆数算出回路5にはパルスF’の周波数を分周回
路3を介して1/2倍したパルスが各導入されている。
逆数算出回路は、第3図に示すように、クロツクパルス
発生器41から送出されるクロツクパルスfが導入され
る第2の間引回路42、その出力パルスが導入される第
2の間引回路43、第2の間引回路出力パルスが減算端
に導入され、初期設定値Mから順次そのパルスを減算す
る減算カウンタ44とからなり、刻々その時点の減算カ
ウンタ数値N(初期状態のNは初期設定値Mと等しい)
と初期設定値Mとの比N/Mを前記第1、第2の間引回
路42,43の比率乗算値として設定するように構成さ
れた破線内に示す双曲線関数発生部と、前記入力周波数
信号Fをパルス化したF′が導入され、そのパルスF′
を一定時間遅延したパルスビを送出する遅延回路45、
前記減算カウンタ44の数値Nが導入されるラツチ回路
46とからなり、ビが前記減算カウンタ44の動作開始
信号に、F′がラツチ回路46のラツチ指令信号として
導入される制御部とからなつている。
。尚、周波数信号F自体がパルス信号であれば、電圧比
較器2は不要である。’5 次に4、5は後述する逆数
算出回路であり、逆数算出回路4には前記パルスF’が
、また逆数算出回路5にはパルスF’の周波数を分周回
路3を介して1/2倍したパルスが各導入されている。
逆数算出回路は、第3図に示すように、クロツクパルス
発生器41から送出されるクロツクパルスfが導入され
る第2の間引回路42、その出力パルスが導入される第
2の間引回路43、第2の間引回路出力パルスが減算端
に導入され、初期設定値Mから順次そのパルスを減算す
る減算カウンタ44とからなり、刻々その時点の減算カ
ウンタ数値N(初期状態のNは初期設定値Mと等しい)
と初期設定値Mとの比N/Mを前記第1、第2の間引回
路42,43の比率乗算値として設定するように構成さ
れた破線内に示す双曲線関数発生部と、前記入力周波数
信号Fをパルス化したF′が導入され、そのパルスF′
を一定時間遅延したパルスビを送出する遅延回路45、
前記減算カウンタ44の数値Nが導入されるラツチ回路
46とからなり、ビが前記減算カウンタ44の動作開始
信号に、F′がラツチ回路46のラツチ指令信号として
導入される制御部とからなつている。
双曲線関数発生部の動作を数式により示すと以下のとお
りである。
りである。
いま、ある時間tにおける減算カウンタ44の数値をN
とおくと、それから微少時間△t経過した後の減算カウ
ンタ44の数値の変化△Nは、である。
とおくと、それから微少時間△t経過した後の減算カウ
ンタ44の数値の変化△Nは、である。
ただし、Mは減算カウンタ44の初期設定値、fはクロ
ツクパルス周波数である。ここで、△N+DN,△t+
Dtとおけるから上式を解くと、Nとtの関係は次のよ
うになる。
ツクパルス周波数である。ここで、△N+DN,△t+
Dtとおけるから上式を解くと、Nとtの関係は次のよ
うになる。
すなわち、上式は、t軸がM/f(一定値)ずれた双曲
線関係を表わしており、Nは(1+M/f)の逆数に対
応した数値となる。よつて、F5の周期TCl〕の逆数
を求める場合には双曲線関数発生部を時間(TCl〕−
M/f)だけ動作させ、そのときの減算カウンタ44の
数値を取り出せばよいことになる。
線関係を表わしており、Nは(1+M/f)の逆数に対
応した数値となる。よつて、F5の周期TCl〕の逆数
を求める場合には双曲線関数発生部を時間(TCl〕−
M/f)だけ動作させ、そのときの減算カウンタ44の
数値を取り出せばよいことになる。
すなわち、上式は次のようになる。.′l\d:4ト▼
―》′●rノ―−Bl7自′ノl′―\γこの動作時間
の制御を前記制御部で行なうことになる。
―》′●rノ―−Bl7自′ノl′―\γこの動作時間
の制御を前記制御部で行なうことになる。
すなわち、入力パルスYを遅延回路45でM/f遅延し
たパルスビで双曲線関数発生部の動作を開始し、次にパ
ルスF゛が到達したときに減算カウンタ44の数値Nを
ラツチしているので双曲線関数部(TCi〕−M/f)
だけ動作したときのNは、結局1/TCi〕に対応した
数値Niとなる。以下同様にしてF′の次のパルスが導
入されるごとに前記動作が繰返され、TCi+1〕,T
Ci+2〕・・・・・・TCn〕の逆数に対応した数値
NCi+1〕,NCi+2〕・・・・・・NCn〕が順
次演算されることになる。次に、同様構成の逆数算出回
路5においては、入力パルスF′が分周回路3により1
/2倍したパルスが導入されるので、F″の2周期ごと
にパルスが導入され、前記逆数算出回路4と同様にして
2周期の逆数に対応した数値N{〔1〕,〔1+1〕}
,N{〔1+2〕,〔1+3〕},・・・・・・N{〔
n一1〕,〔n〕が算出されることになる。
たパルスビで双曲線関数発生部の動作を開始し、次にパ
ルスF゛が到達したときに減算カウンタ44の数値Nを
ラツチしているので双曲線関数部(TCi〕−M/f)
だけ動作したときのNは、結局1/TCi〕に対応した
数値Niとなる。以下同様にしてF′の次のパルスが導
入されるごとに前記動作が繰返され、TCi+1〕,T
Ci+2〕・・・・・・TCn〕の逆数に対応した数値
NCi+1〕,NCi+2〕・・・・・・NCn〕が順
次演算されることになる。次に、同様構成の逆数算出回
路5においては、入力パルスF′が分周回路3により1
/2倍したパルスが導入されるので、F″の2周期ごと
にパルスが導入され、前記逆数算出回路4と同様にして
2周期の逆数に対応した数値N{〔1〕,〔1+1〕}
,N{〔1+2〕,〔1+3〕},・・・・・・N{〔
n一1〕,〔n〕が算出されることになる。
ここに、Nの下つき文字はそれぞれの周期番号を表わし
、例えば、NCi〕,〔1+1〕}はi番目とi+1番
目の2つの周期の和の時間(TCi〕+TCi+1〕}
の逆数に対応する数値である。この数値を式で表わせば
次のようになる。再び、第2図において、6は記憶回路
、7は減算回路であり、前記逆数算出回路4の演算終了
ごとにその数値は減算回路7に導入され、記憶回路6か
ら導入される記憶値との差が算出される。
、例えば、NCi〕,〔1+1〕}はi番目とi+1番
目の2つの周期の和の時間(TCi〕+TCi+1〕}
の逆数に対応する数値である。この数値を式で表わせば
次のようになる。再び、第2図において、6は記憶回路
、7は減算回路であり、前記逆数算出回路4の演算終了
ごとにその数値は減算回路7に導入され、記憶回路6か
ら導入される記憶値との差が算出される。
この減算演算が終了すると同時に逆数算出回路4の数値
Nは記憶回路6に導入され、新らたな記憶値として記憶
されると同時に減算演算結果は乗算回路8に導入される
。すなわち、記憶回路6には常に前回の逆数算出回路4
の出力数値が記憶されていることになり、減算回路7で
は、F″の周期ごとに(NCi+1〕−NCi〕),(
NCi+2〕−NCi+1〕),・・・・・・(NCn
〕−NCn−1〕)の演算を行なうことになる。次に乗
算回路8には、逆数算出回路5からの出力数値N{〔1
〕,〔1十1〕},N{〔1+2L〔1+3〕},・・
・・・・・・・N〔〔n+1〕,〔n〕がF″の2周期
ごとに導入され、その数値が導入されるごとに前記減算
回路7の出力数値と演算が行なわれる。
Nは記憶回路6に導入され、新らたな記憶値として記憶
されると同時に減算演算結果は乗算回路8に導入される
。すなわち、記憶回路6には常に前回の逆数算出回路4
の出力数値が記憶されていることになり、減算回路7で
は、F″の周期ごとに(NCi+1〕−NCi〕),(
NCi+2〕−NCi+1〕),・・・・・・(NCn
〕−NCn−1〕)の演算を行なうことになる。次に乗
算回路8には、逆数算出回路5からの出力数値N{〔1
〕,〔1十1〕},N{〔1+2L〔1+3〕},・・
・・・・・・・N〔〔n+1〕,〔n〕がF″の2周期
ごとに導入され、その数値が導入されるごとに前記減算
回路7の出力数値と演算が行なわれる。
よつて、乗算回路8の乗算値は、N{〔IL〔1+1〕
}・(NCi+1〕−NO〕),N{〔1+2〕,〔1
+3〕}・(NCi+3〕−NCi+2〕),・・・・
・・・・・N{〔n+0,〔n〕}・(NCn〕−NC
n−1〕の乗算を行なつていることになり、その乗算値
は以下のように前記(2)式の加減速度に比例する。例
えば、iとi+1番目についてみれば、となり、M4/
F2は比例定数であるから(2)式と対応している。
}・(NCi+1〕−NO〕),N{〔1+2〕,〔1
+3〕}・(NCi+3〕−NCi+2〕),・・・・
・・・・・N{〔n+0,〔n〕}・(NCn〕−NC
n−1〕の乗算を行なつていることになり、その乗算値
は以下のように前記(2)式の加減速度に比例する。例
えば、iとi+1番目についてみれば、となり、M4/
F2は比例定数であるから(2)式と対応している。
以下、この数値を順次出力端9から取り出して記憶させ
るか、あるいはD−A変換器を介してアナログ電圧に変
換し、メータ指示、または記録することにより加減速度
が測定される。
るか、あるいはD−A変換器を介してアナログ電圧に変
換し、メータ指示、または記録することにより加減速度
が測定される。
以上のとおりであり、本発明は、速度に比例した周波数
信号の2周期ごとに加減速度を算出しているので、刻々
変化する加減速度が測定でき、しかも、すべてデイジタ
ル的に演算しているので精度高い測定結果が得られる。
信号の2周期ごとに加減速度を算出しているので、刻々
変化する加減速度が測定でき、しかも、すべてデイジタ
ル的に演算しているので精度高い測定結果が得られる。
第1図は本発明の測定原理説明のための入力周波数信号
の波形図、第2図は本発明の実施例を示すプロツク線図
、第3図は第2図における逆数算出部の詳細を示すプロ
ツク線図である。 3:分周回路、4,5:逆数算出回路、6:記憶回路、
7:減算回路、8:乗算回路。
の波形図、第2図は本発明の実施例を示すプロツク線図
、第3図は第2図における逆数算出部の詳細を示すプロ
ツク線図である。 3:分周回路、4,5:逆数算出回路、6:記憶回路、
7:減算回路、8:乗算回路。
Claims (1)
- 1 速度に対応した周波数の入力信号の1周期ごとに、
周期の逆数に対応した数値に変換する第1の逆数算出回
路と、入力信号の2周期ごとに、2周期の和の逆数に対
応した数値に変換する第2の逆数算出回路と、第1の逆
数算出回路の出力数値の前後の値の差の算出回路と、そ
の算出回路の出力数値と前記第2の逆数算出回路の出力
数値との乗算回路とからなるところの加減速度測定装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3885777A JPS5946341B2 (ja) | 1977-04-04 | 1977-04-04 | 加減速度測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3885777A JPS5946341B2 (ja) | 1977-04-04 | 1977-04-04 | 加減速度測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53123979A JPS53123979A (en) | 1978-10-28 |
JPS5946341B2 true JPS5946341B2 (ja) | 1984-11-12 |
Family
ID=12536861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3885777A Expired JPS5946341B2 (ja) | 1977-04-04 | 1977-04-04 | 加減速度測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5946341B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59179470U (ja) * | 1983-05-13 | 1984-11-30 | 株式会社 東日製作所 | モ−タの特性測定装置 |
JPS61205080U (ja) * | 1986-06-12 | 1986-12-24 | ||
JP2000180482A (ja) * | 1998-12-15 | 2000-06-30 | Koko Res Kk | 周波数変動演算器 |
-
1977
- 1977-04-04 JP JP3885777A patent/JPS5946341B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS53123979A (en) | 1978-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0366619B2 (ja) | ||
JPS5946341B2 (ja) | 加減速度測定装置 | |
JPH0820473B2 (ja) | 連続的周期−電圧変換装置 | |
US4823293A (en) | Correlation time-difference detector | |
SU690387A1 (ru) | Устройство дл измерени колебаний скорости | |
SU991324A1 (ru) | Устройство дл измерени частоты сигналов | |
SU918873A1 (ru) | Цифровой частотомер | |
SU661491A1 (ru) | Цифровой измеритель временных интервалов | |
SU1045162A2 (ru) | Цифровой фазометр с посто нным измерительным временем | |
SU657362A1 (ru) | Частотомер-фазометр | |
SU798831A1 (ru) | Умножитель частоты | |
SU530260A1 (ru) | Устройство дл измерени приращени частоты | |
SU1107059A2 (ru) | Цифровой измеритель угловой скорости и ускорени | |
SU954885A1 (ru) | Устройство дл измерени изменени частоты | |
SU886891A1 (ru) | Измеритель аритмии | |
SU821951A1 (ru) | Измеритель показател тепловойиНЕРции чАСТОТНыХ ТЕРМОдАТчиКОВ | |
SU864165A1 (ru) | Измеритель скорости счета статистически распределенных импульсов | |
SU871096A1 (ru) | Усредн ющий частотомер | |
SU599222A1 (ru) | Частотный измеритель | |
SU661385A1 (ru) | Измеритель интервалов между серединами импульсов | |
SU966618A1 (ru) | Устройство дл измерени низких частот | |
SU1095089A1 (ru) | Цифровой измеритель частоты | |
SU776347A1 (ru) | Измеритель периода дерного реактора | |
SU995063A1 (ru) | Цифровой измеритель скважности пр моугольных импульсов | |
SU847505A1 (ru) | Умножитель-нормализатор частотныхСигНАлОВ |