JPS5946076B2 - 磁気バブルメモリ装置 - Google Patents

Description

【発明の詳細な説明】 本発明は磁気バブルメセリ装置に関するものであり、さ
らに詳しくはメイジャマィナ方式のメモリチップを用い
た磁気バブルメモリ装置において、メモリ番地を管理す
るメモリ番地カウンタに関するものである。

メイジヤマイナ方式のメセリチツプは、従来、次のよう
なメモリ番地の配列順序をとつてきた。

すなわち、メモリチップのマイナループ内のメモリ番地
は、（ｉ＋１）番地がｉ番地の次のビット位置に来る配
列順序で並んでいた。第１図にこの従来のメモリ番地配
列順序をマイナループ伍の各ビット数ｎが１５の場合に
ついて示しておく。同図において、１はｉ番地のビット
位置、矢印はバブル転送方向を示す。このような配列順
序のメモリ番地を管理するメモリ番地カウンタとして、
２進カウンタが用いられてきた。

メモリ番地配列順序として、最近、上記従来の眉リ順序
と異なる新しい配列順序が提案された。

この新しい配列順序は、データ転送レートが従来の約２
倍になることおよびその他多くの利点をもつている。こ
の新しい番地配列法はモジユロにと呼ばれ、（ｉ＋１）
番地がｉ番地を０と数えてにビット目に位置する配列法
である。なお、従来の番地配列法は、モジユロににおい
てに＝１の特別な場合となる。この新しい番地配列順序
モジユロにのメモリ番地を管理するメモリ番地カウンタ
に従来の２進カウンタを利用することはできない。

したがつて、本発明の目的は、新しい番地配列順序モジ
ユロにのメモリ番地を管理するメモリ番地カウンタを提
供することにある。

このような目的を達成するために、本発明による磁気バ
ブルメモリ装置においては、等差数列を発生する回路で
メモリ番地カウンタを実現したものである。

ここで、番地配列順序モジユロにのメモリ番地の具体例
を考え、その一般的特質について述べる。

（１）番地配列順序モジユロにの具体例番地配列方法モ
ジユロには、（ｉ＋１）番地がｉ番地を０と数えてにビ
ット目に位置させる配列法であつた。

第２図は、番地配列順序モジュロにの各種具体例を各マ
イナループ石のビツト数ｎが第１図のときと同じく１５
の場合について示す。同図において、１はｉ番地のビツ
ト位置、矢印はバブル転送方向を示す。ａ−ｈの各種Ｋ
に対するいずれの場合でも４番地からＫビツト番目に０
？［１番地が位置している。同図のａは、Ｋ＝１の場合
であり、第１図で述べた従来の配列順序となる。図中の
Δについては後述する。（Ｉｉ） Ｋの条件 マイナループｉのビツト数をｎとするとき、モジユロＫ
におけるＫの値は、１からｎの任意の値をとれず、次式
（４）を満たす必要がある。

（ＮＩＫ）−１ 式（１）式（４）は「ｎと
Ｋの最大公約数が１である。

」を意味する。すなわち、ｎとＫは互いに素因数を持た
ないようにＫの値を選ぶ必要がある。このＫの条件は、
Ｏ番地から（ｎ−１）番地までのｎ個の番地をマイナル
ープｉの異なるビツト位置へ割り当てるのに必要十分な
条件である。今、例えばｎ＝１５、Ｋ＝５、したがつて
（ＮｌＫ）＝５〜１の場合を考え、第２図と同様の番地
配列図を作ると、第３図のようになり、ｉ番地と（１＋
３・Ｎ）番地が同じビツト位置で重なつてしまう。

Ｎは正数である。なお、第２図で示したａ−ｈは、ｎ＝
１５で、（ＮｌＫ）−１なるすべてのＫの場合であり、
したがつてｎ＝１５でのモジユロＫのすべての場合であ
る。

（１１１）等差数列 番地配列順序モジユロＫは、ｉ番地の次の番地である（
１＋１）番地が、ｉ番地をＯと数えてＫビツト番目に位
置するように配列したものであつた。

他方この番地配列順序モジユロＫをｉ番地の次のビツト
位置にＸ番地が米るという観点から見ると、第２図で述
べた具体例からも理解できるように、次のようになる。
すなわち、Ｏ番地の次のビツト位置が△番地、Δ番地の
次のビツト位置が２・Δ番地、その次のビツト位置が３
・△番地、゜゜゜゜゜゛、であり、Ｎ・Δがマイナルー
プのビツト数ｎを超えると、（Ｎ・Δ−ｎ）がその番地
となり、その次が（Ｎ・Δ−ｎ＋△）番地となる。すな
わち、ｉ番地の次のビツト位置は（１＋Δ）番地となり
、（１＋Δ）がマイナループのビツト数ｎを超える場合
は（１＋Δ−ｎ）番地となる。これを法則１として要約
すると、「法則１」・・・・・・「モジユロＫの番地配
列順序は、ｎを法として、公差が△の等差数列になる。

］（ＩＶ）公差△の値第２図の各場合における上記等差
数列の公差△の値が同図中に示されている。

マイナループ苗のビツト数がｎ、番地配列順序がモジユ
ロＫの一般の場合における上記等差数列の公差Δは、第
２図の具体例からも理解できるように、次の法則２のよ
うになる。［法則２」・・・・・・「（１−ｎ＋１）が
Ｋの倍数となる正整数１の最小値をＩｍ！ｔとするとき
、Ｉｍｉ−ｎ＋１＝Ｋ・Δ 式（２）で定まる
△が等差数列の公差となる。

」以上が番地配列順序モジユロＫの一般的特質の説明で
ある。

さて、この番地配列順序モジュロＫが作るメモリ番地を
管理するメモリ番地カウンタは、上記の「法則１」の特
質より、マイナループのビツト数ｎを法として「法則２
」の式（２）で決まるΔを公差とする等差数列を発生す
る回路を利用できる。

この回路は、定数△を加算し、その結果、（１＋Δ）が
ｎを超えた場合、（１＋△−ｎ）を加算結果とする加算
器で実現できる。以下、本発明によるメモリ番地カウン
タを第４図に示す一実施例を参照して説明する。

同図において、１０は等差数列の公差Δを貯える定数レ
ジスタ、２０はマイナループのビツト数ｎを貯える定数
レジスタ、６０はメモリ番地１を貯える番地レジスタで
ある。また、３０は入力Ａと入力Ｂとを加算する加算器
、４０は入力Ａから入力Ｂを減算する減算器である。５
０は入力Ａと入力Ｂの一方を選択するセレクタである。

このように構成されたメモリ番地カウンタにおいて、そ
の動作は、まず、加算器３０で番地レジスタ６０の内容
１と定数レジスタ１０の内容Δとを加算して（１＋△）
を作る。

次に、減算器４０で加算器３０の加算結果（１＋Δ）か
ら定数レジスタ２０の内容ｎを減算して（１＋Δ−ｎ）
を作る。次に、セレクタ５０は、減算器４０で作つた減
算結果（１＋Δ−ｎ）の正負に応じて加算器３０の内容
（１＋Δ）または減算器４０の内容（１＋Δ−ｎ）を選
択し、（１＋△−ｎ）く０のとき（１＋△）を選択し、
（１＋Δ−ｎ）≧０のとき（１＋Δ−ｎ）を選択する。
セレクタ５で選択した結果は、番地レジスタ６０に貯え
られる。以上の動作を繰返すことにより、番地レジスタ
６０の出力０ＶＣｎを法とした公差△の等差数列が得ら
れる。以上説明したごとく本発明によれば、新しいメモ
リ番号配列順序モジユロＫのメモリ番地は、公差を△
ｎを法とする等差数列を発生する回路で容易に管理する
ことができる優れた効果を有する。

【図面の簡単な説明】

第１図は従来のメモリ番地配列順序の一例を示す図、第
２図ａ−ｈは新しいメモリ番地配列順序モジユロＫの一
例を示す図、第３図はモジユロＫのＫがＫの条件を満足
しない場合のメモリ番地配列の一例を示す図、第４図は
、本発明によるメモリ番地カウンタの一実施例を示すプ
ロツク図である。 １０，２０・・・・・・定数レジスタ、３０・・・・・
・加算器、４０・・・・・・減算器、５０・・・・・・
セレクタ、６０・・・・・・番地レジスタ、ｎ・・・・
・・マィナループのビツト数、Δ・・・・・・等差数列
の公差。

Claims (1)

1. 【特許請求の範囲】 １ メイジャマイナ方式のメモリチップを用いた磁気バ
   ブルメモリ装置において、各マイナループのビット数が
   ｎ、（ｉ＋１）番地がｉ番地を０と数えてＫビット目に
   来る番地配列をとり、数（ｎ・Ｉ＋１）がＫの倍数とな
   る正整数Ｉの最小値をＩｍｍとするとき、ｎ・Ｉｍｍ＋
   １＝Ｋ・△ で決まる△を公差とし、ｎを法とする等差数列を発生す
   る回路をメモリ番地カウンタとして具備したことを特徴
   とする磁気バブルメモリ装置。