JPS5945707A - Full feedback amplifier - Google Patents
Full feedback amplifierInfo
- Publication number
- JPS5945707A JPS5945707A JP15735782A JP15735782A JPS5945707A JP S5945707 A JPS5945707 A JP S5945707A JP 15735782 A JP15735782 A JP 15735782A JP 15735782 A JP15735782 A JP 15735782A JP S5945707 A JPS5945707 A JP S5945707A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- transistor
- differential amplifier
- frequency
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
Abstract
Description
【発明の詳細な説明】
この発明は全帰還増幅器に係り、特にバッファ回路に好
適な周波数特性を良好にした全帰還増幅器に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a full feedback amplifier, and more particularly to a full feedback amplifier with good frequency characteristics suitable for a buffer circuit.
各種電子回路のバッファ回路にはエミッタフォロアが用
いられている。このエミッタフォロアは約０．７Ｖ程度
の直流レベルシフトを生ずるが、この直流レベルシフト
が回路」二において不都合となる場合には、通常、差動
増幅器を全帰還ターイブに構成し、直流レベルシフトを
除去している。Emitter followers are used in buffer circuits of various electronic circuits. This emitter follower generates a DC level shift of about 0.7V, but if this DC level shift is inconvenient in the circuit, the differential amplifier is usually configured as a full feedback tube to eliminate the DC level shift. It is being removed.
第１図及び第２図は従来の全帰還増幅器を示している。1 and 2 show conventional full feedback amplifiers.
第１図において、一対のトランジスタ２．４のエミッタ
は共通に接続されて差動増幅器６が構成され、トランジ
スタ２．４のエミッタと基準電位点と間には定電流源８
が接続されている。トランジスタ２のベースには入力端
子１０、一方のトランジスタ４のベースには出力端子１
２が形成されている。そして、トランジスタ２のコレク
タは電圧印加端子１４に直接接続され、一方りトランジ
スタ４のコレクタは抵抗１６を介して前記電圧印加端子
Ｉ４に接続されている。In FIG. 1, the emitters of a pair of transistors 2.4 are connected in common to form a differential amplifier 6, and a constant current source 8 is connected between the emitters of transistors 2.4 and a reference potential point.
is connected. Input terminal 10 is connected to the base of transistor 2, and output terminal 1 is connected to the base of one transistor 4.
2 is formed. The collector of transistor 2 is directly connected to voltage application terminal 14, while the collector of transistor 4 is connected via resistor 16 to voltage application terminal I4.
また、第２図に示す全帰還増幅器では、各トランジスタ
２．４のコレクタと電圧印加端子１４との間に前記抵抗
Ｉ６に代えてトランジスタ１８．２０が個別に接続され
、トランジスタ１８．２０のベースは共通に接続される
とともに、ｌ−ランジスタ１８のベース・コレクタは共
通に接続されている。即ち、トランジスタ１８．２０は
カレントミラー回路を構成している。In addition, in the all-feedback amplifier shown in FIG. 2, transistors 18.20 are individually connected between the collector of each transistor 2.4 and the voltage application terminal 14 in place of the resistor I6, and the base of the transistor 18.20 is are connected in common, and the bases and collectors of the l-transistors 18 are connected in common. That is, transistors 18 and 20 constitute a current mirror circuit.
このような全帰還増幅器において、第１図に示す増幅器
ではトランジスタ４のコレクタと基準電位点との間にコ
レクタ容量２２が浮遊し、この容Ｍ２２と抵抗１６の積
Ｃ−Ｒで周波数特性やスルーシー１−特性が決定される
。ｎｌＪち、コレクタ容量２２には入力端子１０に印加
される入力信号の振幅及び周波数に応じて充放電が繰り
返されるが、このような充放電において、入力信号の周
波数が低くしかもその振幅が小さい場合には入力に対す
る出力の応答が良好であるが、入力信号の振幅が大きく
しかも周波数が高い場合にば、コレクタ容量２２により
、特に充電時間が人となり、その応答が遅れ、その振幅
及び周波数によっては入力に対する出力の追従が大幅に
遅延し或いは困Ｐｌｆになる場合がある。In such a full feedback amplifier, a collector capacitance 22 is floating between the collector of the transistor 4 and the reference potential point in the amplifier shown in FIG. 1-Characteristics are determined. nlJ, the collector capacitor 22 is repeatedly charged and discharged according to the amplitude and frequency of the input signal applied to the input terminal 10, but in such charging and discharging, if the frequency of the input signal is low and its amplitude is small. The response of the output to the input is good, but when the input signal has a large amplitude and high frequency, the collector capacitance 22 increases the charging time, and the response is delayed, depending on the amplitude and frequency. There may be a significant delay or difficulty in tracking the output to the input.
また、第２図に示す増幅器では、トランジスタ１８がＰ
ＮＰ型トランジスタであるために周波数特性がＮＰＮ型
トランジスタに比較して悪く、しかもコレクタ容量２４
については前記と同様に入力振幅及び周波数に対応して
ＰＮＰヘーベー流の充電時間が人となり、出力応答の悪
化を招来する欠点がある。Further, in the amplifier shown in FIG. 2, the transistor 18 is P
Since it is an NP-type transistor, its frequency characteristics are worse than that of an NPN-type transistor, and the collector capacitance is 24
As mentioned above, the PNP Hebeian charging time varies depending on the input amplitude and frequency, resulting in a deterioration of the output response.
このように従来の全帰還増幅器では、特にｌ・ランジス
タ４、トランジスタ１８のコレクタに存在するコレクタ
容量２２．２４等の関係からスルーレート特性が影響し
、入力周波数か高くなるに従って周波数特性が悪化する
欠点があるので、特に、この種の増幅器をビデオテープ
ｌ／コーク等の高い周波数を持つ映像信号処理に用いる
場合、周波数特性の改善は不可欠である。In this way, in conventional all-feedback amplifiers, the slew rate characteristics are affected by the collector capacitance 22.24 present in the collectors of the L transistor 4 and the transistor 18, and as the input frequency increases, the frequency characteristics worsen. Because of these drawbacks, it is essential to improve the frequency characteristics, especially when this type of amplifier is used to process video signals with high frequencies, such as video tapes/cokes.
この発明は、周波数特性を改善した全帰還増幅器の提供
を目的としている。The present invention aims to provide a full feedback amplifier with improved frequency characteristics.
この発明は、エミッタを共通に接続した第１及び第２の
１−ランジスタを設置するとともに第２のトランジスタ
のへ一ス・コレクタを共通に接続して差動増幅器を構成
し、第２の１−ランジスクに定電流を供給する定電流負
荷としてのトランジスタを直列に接続し、この１−ラン
ジスタに定電流を供給する定電流源を設置したことを特
徴とするものである。In the present invention, first and second transistors having their emitters connected in common are installed, and the hemi-collectors of the second transistors are connected in common to form a differential amplifier. - Transistors serving as constant current loads that supply constant current to the transistors are connected in series, and a constant current source that supplies constant current to the transistors is installed.
この発明の実施例を図面を参照して詳細に説明する。第
３図はこの発明の全帰還増幅器の実施例を示している。Embodiments of the invention will be described in detail with reference to the drawings. FIG. 3 shows an embodiment of the full feedback amplifier of the present invention.
第３図において、第１図及び第２図に示す全帰還増幅器
と同一部分には同一符号をイ１しζある。図において、
エミッタを共通に接続された第１及び第２のトランジス
タ２．４で差動増幅器６が構成されている。１−ランジ
スタ２のコレクタは電圧印加端子１４に直接接続され、
一方、トランジスタ４のコレクタと電圧印加端子１４と
の間には電源側をエミッタにしたトランジスタ２６及び
抵抗２８が接続されている。トランジスタ２６は差動増
幅器６の定電流負荷として設置され４、トランジスタ４
に定電流を供給する。In FIG. 3, the same parts as those of the full feedback amplifier shown in FIGS. 1 and 2 are denoted by the same symbols. In the figure,
A differential amplifier 6 is constituted by first and second transistors 2.4 whose emitters are commonly connected. 1 - the collector of transistor 2 is directly connected to voltage application terminal 14;
On the other hand, a transistor 26 and a resistor 28 are connected between the collector of the transistor 4 and the voltage application terminal 14, the emitter of which is on the power supply side. The transistor 26 is installed as a constant current load of the differential amplifier 6, and the transistor 4
Supplies constant current to.
そして、このトランジスタ２６に定電流を流すための定
電流源としてｌ・ランジスタ３０が隣接する他の回路の
バイアス回路に接続されている。即ち、トランジスタ３
０ばパイ−１ス回路を構成する抵抗３２．３４にエミッ
タを電源側にして直列に接続され、１〜ランジスタ３０
のエミッタと電圧印加端子１４との間には抵抗３６が接
続されている。An L transistor 30 serving as a constant current source for causing a constant current to flow through the transistor 26 is connected to a bias circuit of another adjacent circuit. That is, transistor 3
0 and 1 are connected in series with the resistors 32 and 34 constituting the pi-1 circuit, with their emitters on the power supply side, and 1 to 30 are connected in series.
A resistor 36 is connected between the emitter and the voltage application terminal 14.
トランジスタ３０のベース・コレクタ間は共通に接続さ
れるとともに、ｌ・ランジスク２６．３０はベース間が
共通に接続され、カレン（・ミラー回路を構成している
。抵抗３２．３４の接続点にはバイアス出力を取り出す
ための出力端子３８が形成されている。そして、定電流
ｔｆｉ８によって差動増幅器６に流れる電流をｒｅとす
ると、カレントミラー回路を構成するトランジスタ２６
から１−ランジスタ４に流れる電流を前記電流１ｅの１
／２ （＝Ｉｅ／２）に、抵抗２８．３６の抵抗比又は
エミッタ面積によって設定するものとする。The bases and collectors of the transistors 30 are connected in common, and the bases of the transistors 32 and 30 are commonly connected to form a current mirror circuit. At the connection point of the resistors 32 and 34, An output terminal 38 is formed for taking out the bias output.If the current flowing through the differential amplifier 6 due to the constant current tfi8 is re, then the transistor 26 constituting the current mirror circuit
1 - The current flowing through the transistor 4 is 1 of the current 1e.
/2 (=Ie/2) according to the resistance ratio of the resistor 28.36 or the emitter area.
以上の構成に基づきその動作を説明すると、電圧印加端
子１４に印加される電圧Ｖｃｃによって１−ランジスタ
３０には抵抗３６を介して定電流が流れ、この定電流は
トランジスタ３０．２６のカレン１−ミラー効果でトラ
ンジ・スフ２６に入力信号の振幅、周波数に無関係に定
電流が流れる。この定電流の値は前記の設定で定電流源
８の定電流１ｅの１／２であるＩ ｅ ／ ２となる。To explain its operation based on the above configuration, a constant current flows through the 1- transistor 30 via the resistor 36 due to the voltage Vcc applied to the voltage application terminal 14, and this constant current flows through the current 1- of the transistor 30.26. Due to the Miller effect, a constant current flows through the transistor 26 regardless of the amplitude and frequency of the input signal. The value of this constant current is I e /2, which is 1/2 of the constant current 1e of the constant current source 8 with the above settings.
この電流はベース・コレクタを共通に接続したｌ・ラン
ジスタ４に流れる。、二のようにトランジスタ４を流れ
る電流をｒ ｅ ／ ’ｌに設定することによって差動
増幅器のオフセン１−電圧が軽減できる。This current flows through an L transistor 4 whose base and collector are connected in common. , 2, the offset voltage of the differential amplifier can be reduced by setting the current flowing through the transistor 4 to r e /'l.
この結果、ｌ・ランジスタ４に接続されたＩ−ランジス
タ２６ば、差動増幅器６に対して能動的負荷ではなく、
単なる定電流負荷として機能する。即ち、１−ランジス
ク２６のコレクタに発生しているコレクタ容ｔｆ４０は
定電流で雷に充電状態におかれ、従来回路のように入力
信号の振幅及び周波数に対応して充放電を繰り返すこと
がない。この結果、コレクタ容量４０におＧノるスルー
シー１−特性の影響が回避され、入力端子１０に与えら
れる信号は同様の信号レベルで出力端子１２からその振
幅及び周波数に無関係に取り出すことができる。As a result, the I-transistor 26 connected to the I-transistor 4 is not an active load for the differential amplifier 6;
Functions simply as a constant current load. That is, the collector capacitor tf40 generated in the collector of the 1-range disk 26 is kept in a lightning-charged state with a constant current, and is not repeatedly charged and discharged in response to the amplitude and frequency of the input signal as in conventional circuits. . As a result, the influence of the sluice 1 characteristic on the collector capacitance 40 is avoided, and the signal applied to the input terminal 10 can be taken out from the output terminal 12 at the same signal level regardless of its amplitude and frequency.
従って、差動増幅器６の周波数特性は従来のものに比較
して大幅に改善され、入出力の応答速度を早くすること
ができ、入出力特性の良好なバッファ回路を構成するこ
とができる。Therefore, the frequency characteristics of the differential amplifier 6 are significantly improved compared to conventional ones, the input/output response speed can be increased, and a buffer circuit with good input/output characteristics can be constructed.
以上説明したようにこの発明によれば、周波数特性を改
善することができ、周波数特性の良好なバッファ回路を
構成することができる。As explained above, according to the present invention, the frequency characteristics can be improved and a buffer circuit with good frequency characteristics can be configured.
第１図及び第２図は従来の全部ｊ夏増幅器を示す回路図
、第３図はこの発明の全帰還増幅器の実ｈｆｉ！例を示
す回路図である。
２・・・ｆｉｌ Ｉのトランジスタ、４・・・第２の１
−ランジスタ、６・・・差動増幅器、２８・・・ｉ・ラ
ンジスタ、３０・・・定電流源としてのトランジスタ。
第１図
二
第２図
第３図1 and 2 are circuit diagrams showing a conventional all-j summer amplifier, and FIG. 3 is an actual hfi! all-feedback amplifier of the present invention. FIG. 2 is a circuit diagram showing an example. 2...fil I transistor, 4...second 1
- transistor, 6...differential amplifier, 28...i transistor, 30...transistor as a constant current source. Figure 1 Figure 2 Figure 3
Claims (1)
を設置するとともにｆｆ１２のトランジスタのベース・
コレクタを共通に接続した差動増幅器と、前記第２のト
ランジスタに直列に接続されて定電流を供給する定電流
負荷としてのトランジスタと、このトランジスタに定電
流を供給する定電流源とを具備したことを特徴とする全
帰還増幅器。Install the first and second transistors whose emitters are connected in common, and connect the base of the transistor of ff12.
A differential amplifier having collectors connected in common, a transistor serving as a constant current load connected in series to the second transistor and supplying a constant current, and a constant current source supplying a constant current to the transistor. A full feedback amplifier characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15735782A JPS5945707A (en) | 1982-09-09 | 1982-09-09 | Full feedback amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15735782A JPS5945707A (en) | 1982-09-09 | 1982-09-09 | Full feedback amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5945707A true JPS5945707A (en) | 1984-03-14 |
Family
ID=15647896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15735782A Pending JPS5945707A (en) | 1982-09-09 | 1982-09-09 | Full feedback amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5945707A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008082059A1 (en) * | 2006-12-29 | 2008-07-10 | Ok-Sang Jin | Amplifier with damping resistor in constant current load |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55112015A (en) * | 1979-02-20 | 1980-08-29 | Nec Corp | Voltage follower circuit |
-
1982
- 1982-09-09 JP JP15735782A patent/JPS5945707A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55112015A (en) * | 1979-02-20 | 1980-08-29 | Nec Corp | Voltage follower circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008082059A1 (en) * | 2006-12-29 | 2008-07-10 | Ok-Sang Jin | Amplifier with damping resistor in constant current load |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0110007Y2 (en) | ||
| JPS614310A (en) | Level shifting circuit | |
| JPH07162248A (en) | Differential amplifier | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JPS60817B2 (en) | Complementary emitter follower circuit | |
| US4485351A (en) | Circuit for deriving of signals and counter cycle signals from one sided input signal | |
| US4992757A (en) | Differential amplifying circuit | |
| JPS58147215A (en) | Automatic gain controller | |
| JPS5945707A (en) | Full feedback amplifier | |
| JPS585594B2 (en) | rectifier circuit | |
| EP0129936B1 (en) | Current source circuit arrangement | |
| JPH0319412A (en) | Unity-gain amplifier having high slew rate and high band width | |
| JPH11346125A (en) | Srpp circuit | |
| JPH0326565B2 (en) | ||
| JP2623954B2 (en) | Variable gain amplifier | |
| JPS5949728B2 (en) | variable impedance circuit | |
| JP2821612B2 (en) | Output circuit | |
| JP2553676B2 (en) | Clamp circuit | |
| JPH0424909B2 (en) | ||
| JPH0413858Y2 (en) | ||
| JPS601921A (en) | Analog switch circuit | |
| JPS6119540Y2 (en) | ||
| JPH0345568B2 (en) | ||
| JPH0451787B2 (en) | ||
| JPS6034289B2 (en) | gain control device |