JPS5945682A - Constituting method of magnetic bubble memory element - Google Patents
Constituting method of magnetic bubble memory elementInfo
- Publication number
- JPS5945682A JPS5945682A JP57155109A JP15510982A JPS5945682A JP S5945682 A JPS5945682 A JP S5945682A JP 57155109 A JP57155109 A JP 57155109A JP 15510982 A JP15510982 A JP 15510982A JP S5945682 A JPS5945682 A JP S5945682A
- Authority
- JP
- Japan
- Prior art keywords
- detector
- generator
- generators
- detectors
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Abstract
Description
【発明の詳細な説明】
(1)発明の技術分野
本発明は磁気バブルメモ’J 7子の構成方法の改良に
関するものである。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to an improvement in the construction method of a magnetic bubble memo 'J7 child.
<2)従来技術の問題点
[8気バブルメモリ素子は製作技術及び材料の進歩に従
ってIJ子内に格納さハ、る磁気バブルの記憶容量は年
とユ(に増加し、一方記憶媒体であるバブルの直径ば1
]孜少し、またへU或いはNi −C++合金などから
ブ:・る導′l&しくターノ及びパーマロイなどからな
る転送パターンは微小化している。<2) Problems of the prior art [The storage capacity of the magnetic bubbles stored in the IJ element has increased over the years due to advances in fabrication technology and materials; Bubble diameter 1
] Transfer patterns made of materials such as metal alloys, metal alloys, Ni-C++ alloys, etc. are becoming smaller and smaller.
例えば記IM W ’iA I Mビットのメモリ素子
の場合、最小パターン寸法は1μmであり、10mm角
の磁性ガーネット結晶1iy!上に、l−子回路の全パ
ターンが形成されている。For example, in the case of an IM W 'iA I M bit memory element, the minimum pattern size is 1 μm, and a 10 mm square magnetic garnet crystal 1iy! Above, the entire pattern of the L-child circuit is formed.
このようなメモリ素子について、現在ハ4いられている
バクーン形成法とじてに、高性能な投影露光機を用いる
場合、可能な転写領域は10mm角であるが分Ill卸
ヒなどによる歩留りを考慮し、分カ子能の良い中心部金
柑い5 X 10 mmのパターン領域を2回露出して
10rnm角の回路パターンを形成してこれを1素子と
することが行なわれている。For such memory elements, if a high-performance projection exposure machine is used, as is the case with the currently used Bakun forming method, the possible transfer area is 10 mm square, but the yield due to the amount of material used must be taken into account. However, a pattern area of 5 x 10 mm in the center with good molecular capacity is exposed twice to form a circuit pattern of 10 nm square, which is used as one element.
さL−にこの手法を拡張して1素子上に同一のメジャー
マイナii、It成のブロックを複数個形成したメモリ
デバイスが提案されている。A memory device has been proposed in which this method is extended to L-, and a plurality of blocks of the same major/minor II and It configuration are formed on one element.
ところがこのバブルメモリ構成では外部回路により腹数
種項のバイト構成をとることが不「11症であった0
(3)発1111の目的
本発明柑゛上記従来の欠点に鑑み、i4なったバイト構
成を持つメモリ機種に対1−て適応できるバフルメモリ
素子の構成方法を提供−q−ることを目的どするもので
ある。However, in this bubble memory configuration, it is impossible to take the byte configuration of the diagonal number type term by an external circuit. It is an object of the present invention to provide a method for configuring a baffle memory element that can be applied to memory models having different configurations.
(4)発111jの構成
そしてこの目的は本発明によれCよ、1′ノツプ内に?
反敬(固のジェネレータ及びd亥ジェネレータに接す1
元゛4−る1本の¥1き込み用メジャーラインと、直舌
父個l/)ディテクタ及び該ディテクタ(/l: 接Δ
・)℃ず/・IA′−のtFfみ出し、用メジャーライ
ンと、これらのメジャーラインに接が先するる夏叔イ固
のマイナーループと金持ち、前記ジェネレータ及びディ
テクタを・外部回路によV切換えることにより各1個の
ジェオ・レーク及びディテクタにIIJ り当てるマイ
ナーループ数を切換えうることを特徴とする(IB気バ
ブルメモリ1子の構成方法を提供することによって達成
さ)]−る。(4) Structure of the output 111j and its purpose according to the present invention, C, within the 1' nop?
Anti-respect (1 in contact with solid generator and d Pig generator)
One major line for cutting ¥1 in the original 4-, a straight tongue tip (l/) detector, and the detector (/l: contact Δ
・)℃Z/・IA'-'s tFf protrusion, the major lines and the minor loop of the summer that connects to these major lines, and the generator and detector are connected to ・V by the external circuit. The feature is that the number of minor loops assigned to each geo rake and detector can be changed by switching (achieved by providing a method for configuring one IB bubble memory).
75)発明の実施例 以ドX発明実施例を図面によって詳述する。75) Examples of the invention Hereinafter, embodiments of the invention will be described in detail with reference to the drawings.
1迎にX発明による磁気バブルメモリ素子の構成方法′
f:説明するための図である。1. Method of constructing a magnetic bubble memory device according to the X invention'
f: This is a diagram for explanation.
同図において、1−1〜1−4にジェネレータ、2は書
き込み用メジャーライン、:う−1〜3 、VSマイナ
ーループ、4 +−j 読み出し用メジャーライン、5
〜5 はディアクタ、6−□〜6−3けトランス1−4
ファゲートゲそitそれ示している。In the figure, 1-1 to 1-4 are generators, 2 is a major line for writing, : U-1 to 3 is a VS minor loop, 4 is +-j is a major line for reading, 5 is a major line for reading.
~5 is a diactor, 6-□~6-3 is a transformer 1-4, and it shows that.
木′弓/A1i iりII &;l: 4 +固のジェ
ネレータ1−1〜1−4が−11き込み用メジャーライ
ン2に接続をれ、読み出し用メジャーライン4に(を丁
41固のディテクタ5−1〜5−4が接11)1−ζJ
している。なおディテクタ5−4を除く5−1〜5−3
i’j−f′:;it、ぞソ]、トランスファゲート
6−0〜6−3を介してディテクタ5−1〜5−3に接
続されている。ま77書き込み用メジャーライン2と読
み出]〜用メジャーフイ/4との間には1ジエネレータ
及(ドディテクタ当りn本のマイナーループが設けら1
.Itている。Moku'yumi/A1i II &;l: 4 + solid generators 1-1 to 1-4 are connected to -11 reading major line 2, and readout major line 4 (to 41 solid generators) Detectors 5-1 to 5-4 are connected 11) 1-ζJ
are doing. Note that 5-1 to 5-3 excluding detector 5-4
i'j-f':;it, zoso] are connected to detectors 5-1 to 5-3 via transfer gates 6-0 to 6-3. 1 generator and n minor loops per detector are provided between the major line 2 for writing and the major line 4 for reading.
.. It's there.
なおX実施例は4個のジェネレータと4個のディテクタ
を有する場合であるが、そねそれ8個、16個等でも良
い。Note that the X embodiment is a case in which there are four generators and four detectors, but the number may be eight, sixteen, etc.
このようVC4t11 成された本実施例Qゴ、そのジ
ェネレータ1〜1 トランスファゲート6−□〜−
1−4翫
6 ディテクタ5−1〜5−4ハ全べて外)41(コ
ント−3ゝ
ローラと接か光さ)する。今、例えばコントローラの回
路をジェネレータ1−1とディテクタ5−4とのみを働
らかぜるよつにすると、ジエン1′、レータ1−1とデ
ィテクタ5−4とにより、1ページ当り4nl固の1f
’f 報にコントロールすることができる。又ジェネレ
ータ1−0と1−3、トランスファゲート6−2、ディ
テクタ5−2と5−4を働らかせることvrより、ジェ
ネレータ1−□で書き込まfLfc情報はデイラクメ5
−2で読み出され、ジェネレータ1−3で書き込まノ1
.た1H報tまディテクタ5−4で読み出し、そノ1.
ぞれ2n個の1n報をコントロールすることができる。In this embodiment, the VC4t11 is constructed, the generators 1 to 1, and the transfer gates 6-□ to--
1-4 rod 6 Detector 5-1 to 5-4 are all outside) 41 (controller 3) (light comes into contact with the roller). Now, for example, if the controller circuit is configured to operate only the generator 1-1 and the detector 5-4, the diene 1', the detector 1-1, and the detector 5-4 will generate 4nl per page. 1f
'f-information can be controlled. Also, by operating generators 1-0 and 1-3, transfer gate 6-2, and detectors 5-2 and 5-4, the fLfc information written by generator 1-□ is transferred to daylight camera 5.
-2 and written by generator 1-3.
.. The 1H information is read out by the detector 5-4, part 1.
Each can control 2n pieces of 1n information.
。
−また全部のジェネレータ1−1〜l−4、トラ/スフ
アゲート6−□〜6−3、ディテクタ5−4〜5−4を
鋤ら刀)せることによjノ1ジェネレータ、ディテクタ
当vn個の情報をコントロールすることができる。. -Also, by making all the generators 1-1 to l-4, tiger/sphere gates 6-□ to 6-3, and detectors 5-4 to 5-4, the total number of generators and detectors is set to vn. information can be controlled.
このように本発明は、1ジエネレータ、ディテクタ当ジ
定寸ったマイナー数(n)を与えておき、全べてのジェ
ネレータ、ディテクタを甲いることにより1ジヱネレー
タディテクタ当りnビットを受は持たせ、又1個置きに
ジェネレータ、ツー、ずテクタを用いることにより1ジ
エネレータ、ディデクタ当り2nビツトを受は持たせる
ことにより、例えば64バイト、128バイト等、4故
の異なったピット構成の素子を1チツプでHf能とした
ものである。In this way, the present invention provides a fixed number of minors (n) per generator and detector, and by counting all generators and detectors, it is possible to receive n bits per generator and detector. In addition, by using generators, two detectors, and detectors for every other element, each generator and detector can have 2n bits, so that elements with four different pit configurations, such as 64 bytes, 128 bytes, etc. The Hf function is achieved in one chip.
なお実/li!i ’i;Ifでに外部コントロールに
より)% frったバイト構成f l’T能にする例を
示したが同一チップを用いボンディング時に端子を選択
することにより異なったバイト構成のデバイスを作成す
ることも可能である。但しこの場合は外部コントロール
は不用能となる。Naomi/li! Although we have shown an example of changing the byte configuration f l'T by external control using the same chip, it is also possible to create devices with different byte configurations using the same chip and selecting terminals during bonding. It is also possible. However, in this case, external control becomes unnecessary.
(6)発明の効果
以上、詳細に説明したように本発明による磁気バブルメ
モリ素子の構成方法は簡単な構成により、異なった複数
のバイト構成に可変することを1f能としたものであっ
て、磁気バフルメモIJ pJ子の適用i@叩を拡大→
“るといった効果大なるイ、のである。(6) Effects of the Invention As explained in detail above, the method of configuring the magnetic bubble memory element according to the present invention is capable of changing to a plurality of different byte configurations with a simple configuration, Magnetic baffle memo IJ pJ child application i@expand →
“It has a great effect.
L’41 ilj:本発明Uてよる磁気バブルメモリ米
子の樺1戊方法ケ「説明−1−るための図である。
図面Vこおいて、1−1〜1−41げシ1ネレータ、2
は書か込み用メジャーライン、3−1〜3−o1/;t
マ・fナーループ、4は読み出し用メジャーライン、5
−1〜5−4にディテクタ、6−1〜6−3はトランス
ファゲートをそノ1それ示す。
特許出願人
冨十辿株式会社
特許出願代理人
弁理士 青 木 明
弁理士 西 舘 和 之
弁理士 内 1)拳 男
弁理士 山 口 昭 之L'41 ilj: This is a diagram for explaining the magnetic bubble memory Yonago Birch 1 method according to the present invention. 2
is the major line for writing, 3-1~3-o1/;t
Major f loop, 4 is the major line for reading, 5
-1 to 5-4 are detectors, and 6-1 to 6-3 are transfer gates. Patent Applicant Tomijutori Co., Ltd. Patent Application Agent Patent Attorney Akira Aoki Patent Attorney Kazuyuki Nishidate Patent Attorney 1) Male Patent Attorney Akira Yamaguchi
Claims (1)
レータに接続する1本の岩き込み用メジャーラインと、
複数個のディテクタI支び該ディテクタに接続する1木
の読み出し月4メ/ヤーラインと、これらのメジャーラ
インに接fr元する複数1固f/’ lマ・fナールー
ブとを持ち、前記ジェネレータ及びディテクタを外部回
路によ、り切り換えることC(上り名1個のジェネV−
夕及びディテクタにW+lIg当てるマイナーループ数
を切換えつることを!I:r徴とする磁気バブルメモリ
素子の構成方法。1.In one chip, a plurality of generators and one major line for rock digging connected to the generators,
It has a plurality of detector I supports, one read-out four-measure line connected to the detector, and a plurality of one-piece f/'l ma/f-nare lubes tangential to these major lines, and the generator and Switching the detector by an external circuit C (one generation V-
Switch the number of minor loops that apply W+lIg to the light and detector! I: A method for configuring a magnetic bubble memory element with an r characteristic.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57155109A JPS5945682A (en) | 1982-09-08 | 1982-09-08 | Constituting method of magnetic bubble memory element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57155109A JPS5945682A (en) | 1982-09-08 | 1982-09-08 | Constituting method of magnetic bubble memory element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5945682A true JPS5945682A (en) | 1984-03-14 |
Family
ID=15598794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57155109A Pending JPS5945682A (en) | 1982-09-08 | 1982-09-08 | Constituting method of magnetic bubble memory element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5945682A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60255478A (en) * | 1984-05-31 | 1985-12-17 | Fuji Photo Film Co Ltd | Thermal recording paper |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5534330A (en) * | 1978-08-31 | 1980-03-10 | Fujitsu Ltd | Magnetic bubble memory device |
JPS5693168A (en) * | 1979-12-26 | 1981-07-28 | Fujitsu Ltd | Magnetic bubble memory chip |
-
1982
- 1982-09-08 JP JP57155109A patent/JPS5945682A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5534330A (en) * | 1978-08-31 | 1980-03-10 | Fujitsu Ltd | Magnetic bubble memory device |
JPS5693168A (en) * | 1979-12-26 | 1981-07-28 | Fujitsu Ltd | Magnetic bubble memory chip |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60255478A (en) * | 1984-05-31 | 1985-12-17 | Fuji Photo Film Co Ltd | Thermal recording paper |
JPH0432754B2 (en) * | 1984-05-31 | 1992-06-01 | Fuji Photo Film Co Ltd |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3210660B2 (en) | Logic blocks for programmable logic devices | |
TW571311B (en) | Low power type Rambus DRAM | |
ATE230152T1 (en) | INTEGRATED CIRCUIT FOR STORING AND RECOVERING MULTIPLE DIGITAL BITS PER NON-VOLATILE MEMORY CELL | |
TW546650B (en) | MRAM bit line word line architecture | |
TW200822113A (en) | Nonvolatile memory device and control method thereof | |
JPS59121688A (en) | Static random access memory | |
JP2008071477A (en) | Semiconductor memory device and its data masking method | |
CN106205684A (en) | A kind of phase transition storage reading circuit and reading method | |
JPS5945682A (en) | Constituting method of magnetic bubble memory element | |
JPH0457295A (en) | Electrically writable/erasable memory circuit | |
JPH09231764A (en) | Burst counter circuit and operating method therefor | |
US20020031020A1 (en) | Semiconductor memory device capable of masking data to be written | |
JPS6037555B2 (en) | memory device | |
US6801144B2 (en) | Semiconductor memory device inputting/outputting data synchronously with clock signal | |
JP2006146983A (en) | Nonvolatile memory | |
KR100298181B1 (en) | Register file having a plurality of read/write and bypass path | |
JPS56130896A (en) | Serial memory device | |
JPS605493A (en) | Semiconductor memory | |
JP2893690B2 (en) | Semiconductor memory | |
JPS60239998A (en) | Read only memory composed of front diffusive integration circuit | |
JPS62277696A (en) | Semiconductor memory integrated circuit | |
KR940008148B1 (en) | Memory device having fuction of masked flash write | |
TW202219950A (en) | Memory device, method of copying data therein and electronic device | |
JPS5532261A (en) | Memory control system | |
JPH06111594A (en) | Semiconductor memory device |