JPS5945105B2 - Automatic testing method and device for printed board circuits - Google Patents

Automatic testing method and device for printed board circuits

Info

Publication number
JPS5945105B2
JPS5945105B2 JP52062860A JP6286077A JPS5945105B2 JP S5945105 B2 JPS5945105 B2 JP S5945105B2 JP 52062860 A JP52062860 A JP 52062860A JP 6286077 A JP6286077 A JP 6286077A JP S5945105 B2 JPS5945105 B2 JP S5945105B2
Authority
JP
Japan
Prior art keywords
contacts
test
mask
contact
printed board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52062860A
Other languages
Japanese (ja)
Other versions
JPS53147969A (en
Inventor
光一 小川
義則 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP52062860A priority Critical patent/JPS5945105B2/en
Publication of JPS53147969A publication Critical patent/JPS53147969A/en
Publication of JPS5945105B2 publication Critical patent/JPS5945105B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

【発明の詳細な説明】 本発明はプリント板回路の試験方法、特に接触子を多数
設けたアダプタを用い入力データに従つて試験を行う自
動試験方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for testing printed board circuits, and more particularly to an automatic testing method for testing according to input data using an adapter provided with a large number of contacts.

プリント回路板はふつう部品を取付ける多数の挿入孔お
よびこれら挿入孔のうちの2つないしそれ以上の挿入孔
を短絡する接続回路を少なくとも1つ有している。そし
てアダプタとしては、被試験プリント回路板の挿入孔の
配置がどう変つても使用出来るよう予測される挿入孔配
置に対してすべての位置に接触子を配置した共通アダプ
タが使用される。このとき各接触子のためのスイッチは
、プリント回路板に予測される挿入孔配置に対するすべ
ての位置のアドレスに対応して便宜上同じアドレスを与
えられて配列される。そして或る特定のアドレスと他の
アドレスの間の試験は最低位のアドレスから順次高位の
方に行われるようにしてある。各アドレスにおける試験
は、たとえば試験機の中央処理装置からの入力データに
より、そのアドレスより高位に回路接続のあるアドレス
があるときは少なくとも最初のアドレスとの間の導通試
験と、そのアドレスより低位のすべてのアドレスとの間
の絶縁試験を行うようになつている。
Printed circuit boards usually have a number of insertion holes for mounting components and at least one connecting circuit that short-circuits two or more of the insertion holes. As the adapter, a common adapter is used in which contacts are arranged at all positions for the predicted insertion hole arrangement so that it can be used no matter how the arrangement of the insertion holes of the printed circuit board under test changes. The switches for each contact are then conveniently arranged with the same address corresponding to the address of every position relative to the expected placement of the insertion holes on the printed circuit board. Tests between a certain address and other addresses are performed sequentially from the lowest address to the highest address. The test at each address is based on the input data from the testing machine's central processing unit, and if there is an address with a circuit connection at a higher level than that address, at least a continuity test with the first address and a continuity test with the address at a lower level than that address are performed. It is now possible to perform insulation tests between all addresses.

ただこのままでは、試験しようとするアドレスに回路部
品挿入孔が形成されておらず且つたまたま他のアドレス
相互間の接続回路がここを通つている場合は、接触子が
安定して回路に接触しない場合が生じ易く、したがつて
測定した結果が誤りと判断される場合が多くなる。なお
このアドレスにおける接触子は、本来このプリント板の
試験には不要のものであり、したがつてこのアドレスの
接触子はこの場合の余剰接触子といわれる。そこで従来
のこの種の試験装置においては、プリント板に前記の余
剰接触子が接触しないように、プリント回路板の種類に
従つて回路部品挿入孔に対応するアドレスのところだけ
に接触子の自由に通る孔をあけた絶縁シート(マスクと
もいう)を作り、これを被試験プリント回路と共通アダ
プタの間に位置させて試験を行つていた。
However, if the circuit component insertion hole is not formed in the address to be tested and a connection circuit between other addresses happens to pass through this, the contactor may not stably contact the circuit. This tends to occur, and therefore, the measured results are often judged to be incorrect. Note that the contact at this address is originally unnecessary for testing this printed board, and therefore the contact at this address is called a surplus contact in this case. Therefore, in conventional test equipment of this kind, in order to prevent the above-mentioned surplus contacts from coming into contact with the printed circuit board, contacts are freely placed only at addresses corresponding to the circuit component insertion holes according to the type of printed circuit board. Tests were conducted by making an insulating sheet (also called a mask) with holes drilled through it and placing it between the printed circuit under test and the common adapter.

そしてこのような試験方法により確実にプリント回路板
の検査を行うことができ実際に広く用いられていた。し
かしこの試験においては相当の時間を必要とするので、
量産という面からみると必ずしも満足すべきものではな
かつた。たとえば数千のアドレスを持つプリント回路板
の試験は、中に含まれる接続回路の数や配置によつて相
当異るが、数分を要する場合がしばしばある。その理由
は、あとから詳しく説明するように、1つのアドレスに
おける絶縁試験は最低位近くのもの以外は相当多くの回
数を必要とし、而も絶縁試験を行うアドレスの数(接続
回路のない挿入孔の数とマスクで阻止される余剰接触子
の数の和)が一般に相当多いからである。勿輪中央処理
装置からの入力データをそれなりに構成すれば後者の余
剰接触子からの無駄な絶縁試験を行わなくても済むが、
このようなソフトウエアは複雑となり、実際の試験にお
いては好ましくない。したがつて本発明はソフトウエア
を複雑化することなく余剰接触子からの無駄な絶縁試験
を行わなくて済むプリント板回路の自動試験方法および
この方法に用いるマスクを提供するにある。
This testing method enables reliable inspection of printed circuit boards and has been widely used in practice. However, this test requires a considerable amount of time, so
From the perspective of mass production, this was not necessarily satisfactory. For example, testing a printed circuit board with several thousand addresses can often take several minutes, depending upon the number and arrangement of connected circuits contained therein. The reason for this is that, as will be explained in detail later, the insulation test at one address requires a considerable number of times except for those near the lowest level, and the number of addresses to be tested for insulation (insertion holes with no connection circuits) This is because the sum of the number of contacts and the number of surplus contacts blocked by the mask) is generally quite large. If the input data from the Nazurin central processing unit is properly configured, there will be no need to perform unnecessary insulation tests from the latter's surplus contacts, but
Such software is complex and undesirable in actual testing. SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an automatic test method for printed board circuits that eliminates the need to perform unnecessary insulation tests from surplus contacts without complicating the software, and a mask for use in this method.

本発明の方法は、一口にいえば、余剰接触子全部を(こ
れらの配置によつては2つ又はそれ以上の群に分けて)
導体で接続し、あたかもプリント板の対応する位置に接
続回路が形成されているようにしたものである。すなわ
ち、本発明のプリント板回路の自動試験方法は、被試験
プリント板の予測される多数の部品配置アドレスに対し
て各アドレスに接触し得る接触子を配置した共通アダプ
タ、およびこの共通アダプタと被試験プリント板の間に
置かれ、少なくともこの被試験プリント板の試験に必要
なアドレスに対応する使用接触子は容易に挿入可能であ
るが試験の必要のないアドレスに対応する余剰接触子は
当つて前述の接触が阻止されるようにしたマスクを用い
て接触子相互間の導通試験および絶縁試験を行うように
した試験方法において、前述のマスクが共通アダプタの
側において余剰接触子の当たる部分の多数を含む1つ又
は複数の、好ましくは1つの、導電体を形成しており、
この導電体に当たる余剰接触子を互いに回路接続状態に
して試験することを特徴とする試験方法である。更に本
発明の上記の試験に用いられるマスクは、その共通アダ
プタ側を少なくとも接触子の当る部分を含んで1つ又は
複数の導電体を形成するようにしたことを特徴とするマ
スクである。
In short, the method of the present invention consists of all the surplus contacts (divided into two or more groups depending on their arrangement).
They are connected using conductors, as if a connecting circuit was formed at the corresponding position on the printed board. That is, the automatic testing method for printed board circuits of the present invention includes a common adapter in which a contactor that can contact each address is arranged for a large number of predicted component placement addresses of a printed board under test, and a common adapter and a contactor that can be contacted at each address. Used contacts that are placed between test printed boards and that correspond to at least the addresses necessary for testing this printed board under test can be easily inserted, but surplus contacts that correspond to addresses that do not require testing must be inserted as described above. In a test method in which continuity and insulation tests are performed between contacts using a mask that prevents contact, the mask includes a large number of contact areas of the redundant contacts on the side of the common adapter. forming one or more, preferably one, electrical conductor;
This test method is characterized in that the test is performed by connecting surplus contacts corresponding to the conductor to each other in a circuit connection state. Further, the mask used in the above tests of the present invention is characterized in that the common adapter side thereof includes at least a portion that is in contact with a contact and forms one or more conductors.

次に図面を参照して詳細に説明する。Next, a detailed explanation will be given with reference to the drawings.

第1図は従来のプリント板回路の自動試験方法を実施す
るための装置の構造的な部分の断面図を示したものであ
る。
FIG. 1 shows a cross-sectional view of the structural parts of an apparatus for carrying out a conventional automatic testing method for printed circuit boards.

図を分り易くするため一部誇張して画いてある。図にお
いて、11はプリント板、12はメツキされ導電的にな
つている部品挿入孔、13は部品挿入孔間を接続する回
路、14はこの図に示されていない別の部品挿入孔間の
回路の断面を示したもの、15は接触子保持体、16は
この保持体に滑動的に保持されプリント板11の方向に
スプリング7で弾性的に押されるようになつている接触
子、17は絶縁材料で形成されたシートすなわちマスク
、18は接触子の先端部16が接触することなく挿入可
能なるようにあけられたマスク孔である。なお本明細に
おいては、一般的記述においては接触子先端部16と保
持体15を合せて接触子と称している。第2図はプリン
ト板回路の試験を行う場合の装置の一般的な構成の概要
を示すもので、21は第1図の接触子保持体15を多数
図示してない台枠で固定した共通アダプタであり、22
はスイツチ群である。
Some parts of the diagram are exaggerated to make it easier to understand. In the figure, 11 is a printed board, 12 is a plated component insertion hole, 13 is a circuit connecting between the component insertion holes, and 14 is a circuit between other component insertion holes not shown in this figure. 15 is a contact holder, 16 is a contact slidably held by this holder and elastically pushed in the direction of the printed board 11 by a spring 7, and 17 is an insulator. A sheet or mask 18 formed of material is a mask hole drilled to allow the tip 16 of the contact to be inserted without contact. In this specification, the contact tip 16 and the holder 15 are collectively referred to as a contact in the general description. Figure 2 shows an outline of the general configuration of an apparatus for testing printed board circuits, and 21 is a common adapter in which a number of contact holders 15 of Figure 1 are fixed in a frame (not shown). and 22
is a switch group.

いま図においてはアドレス3および5のスイツチが接続
されており、したがつて試験できるのは同じアドレス番
号の接触により3および5の部入挿入孔の間の試験(こ
の場合絶縁試験)が行えるような状態になつている。接
続すべき2つのスイツチの選択は、磁気テープMTl紙
テープPTなどからの試験データ入力に基づいて中央処
理装置23からの選択信号により図示してないデコーダ
を用いて行われる。中央処理装置23は又試験結果が予
め与えられている続又は断のデータと合致するかどうか
を判定し、その結果をタイプライタ24に出力する。な
おこの第2図において、接続すべきスイツチの一方を4
とすれば、このアドレス4の接触子16は、マスク17
が絶縁材料でできているため、試験は絶縁試験となる。
このときアドレス3にパルス信号を送り、一定時間がた
つてもアドレス5から信号が戻つてこないことによつて
確められる。もしアドレス3と5の間が回路接続されて
いるとすると、試験はアドレス3にパルス信号を送り、
アドレス5から同じ形波が戻つてくるのを確める。次に
以上のようにして試験を行う場合どの程度の試験回数を
要するかについて説明する。
In the figure, the switches at addresses 3 and 5 are connected, so the test can be performed between the insertion holes at 3 and 5 (insulation test in this case) by contacting the same address number. It has become a state of affairs. The selection of the two switches to be connected is performed using a decoder (not shown) in response to a selection signal from the central processing unit 23 based on test data input from the magnetic tape MTl, paper tape PT, etc. The central processing unit 23 also determines whether the test result matches pre-given continuity or discontinuation data, and outputs the result to the typewriter 24. In this figure 2, one of the switches to be connected is set to 4.
Then, the contact 16 of this address 4 is masked 17
The test is an insulation test because it is made of insulating material.
At this time, a pulse signal is sent to address 3, and confirmation is made by not receiving a signal from address 5 even after a certain period of time has elapsed. If there is a circuit connection between addresses 3 and 5, the test will send a pulse signal to address 3,
Confirm that the same waveform returns from address 5. Next, it will be explained how many times the test is required when performing the test as described above.

第3図は前記の構成による試験の所要回数を説明する図
で、19個の小さい丸はプリント板回路を仮に一列とし
た場合の予測される部品配置に対する接触子をあられし
たもので、白丸は部品挿入用孔のないアドレスの余剰接
触子を、黒丸は部品挿入用孔を設けたアドレスの使用接
触子をそれぞれあられしている。
Figure 3 is a diagram explaining the required number of tests using the above configuration.The 19 small circles indicate the contacts for the predicted component arrangement if the printed circuit board circuits are arranged in a line, and the white circles indicate the number of tests required. The redundant contacts for addresses without component insertion holes are indicated by black circles, and the black circles indicate used contacts for addresses with component insertion holes.

又使用接触子相互間を実線で接続してあるものは回路接
続があることを示している。最初の試験はまずアドレス
2と1のスイツチを閉じ(以下アドレスの番号を示すと
きは番号のみを記す)、2の余剰接触子と1の余剰接触
子の間の絶縁試験を行う。次は3の使用接触子について
2および1との間の計2回の絶縁試験を行うと共に回路
接続された使用接触子7との間の導通試験を行う。4の
余剰接触子、5の使用接触子、および6の余剰接触子な
ど回路接続のない接触子においては、前記の3の使用接
触子におけると同様に、試験順序とは逆向きにあるアド
レスの接触子をそれぞれ3回、4回、および5回の絶縁
試験を行う。
Further, solid lines connecting the contacts used indicate that there is a circuit connection. In the first test, first close the switches at addresses 2 and 1 (hereinafter, when referring to address numbers, only the numbers are written), and conduct an insulation test between the redundant contacts of 2 and the redundant contacts of 1. Next, a total of two insulation tests are carried out between contact 3 and 1, and a continuity test is conducted between contact 7 and the contact 7 connected to the circuit. For contacts with no circuit connection, such as surplus contacts 4, used contacts 5, and surplus contacts 6, the addresses in the opposite direction to the test order are Each contact is tested for insulation three times, four times, and five times.

7の使用接触子においては、すでに3との間の導通試験
が終つており又あとに続く接触子がないので、この場合
試験は行わない。
Regarding the contact used in No. 7, the continuity test with No. 3 has already been completed and there is no subsequent contact, so no test will be conducted in this case.

以下同様に試験を行うと、導通試験は合計3回で済むが
、絶縁試験は合計137回となる。第3図に示されてい
る多数の小さい黒点は上記の絶縁試験をあられしたもの
である。なお導通試験は3回だけであるので図示してな
い。このように試験回数は全部で140回を必要とする
。なお参考までに附記すると、全部のアドレスが回路接
続されていないとすれば、絶縁試験の回数は19(19
−1)/2すなわち171となる。以上のように従来方
法によるときは試験回数が非常に多くなる。
If the test is repeated in the same way, a total of three continuity tests will be required, but a total of 137 insulation tests will be required. The large number of small black dots shown in FIG. 3 are a result of the insulation test described above. Note that the continuity test was performed only three times, so it is not shown. In this way, a total of 140 tests are required. For your reference, if all addresses are not connected to the circuit, the number of insulation tests is 19 (19
-1)/2, or 171. As described above, when using the conventional method, the number of tests is extremely large.

勿論すべての試験結果が必要のものであれば止むを得な
いが、さきに述べたように、これらの試験の中余剰接触
子からの試験は本来はプリント板回路の試験としては不
要のものであり、勿も入力データによりこの無駄な試験
を行わないようにするようなソフトウエアは複雑になり
効果的でない。また1つの接触子についての絶縁試験に
おいて、この接触子より前の回路接続のある接触子との
間の試験は不要であるが、これは回数も少なく又前記と
同様入力データが複雑になるので、ふつう全部試験する
。第4図は本発明のプリント板回路の自動試験方法を実
施するための装置の構造的な部分の断面図を示したもの
で、第1図と異なる点はマスク31が絶縁シート32と
この板の接触子33の側に被着した金属膜34から成つ
ていることである。
Of course, this is unavoidable if all the test results are necessary, but as mentioned earlier, testing from the extra contacts during these tests is not originally necessary for testing printed circuit board circuits. Of course, software that prevents unnecessary tests from being performed on input data would be complicated and ineffective. In addition, when testing the insulation of one contact, it is not necessary to test between contacts that are connected to the circuit before this contact, but this test is performed infrequently and the input data becomes complex as described above. , usually all tested. FIG. 4 shows a cross-sectional view of the structural part of an apparatus for carrying out the automatic testing method for printed board circuits of the present invention. The difference from FIG. It consists of a metal film 34 deposited on the side of the contact 33.

第5図はマスク31を金属膜34の側からみた図であつ
て、十字で示したところが接触子の位置、2重丸の内側
の丸が絶縁シート32の孔35の縁を示し、2つの丸の
中間は金属層34の縁部が若干後退していて絶縁体32
の一部が輪状に見えている状態を示している。したがつ
て第4図において4つの余剰接触子(全体が集まつて共
通アダプタを形成する)は、絶縁試験においてはこれら
余剰接触子に対応するプリント板の部品挿入孔がお互い
に回路接続状態にあるのと同じ働きをする。
FIG. 5 is a diagram of the mask 31 seen from the side of the metal film 34, where the cross mark indicates the position of the contact, the inner circle of the double circle indicates the edge of the hole 35 of the insulating sheet 32, and the two circles indicate the position of the contact. In the middle, the edge of the metal layer 34 is slightly retracted and the insulator 32
It shows that a part of the image appears ring-shaped. Therefore, in the insulation test, the four surplus contacts (all of which form a common adapter) shown in FIG. It works the same way as it does.

そこで試験のための入力データにこれら余剰接触子が回
路接続にあることの情報を入れておき、次のような試験
を行う。第6図は上記の本発明の試験方法における絶縁
試験の所要回路を説明するための図である。この図にお
いて点線で示した接続が前記の絶縁膜34による回路接
続を示し、実質的には反対側の実線で示した回路接続と
同じである。まず余剰接触子2においては、これがそれ
より前の余剰接触子1と接続されているので、絶縁試験
は行わず、同じ回路接続に属する次の4で示される余剰
接触子との間の導通試験のみを行う。次の3の使用接触
子においては、2の余剰接触子と1の余剰接触子の間の
絶縁試験と、同じ回路接続にある次の使用接触子7との
間の導通試験を行う。次の4の余剰接触子においては、
2の余剰接触子における試験に対応する、余剰接触子6
との間の導通試験だけを行う。以下説明を省略するが、
図面はこれらの試験のうち絶縁試験のみを示したもので
あり、合計38回となつている。導通試験は、図には示
してないが、10回となる。したがつて必要な試験回数
は全部で48回となる。この数字を従来の場合と比較す
ると、48/140すなわち約3分の1となり、測定時
間もその割合で少なくてすむようになる。
Therefore, the input data for the test includes information that these extra contacts are connected to the circuit, and the following test is performed. FIG. 6 is a diagram for explaining the necessary circuitry for the insulation test in the above-mentioned test method of the present invention. In this figure, the connections indicated by dotted lines indicate circuit connections by the insulating film 34, and are substantially the same as the circuit connections indicated by solid lines on the opposite side. First, surplus contact 2 is connected to the previous surplus contact 1, so an insulation test is not performed, but a continuity test is performed with the next surplus contact 4 belonging to the same circuit connection. Do only. For the next three contacts to be used, an insulation test is performed between the second surplus contact and the first surplus contact, and a continuity test is performed between the next contact 7 in the same circuit connection. In the next 4 extra contacts,
Extra contact 6 corresponding to the test on extra contact 2
Perform only a continuity test between the Although the explanation is omitted below,
The drawing shows only the insulation test among these tests, making a total of 38 tests. Although the continuity test is not shown in the figure, it is carried out 10 times. Therefore, the number of required tests is 48 times in total. Comparing this figure with the conventional case, it is 48/140, or about one-third, and the measurement time can be reduced by that proportion.

本発明の試験法における絶縁試験の回数は、今までの説
明から分るように、回路接続のない単独の使用接触子の
数とプリント板の接続回路の数に支配されるものである
から、これらの数が少なくなるときは前記の割合はます
ます小さくなる。現在実際に製作を計画して現在試作中
の約4000個の接触子を有する或るプリント板回路に
おいては、従来の方法では試験に約5分を要したのに、
本発明の方法によれば約30秒で済む例も見出されてい
る。以上のように、マスクの構造と入力データを改良し
た本発明によれば、余剰接触子についての絶縁試験を行
う必要がなくなり、試験のための所要時間を大きく短縮
することができる。
As can be seen from the above explanation, the number of insulation tests in the test method of the present invention is determined by the number of single contacts used without circuit connections and the number of connected circuits on the printed board. As these numbers become smaller, the aforementioned proportion becomes smaller and smaller. For a certain printed circuit board circuit with about 4,000 contacts that is currently being planned and is currently being prototyped, testing would have taken about 5 minutes using the conventional method;
In some cases, the method of the present invention has been found to require only about 30 seconds. As described above, according to the present invention in which the structure of the mask and the input data are improved, it is no longer necessary to perform an insulation test on surplus contacts, and the time required for the test can be significantly shortened.

なお上記の説明において、マスクの表面に形成される導
電体34は、マスク全面に亘つて1つとしたが使用ピン
の配置の如何によつては2つ又はそれ以上にしてもよい
In the above description, the number of conductors 34 formed on the surface of the mask is one over the entire surface of the mask, but there may be two or more conductors 34 depending on the arrangement of the pins used.

ただ1つ増す毎にその最初の余剰ピンからの絶縁試験が
必要となるので若干所要時間が長くなる。また導電体3
4の縁部が欠除しているのは、接触子が仮にこの部分に
接触しても試験が正しく行われるようにするためである
が、絶縁シート32の孔35の大きさを充分大きくとつ
ておけばこの欠除部分は必ずしも必要としない。
However, each time an additional pin is added, an insulation test is required from the first surplus pin, so the time required becomes slightly longer. Also, conductor 3
The reason why the edge of 4 is missing is to ensure that the test can be performed correctly even if the contact comes into contact with this part. If you leave it on, you won't necessarily need this missing part.

更に上記の実施例においては、回路接続のない接触子に
ついては逆方向の絶縁試験のみ行ない、回路接続のある
接触子(余剰接触子も導電体34によつてこの部類に含
まれる)については、最初のアドレスにおいて逆向きの
絶縁試1験と次のアドレスに対する導通試験を行い、次
のアドレスにおいてはもつて更に次のアドレスがあれば
この更に次のアドレスとの間の導通試験を行うだけで逆
向きの絶縁試験は行わず、以下もしあれば同様に繰返し
、最後のアドレスについては何の試験も行わないような
方式になつている。
Furthermore, in the above embodiment, only the reverse insulation test is performed for contacts without a circuit connection, and for contacts with a circuit connection (extra contacts are also included in this category due to the conductor 34): At the first address, perform one reverse insulation test and a continuity test for the next address, and at the next address, if there is a next address, simply perform a continuity test with this next address. The reverse insulation test is not performed, the same procedure is repeated if any, and no test is performed on the last address.

しかし導電体を具えたマスクを用いるのは必ずしも上記
の試,験方式に限定されるものでなく、他の方式であつ
てもよいことはいうまでもない。要は余剰接触子が測定
時に互いに回路接続している特徴を利用できる方式であ
ればよい。
However, it goes without saying that the use of a mask provided with a conductor is not necessarily limited to the above-mentioned test method, and other methods may be used. In short, any method can be used as long as it can take advantage of the feature that redundant contacts are connected to each other in a circuit during measurement.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のプリント板回路の自動試験方法を実施す
るための装置の構造的な部分の断面を示した図、第2図
はプリント板回路の試験を行う装置の構成の概要を示す
図、第3図は前記の構成による試験の所要回数を説明す
る図、第4図は本発明のプリント板回路の自動試験方法
を実施するための装置の構造的な部分の断面を示した図
、第5図は本発明の試験方式に用いるマスクを上面から
見た図、第6図は前記の構成による試験の所要回数を説
明する図である。 記号の説明:11は絶縁板(プリント板)、221は共
通アダプタ、22はスイツチ群、23は中央処理装置、
31はマスク、32は絶縁シート、33は接触子、34
は導電体をそれぞれ示す。
Figure 1 is a diagram showing a cross section of the structural part of a device for carrying out a conventional automatic testing method for printed board circuits, and Figure 2 is a diagram showing an outline of the configuration of the equipment for testing printed board circuits. , FIG. 3 is a diagram illustrating the required number of tests with the above configuration, and FIG. 4 is a diagram showing a cross section of a structural part of an apparatus for carrying out the automatic testing method for printed board circuits of the present invention. FIG. 5 is a top view of a mask used in the test method of the present invention, and FIG. 6 is a diagram illustrating the required number of tests using the above configuration. Explanation of symbols: 11 is an insulating board (printed board), 221 is a common adapter, 22 is a switch group, 23 is a central processing unit,
31 is a mask, 32 is an insulating sheet, 33 is a contact, 34
indicate conductors, respectively.

Claims (1)

【特許請求の範囲】 1 被試験プリント板の予測される多数の部品配置アド
レスに対して各アドレスに接触し得る接触子を配置した
共通アダプタ、およびこの共通アダプタと前記被試験プ
リント板の間に置かれ、少なくともこの被試験プリント
板の試験に必要なアドレスに対応する使用接触子は容易
に挿入可能であるが試験の必要のないアドレスに対応す
る余剰接触子は当つて前記接触が阻止されるようにした
マスクを用いて前記接触子相互間の導通試験および絶縁
試験を行うようにした試験方法において、前記マスクが
前記共通アダプタの側において前記余剰接触子の当たる
部分の多数を含む1つ又は複数の、好ましくは1つの、
導電体を形成しており、この導電体に当たる余剰接触子
を互いに回路接続状態にして試験することを特徴とする
プリント板回路の自動試験方法。 2 被試験プリント板と多数の接触子を備えた共通アダ
プタの中間に配置さるべく、前記被試験プリント板の試
験の必要な部品配置の使用アドレス対応の位置に、接触
子の容易に挿入可能な孔を多数設けたマスクにおいて、
このマスクの前記共通アダプタ側を少なくとも前記接触
子のこのマスクに当たる部分を含んで1つ又は複数の導
電体を形成するようにしたことを特徴とするプリント板
回路試験に用いられるマスク。 3 前記導電体が前記孔の近傍において欠除されている
ことを特徴とする特許請求の範囲2のマスク。
[Scope of Claims] 1. A common adapter in which contacts capable of contacting each address are arranged for a large number of expected component placement addresses of a printed board to be tested, and a common adapter placed between this common adapter and the printed board to be tested. , so that at least the used contacts corresponding to the addresses necessary for testing the printed board to be tested can be easily inserted, but the extra contacts corresponding to addresses that do not need to be tested are prevented from contacting them. In the test method, the continuity test and the insulation test between the contacts are performed using a mask, in which the mask includes one or more contacts on the side of the common adapter that include many of the portions that the redundant contacts contact. , preferably one,
An automatic test method for a printed circuit board, which comprises forming a conductor, and testing is performed by connecting redundant contacts corresponding to the conductor to each other in a circuit connection state. 2. In order to be placed between the printed board under test and the common adapter equipped with a large number of contacts, the contacts can be easily inserted into the position corresponding to the usage address of the component arrangement required for testing on the printed board under test. In a mask with many holes,
A mask for use in a printed circuit board test, characterized in that the common adapter side of the mask includes at least a portion of the contact that corresponds to the mask to form one or more conductors. 3. The mask according to claim 2, wherein the conductor is omitted near the hole.
JP52062860A 1977-05-31 1977-05-31 Automatic testing method and device for printed board circuits Expired JPS5945105B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52062860A JPS5945105B2 (en) 1977-05-31 1977-05-31 Automatic testing method and device for printed board circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52062860A JPS5945105B2 (en) 1977-05-31 1977-05-31 Automatic testing method and device for printed board circuits

Publications (2)

Publication Number Publication Date
JPS53147969A JPS53147969A (en) 1978-12-23
JPS5945105B2 true JPS5945105B2 (en) 1984-11-02

Family

ID=13212461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52062860A Expired JPS5945105B2 (en) 1977-05-31 1977-05-31 Automatic testing method and device for printed board circuits

Country Status (1)

Country Link
JP (1) JPS5945105B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61171601U (en) * 1985-04-13 1986-10-24

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111300A (en) * 1980-02-08 1981-09-02 Hitachi Ltd Jig for inncircuit tester
JPS58137772A (en) * 1982-02-10 1983-08-16 M I Technical Service Kk Fixture used for circuit substrate test system
JPS59116872U (en) * 1983-01-28 1984-08-07 富士通株式会社 Universal fixture for insert test

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61171601U (en) * 1985-04-13 1986-10-24

Also Published As

Publication number Publication date
JPS53147969A (en) 1978-12-23

Similar Documents

Publication Publication Date Title
EP0123828A1 (en) Method and apparatus for testing electrical interconnection networks
US4841231A (en) Test probe accessibility method and tool
US5654528A (en) Flexible printed circuit
JPS5945105B2 (en) Automatic testing method and device for printed board circuits
US4290015A (en) Electrical validator for a printed circuit board test fixture and a method of validation thereof
GB2061630A (en) Apparatus for testing printed circuit boards
GB2259781A (en) Testing printed wiring boards for motors
US4563636A (en) Connection verification between circuit board and circuit tester
GB1569881A (en) Machines for inserting electric circuit components on printed circuit boards
US4091325A (en) Verification technique for checking wrapped wire electronic boards
US7307437B1 (en) Arrangement with conductive pad embedment
JP2001201529A (en) Test method and testing device of printed wiring board
US20020105348A1 (en) Electronically measuring pin-to-pad alignment using resistive pads
JPH0369074B2 (en)
JPH0354312B2 (en)
JPH0832191A (en) Electronic circuit board
JPH0563399A (en) Positioning apparatus of sheet-shaped body
JPH0563327A (en) Printed wiring board with land for inspection use and inspecting method thereof
JPS628533Y2 (en)
DE10140757A1 (en) Procedure for determining the transit time of electrical signals on printed circuit boards using automatic standard test equipment
JPS59116872U (en) Universal fixture for insert test
JPH1065301A (en) Printed board with pattern for checking
JPS6235912B2 (en)
GB2240435A (en) Testing test fixtures for pcb's
JPS63265180A (en) Inspection jig of printed circuit board