JPS5943910B2 - Multilayer flyback transformer - Google Patents

Multilayer flyback transformer

Info

Publication number
JPS5943910B2
JPS5943910B2 JP53032321A JP3232178A JPS5943910B2 JP S5943910 B2 JPS5943910 B2 JP S5943910B2 JP 53032321 A JP53032321 A JP 53032321A JP 3232178 A JP3232178 A JP 3232178A JP S5943910 B2 JPS5943910 B2 JP S5943910B2
Authority
JP
Japan
Prior art keywords
diode
winding
flyback transformer
voltage
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53032321A
Other languages
Japanese (ja)
Other versions
JPS54125440A (en
Inventor
彰 鳥羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP53032321A priority Critical patent/JPS5943910B2/en
Priority to US06/021,548 priority patent/US4266269A/en
Priority to GB8135750A priority patent/GB2100524B/en
Priority to GB8135751A priority patent/GB2100525B/en
Priority to GB7909394A priority patent/GB2018038B/en
Priority to DE2911152A priority patent/DE2911152C2/en
Publication of JPS54125440A publication Critical patent/JPS54125440A/en
Publication of JPS5943910B2 publication Critical patent/JPS5943910B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はテレビジョン受像機等で高圧整流電圧発生に供
するフライバックトランスに係り、特に巻線間をダイオ
ードにより分割すると共に巻線を多層巻、に巻回したフ
ライバックトランスにおいて、前記ダイオードに印加さ
れる電圧を極力抑えるフライバックトランスに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a flyback transformer used to generate high rectified voltage in television receivers and the like, and in particular to a flyback transformer in which the windings are divided by diodes and the windings are wound in multilayer windings. The present invention relates to a flyback transformer that suppresses the voltage applied to the diode as much as possible in a transformer.

一般に、テレビジョン受像機等の映像管のアノード電極
のように高電圧を必要とする機器では、所謂フライバッ
クトランスによυ所定パルスを昇圧し、これを平滑して
高電圧を発生する手段を用いる。
Generally, equipment that requires high voltage, such as the anode electrode of a picture tube in a television receiver, uses a so-called flyback transformer to step up a predetermined pulse and smooth it to generate a high voltage. use

例えば、テレビジョン受像機では、1次側に水平出力パ
ルスを印加し、ダイオードと巻回巻線とを交互に配列し
た2次巻線によシ1次側に印加されたパルスを昇圧、平
滑して高圧を得る方式のフライバックトランスを用いる
For example, in a television receiver, horizontal output pulses are applied to the primary side, and the pulses applied to the primary side are boosted and smoothed by a secondary winding consisting of alternating diodes and windings. A flyback transformer is used to obtain high voltage.

この方式は、2次側の巻線をダイオードにより分割し、
分割された2次巻線(セクション)各々は同一ボビン上
にダイオードを介して隔離して配設するもので、前記各
セクション間の分布容量を極力軽減して基本波の奇数次
高調波(例えば第3次高調波)に同調させ高圧を得る所
謂同調形フライバックトランスとして一般に用いられて
いる。このような同調形のフライバックトランスでは、
高電圧を効率良く発生するといつ面においては利点があ
るがその反面得られる高電圧のレギユレーシヨンが悪い
という難点を有する。テレビジョン受像機では高電圧の
レギユレーシヨンが悪いと、輝度、フォーカス作用に支
障をきたし再生画像が劣化する問題が起る。これに対処
すべく高電圧のレギユレーシヨンの安定なフライバック
トランスとして、2次巻線をダイオードにより前記2次
巻線を分割すると共に、これを多層巻とする多層巻フラ
イバックトランスが考えられている。Cの多層巻フライ
バックトランスは前記同調形フライバックトランスと異
なシ、第1図に示すように、同心状ボビン1,2,3,
4に各々コイルを巻回した構造で、各巻線間に介在する
ダイオードは最外ボビノに一括して配置してあり、各巻
線層の巻き始めと巻き終りは最外ボビンに位置するダイ
オードの所定電極に夫々導電接綬されている。このよう
な構成の多層巻フライバツクトランスにあつては、各巻
回層は近接するので、各巻回層間の受遊容量は前述の同
調形フライバツクトランスに対し著しく人きく、その為
、基本波とそれの第3次高調波等の同調により高圧を得
る作用は少ないが、反面、発生する高電圧のレギユレー
シヨンが優れているという、高電圧を必要とするアレビ
ジヨン受像機等の機器で基本的に要求される高電圧の安
定を満足する。(このような多層巻フライバツクトラン
スは例えば英国特許1090995号明細書に記載され
ている。)併乍ら多層巻フライバツクトランスでは、上
記のように各巻回層間の容量が欠きい事等が原因ご各巻
回層間に介在するダイオードに過度の逆耐圧方向の電圧
が印加されダイオードが破損されるという問題を有する
。しかも、各ダイオードに印加される逆方向電圧は一様
ではないので、発生する高電圧のレギユレーシヨンに優
れた多層巻フライバツクトランスの機能を十分利用する
には可酷な条件のもとでも前記ダイオードが破損せずフ
ライバツクトランスとしての機能を維持することが必要
である。このここは、多層巻フライバツクトランスをテ
レビジヨン受像機の高圧発生回路に用いた場合、受像管
内で管内放電が発生した場合等に特に問題とされる。本
発明は、上記の問題点を解消し出力端の短絡等の可酷な
条件のもとに卦いても、破損することなくその機能を維
持することのできる多層巻フライバツクトランスを提供
することを目的とする。
In this method, the secondary winding is divided by a diode,
Each of the divided secondary windings (sections) is arranged on the same bobbin in isolation via a diode, and the distributed capacitance between the sections is reduced as much as possible to reduce odd harmonics of the fundamental wave (e.g. It is generally used as a so-called tuned flyback transformer that obtains high voltage by tuning to the third harmonic. In such a tuned flyback transformer,
Although it has the advantage of efficiently generating high voltage, it has the disadvantage of poor regulation of the resulting high voltage. In television receivers, if the regulation of high voltage is poor, the problem arises that brightness and focusing are affected, resulting in deterioration of reproduced images. To deal with this, a multilayer flyback transformer with stable high voltage regulation has been considered, in which the secondary winding is divided by a diode and the secondary winding is multilayered. . The multilayer winding flyback transformer C is different from the above-mentioned tunable flyback transformer, as shown in FIG.
The structure has a coil wound around each of the coils, and the diodes interposed between each winding are arranged all together on the outermost bobbin, and the winding start and winding end of each winding layer are at the predetermined positions of the diodes located on the outermost bobbin. A conductive wire is connected to each electrode. In a multilayer flyback transformer with such a configuration, since each winding layer is close to each other, the free capacitance between each winding layer is significantly larger than that of the above-mentioned tuned flyback transformer. Although it has little effect on obtaining high voltage by tuning its third harmonic, etc., on the other hand, the regulation of the high voltage generated is excellent, which is a basic requirement for equipment such as alleviation receivers that require high voltage. Satisfies the high voltage stability required. (Such a multilayer flyback transformer is described, for example, in British Patent No. 1,090,995.) At the same time, multilayer flyback transformers suffer from problems such as the lack of capacitance between each winding layer as described above. There is a problem in that an excessive voltage in the reverse breakdown voltage direction is applied to the diode interposed between each winding layer, and the diode is damaged. Moreover, since the reverse voltage applied to each diode is not uniform, the diodes must be operated under harsh conditions to fully utilize the function of the multilayer flyback transformer, which has excellent regulation of the generated high voltage. It is necessary to maintain its function as a flyback transformer without damage. This problem becomes particularly problematic when a multilayer flyback transformer is used in a high voltage generating circuit of a television receiver, and when intratubular discharge occurs within the picture tube. The present invention solves the above-mentioned problems and provides a multilayer flyback transformer that can maintain its function without being damaged even under severe conditions such as a short circuit at the output end. With the goal.

以下に本発明を図面を参照して説明する〇前述のように
、多層巻フライバックトランスは、2次側の巻線をダイ
オードによつて分割し、かつ分割された各2次巻線を多
層状に巻回することを特徴とする。
The present invention will be explained below with reference to the drawings. As mentioned above, a multilayer flyback transformer has a secondary winding divided by a diode, and each divided secondary winding is multilayered. It is characterized by being wound in layers.

第2図はこのような多層巻フライバツクトランスにおい
て、その出力に1次側から供給されたパルスが昇圧され
て高電圧を発生する様子ケ説明するための略図で=図中
、Lpは所定のパルスが印加される1次巻線で2次側巻
線は巻回層LnlダイオードDn(n−1,2,3,4
)を直列に接続した接続状態であ9、各巻回層は同軸上
に配置されている。いま、1次巻線LpにパルスPが印
加されると、2次側巻線L1にはパルスPLlが発生し
、このパルスPLlはダイオードD1のカソード側とア
ース間にある浮遊容量によつて整流されレベルが略零で
ある直流電圧を発生する。
Figure 2 is a schematic diagram to explain how the pulses supplied from the primary side to the output of such a multilayer flyback transformer are stepped up and a high voltage is generated. The primary winding to which the pulse is applied and the secondary winding are the winding layer Lnl diode Dn (n-1, 2, 3, 4
) are connected in series 9, and each winding layer is arranged coaxially. Now, when a pulse P is applied to the primary winding Lp, a pulse PLl is generated in the secondary winding L1, and this pulse PLl is rectified by the stray capacitance between the cathode side of the diode D1 and the ground. and generates a DC voltage whose level is approximately zero.

そして、前記1次巻線Lp(FC呼応して2次側巻線L
2にはパルスPL2が誘起され、誘起されたパルスPL
2は前記のパルスPLlがダイオードD1のカソード側
で整流されて得られる直流電圧V1に重畳される。そし
て、直流電圧V1に重畳された2次側巻線L2に発生し
たパルスPL2は、ダイオードD2側のカソードC整流
されダイオードD2のカソード側にはレベルがV2の直
流電圧を発生する。このように巻線Lnに誘起されたパ
ルスをダイオードD。
Then, the primary winding Lp (in response to the FC, the secondary winding L
2, a pulse PL2 is induced, and the induced pulse PL
2 is superimposed on the DC voltage V1 obtained by rectifying the pulse PLl on the cathode side of the diode D1. Then, the pulse PL2 generated in the secondary winding L2, which is superimposed on the DC voltage V1, is rectified by the cathode C on the diode D2 side, and a DC voltage having a level of V2 is generated on the cathode side of the diode D2. The pulses thus induced in the winding Ln are passed through the diode D.

より整流して一定の直流電圧を得、この直流電圧に巻線
Ln+1に誘起されるパルスを重畳して順次高圧を得る
。この結果、2次巻線L4にはパルスPL4をダイオー
ドD4のカソード側に存在する容量により平滑化するこ
とにより最終的に、1次巻線側に供給されたパルスPを
昇圧して得られる所定の高圧直流電圧VOUt(=ET
I)を得る。周、上述の記載で2次側巻線のダイオード
のカソード側の容量とダイオードとが俟まり整流作用が
起ると述べたが、ダイオードのアノード側にも実際には
容量が在リ、第3図はその様子を示すもので、例えはダ
イオードl)1のカソードとアース間には容量℃。
A constant DC voltage is obtained by further rectification, and a pulse induced in the winding Ln+1 is superimposed on this DC voltage to sequentially obtain a high voltage. As a result, the pulse PL4 is smoothed by the capacitance existing on the cathode side of the diode D4, and the pulse P supplied to the primary winding side is finally boosted to a predetermined value. High DC voltage VOUT (=ET
I) is obtained. In the above description, it was stated that the rectification effect occurs when the capacitance on the cathode side of the diode in the secondary winding and the diode intersect, but there is actually a capacitance on the anode side of the diode. The figure shows this situation.For example, there is a capacitance of ℃ between the cathode of diode 1 and the ground.

が、ダイオードD2のアノードとアース間には容量整が
存在する。この為ダイオードD2のアノード側では正方
向のパルスPVA,ダイオードD1のカソード側では負
方向のパルスPVKが現われるが、容量CKとCAの比
は前記パルスの波高値PVA.!:.PVKとの比に等
しいので、この関係を利用し、それぞれのダイオードに
ついての正方向のパルスの波高値と負方向のパルスの波
高値を観測することによジ容量CK,CAを知ることが
できる。従つて、各ダイオードの両電極とアース間の容
量を把握することができるとともに、2次側巻線Ll,
L2,L3,L4の各々は1次巻線に対して、交流的に
独立したトランスと見なせ前述のとおジ直流的には各ダ
イオードのカソード側の容量と各ダイオードで整流され
たレベルの直流電圧が重畳される。
However, there is a capacitance between the anode of the diode D2 and the ground. Therefore, a positive direction pulse PVA appears on the anode side of the diode D2, and a negative direction pulse PVK appears on the cathode side of the diode D1, but the ratio of the capacitances CK and CA is the peak value PVA. ! :. Since it is equal to the ratio with PVK, by using this relationship and observing the peak value of the positive direction pulse and the peak value of the negative direction pulse for each diode, the capacitance CK and CA can be found. . Therefore, it is possible to grasp the capacitance between both electrodes of each diode and the ground, and the secondary winding Ll,
Each of L2, L3, and L4 can be regarded as an independent transformer in terms of alternating current with respect to the primary winding, and as mentioned above, in terms of direct current, the capacitance on the cathode side of each diode and the level of direct current rectified by each diode The voltages are superimposed.

このようにして、ダイオードにより分割された2次巻線
に得る直流電圧を順次重畳して所定の直流高電圧を得る
点については、前記の所謂同調形フライバツクトランス
と略同様であるが、同調形フライバツクトランスが巻線
間の容量を極力小さ<して基本波の第3次等の低次の奇
数次高調波に同調させるのに対して、本発明に係る多層
巻フライバツクトランスでは2次側巻線Ll,L2,L
3,L4を同心上に近接して配置し、2次巻線間の容量
を積惟的に入きくし、基本波の低次の奇数次高調波には
同調させず発生高電圧のレギユレーシヨンを良くする点
で本質的に異なることは前述の通vである。
In this way, the obtained DC voltage is sequentially superimposed on the secondary winding divided by diodes to obtain a predetermined DC high voltage, which is almost the same as the so-called tuned flyback transformer described above. While a type flyback transformer minimizes the capacitance between the windings and tunes to low-order odd-numbered harmonics such as the third order of the fundamental wave, the multilayer flyback transformer according to the present invention has a Next winding Ll, L2, L
3. Place L4 close to each other concentrically to increase the capacitance between the secondary windings, and improve the regulation of the generated high voltage without tuning to the lower odd-order harmonics of the fundamental wave. The essential difference in this point is the same as the above.

即ち、多層巻フライバツクトランスでは2次巻線の谷巻
線聞の容量を人きぐすると同時に、例えば受像管の管内
放電が起きた場合にもダイオードを破損することかない
ようにすることが必要であり、ダイオードの耐圧、各2
次巻線間の容量等に十分配慮をはられなけれはならない
In other words, in a multilayer flyback transformer, it is necessary to check the capacitance between the valley windings of the secondary winding, and at the same time to prevent the diode from being damaged even if, for example, an internal discharge occurs in the picture tube. Yes, diode breakdown voltage, 2 each
Sufficient consideration must be given to the capacitance between the next windings, etc.

この多層巻フライバツクトランス特有の問題は本発明に
より解消されるものであり、この点につき以下に詳述す
る。前記第2,3図では、多層巻フライバツクの基本的
昇圧動作を説明する為に、多層巻フライバツクトランス
で2次側巻線間に生じる各層間の容量を便宜上無視した
が、第4図は多層巻フライバツクトランスでは同調形フ
ライバツクトランスと異なV)2次側の各巻線の巻回層
を近接配置し低次の奇数次高調波との同調を抑止するこ
とにより生じる各巻回層間の容量を考慮したもので第2
図と同一部分Vcは同一符号を付してある。
This problem peculiar to multilayer winding flyback transformers is solved by the present invention, and this point will be explained in detail below. In FIGS. 2 and 3, in order to explain the basic step-up operation of a multilayer flyback transformer, the interlayer capacitance that occurs between the secondary windings in a multilayer flyback transformer is ignored for convenience, but in FIG. A multi-layer winding flyback transformer differs from a tuned flyback transformer in that V) the capacitance between each winding layer is created by arranging the winding layers of each winding on the secondary side close to each other to suppress tuning with lower-order odd harmonics. The second method takes into account
Portions Vc that are the same as those in the figure are given the same reference numerals.

第4図を説明するに、同図中Lpは1次巻線で、2次巻
線の巻回層L1 〜L4の間VCはダイオードDl,O
2,D3が介在接続され、巻回層L4の巻き終Dにはダ
イオードD4が桜続されており、このダイオードV4と
ダイオードD4のカソード側とアース間の容量C(テレ
ビジヨン受像機の場合、通常1000PF程度)によシ
整流され所定の直流高電圧を得る。
To explain FIG. 4, Lp in the figure is the primary winding, and VC between the winding layers L1 to L4 of the secondary winding is the diode Dl, O.
A diode D4 is connected to the winding end D of the winding layer L4, and the capacitance C between this diode V4 and the cathode side of the diode D4 and the ground (in the case of a television receiver, (usually about 1000 PF) to obtain a predetermined high DC voltage.

また同図中、CKi,CAiは各々ダイオードDiのカ
ソードとアース間の容量、アノードとアース間の容量を
示す(i=1,2,3,4)。更に、C,j,Cijは
各々巻回層の巻始め部分間の層間容量及ひ巻回層の巻き
終v間の層間容量を示す( i=1,2,3,j=i+
l )。第4図において、1次巻線坏 に供給されたパ
ルスに呼応して、巻回層L1 の巻き終シにV1−)の
パルスが得られるとすると、ダイオードD,のカソード
側にはユの直流電圧が発生Aし、巻回層L2,L3,L
4の巻終シには巻回層L1 の巻終υと同様略:のパル
スを得る。
In the same figure, CKi and CAi represent the capacitance between the cathode and the ground of the diode Di, and the capacitance between the anode and the ground, respectively (i=1, 2, 3, 4). Furthermore, C, j, and Cij represent the interlayer capacitance between the winding start portion of the winding layer and the interlayer capacitance between the winding end v of the winding layer, respectively (i=1, 2, 3, j=i+
l). In FIG. 4, if a pulse of V1-) is obtained at the end of the winding layer L1 in response to the pulse supplied to the primary winding layer L1, then the cathode side of the diode D is A DC voltage is generated A, and the winding layers L2, L3, L
At the end of winding 4, a pulse of approximately: is obtained as in the end of winding υ of the winding layer L1.

そして、ダイオードD2,i)3の力ノードの各々には
、の直流レベルの電圧を第2図で説明したのちと同様の
原理で発生し、ダイオードD3のカソードに発生した直
流電圧−EHには、巻回A層L4で得られる二1のパル
スが重畳されこの直A流電圧÷EHに干のパルスが重畳
されたパルス(ダイオードD4のアノード電圧)はダイ
オードD4のカソードとアース間の容量C等によつて整
流されて出力としてEHの直流高電圧を発生する。
Then, at each of the power nodes of diodes D2 and i)3, a DC level voltage of is generated by the same principle as explained in FIG. 2, and at the DC voltage -EH generated at the cathode of diode D3, , the 21 pulses obtained in the winding A layer L4 are superimposed, and the pulse (anode voltage of diode D4) obtained by superimposing the DC voltage ÷ EH is the capacitance C between the cathode of diode D4 and the ground. etc., and generates a high DC voltage of EH as an output.

また、前記のように多層巻フライバツクトランスでは(
同調形フライバツクトランスの場合に比べ)各巻回層間
に比較的欠きい旭の容量値である層間容量C’..,C
..があるため基本波に対する低次のIJIJ奇数次高
調波には同調せず、この為通常時はレギユーシヨンの優
れた直流高電圧を得ることができる。
In addition, as mentioned above, in a multilayer winding flyback transformer (
(Compared to the case of a tuned flyback transformer), the interlayer capacitance C', which is the comparatively small Asahi capacitance value between each winding layer. .. ,C
.. .. Therefore, it is not tuned to low-order IJIJ odd harmonics with respect to the fundamental wave, and therefore a DC high voltage with excellent regulation can be obtained under normal conditions.

尚、通常動作時、容量CAIの両端間の電圧は、水平周
期の二Lのパルス(直流レベルは略零)が印加されるの
で略零である。併し乍ら、多層巻フライバツクトランス
では層間容量が入きいことも原因で、例えはテレビジヨ
ン受像機で管内放屯が起つた場合(図中ではスイツチ1
0が閉じられた場合に相当する。
Note that during normal operation, the voltage across the capacitor CAI is approximately zero because a 2L pulse with a horizontal period (the DC level is approximately zero) is applied. However, in a multilayer flyback transformer, the interlayer capacitance is small.
This corresponds to the case where 0 is closed.

)には、ダイオードに過度の逆方向電圧が印加されフラ
イバツクトランスが破損する場合があわ、各層間容量や
各ダイオードの耐圧の設定が人きな問題となる。そこで
受像管の管内放電(スイツチ10が閉じた場合)につい
てダイオードに印加される電圧を検討する必要がある訳
であるが、ダイオードのカソード側には各巻回層で発生
したパルスを整流QA−CAVAQO−CcVO QF)−COVE ゜゛゜゛゜゜(1ノ ・・・・・・(3) ・・・・・・(4) 前記1式から11式を整理すると を得、いま解析の便宜上、VA=VB−VO=VlEH
(一 ),CA=CR−CC=C1を仮定すると前記
12式は、次式13式に書き変えられる。
), an excessive reverse voltage may be applied to the diode and the flyback transformer may be damaged, making it difficult to set the interlayer capacitance and withstand voltage of each diode. Therefore, it is necessary to consider the voltage applied to the diode regarding the internal discharge of the picture tube (when the switch 10 is closed). -CCVO QF) -Cove ゜ ゜ ゜ ゜ ゜ ゜ ゜ (1 No ... (3) ... (4) =VlEH
(1), and assuming that CA=CR-CC=C1, the above equation 12 can be rewritten as the following equation 13.

( −ノ〜そして、 上式13式よリ、 VA′について解けは、 じ。(-ノ~ And, From the above formula 13, To solve for VA′, character.

しFLH−α・・・・・・(自)を得る。 Then, FLH-α...(self) is obtained.

同様にしてVC/,VT)/についても求まク、ダイオ
ードD3のアノード電圧D3A(=VA′)はD3A=
LH−7α・・・・・・(自)ダイオードD2のアノー
ド電圧D2AEHはD2A−VO′+VO′一ー一β・
・・・・・16)、同様にしてAダイオードD1のアノ
ード電圧DlA(1iD1A=VO′=?しδ・・・・
・・(J7)C与えられる。
Similarly, find VC/, VT)/, and the anode voltage D3A (=VA') of diode D3 is D3A=
LH-7α... (self) The anode voltage D2AEH of diode D2 is D2A-VO'+VO'1-1β.
...16), similarly, the anode voltage DlA of the A diode D1 (1iD1A=VO'=?Sδ...
...(J7)C is given.

ところで前記ダイオードDl,D2,D3のカソード側
には夫々前述の通り、カソード側の容量即ち、ダイオー
ドD,に印加される逆方向電圧Dri(1−1,2,3
)は次式18,19,20式で示される。ダイオードD
lVC印加される逆方向電圧ダイオードD2 に印加される逆方向電圧 ダイオードD3に印加される逆方向電圧 上記18,19,20式中で、α,β,δは夫夫層間容
量C.の3次の分数関数で現わされるが、第6図は横軸
に層間容量C1をと板縦軸にダイオードに印加される逆
方向電圧とした場合の関係を示すもので、第6図から判
るように層間容量を人きくするにつれダイオードに印加
される逆方向の電圧は大となリ、また負荷側短絡時には
出力ダイオードD4に近接する夕゛イォードD3に最人
の耐方向電圧が印加される。
By the way, as described above, the reverse voltage Dri(1-1, 2, 3) applied to the cathode side of the diodes Dl, D2, and D3 is applied to the capacitance on the cathode side, that is, the diode D.
) is shown by the following equations 18, 19, and 20. Diode D
Reverse voltage applied to diode D2 Reverse voltage applied to diode D3 In equations 18, 19, and 20 above, α, β, and δ are interlayer capacitances C. Figure 6 shows the relationship when the horizontal axis is the interlayer capacitance C1 and the vertical axis is the reverse voltage applied to the diode. As can be seen from the figure, as the interlayer capacitance increases, the reverse voltage applied to the diode increases, and when the load side is short-circuited, the maximum withstand voltage is applied to the diode D3, which is close to the output diode D4. be done.

これらのことからして、ダイオードで2次巻線を分割し
た多層巻フライバツクトランスにあ・いては層間容量に
起因してダイオードが破損されるという現象を内在する
が、ダイオードが負荷側短絡等の可酷な条件のもとにお
いても徽損することなく、フライバツクトランスの機能
を維持するには各巻回層の巻終り部での各層間容量を小
さくするか、第6図に示される特性から判る様にダイオ
ードD3,D2,D,の逆耐を順に人きなものを使用す
ればよいことが判る。
Considering these facts, multilayer winding flyback transformers in which the secondary winding is divided by diodes have a phenomenon in which the diodes are damaged due to interlayer capacitance, but if the diodes are damaged due to short circuits on the load side, etc. In order to maintain the function of the flyback transformer without any loss even under the harsh conditions of As can be seen, it is sufficient to use diodes D3, D2, and D, which have different reverse resistances in this order.

本発明は以上の解析結果を利用したものであり、第7図
は、線間容量を小さくし、ダイオードに印加される逆方
向の電圧を軽減せしめる具体例で、巻回層の巻き終D部
分を不揃いとすることに特徴を有する。
The present invention utilizes the above analysis results, and FIG. 7 shows a specific example of reducing the line capacitance and reducing the reverse voltage applied to the diode. It is characterized by being irregular.

即ち、第7図では、巻回層坏とこれに隣接する巻回層L
nI−1のダイオードのアノード側に接続され、巻き終
り部分を不揃いとし巻回層のボビン方向の長さを異なら
せることにより巻回層L とNL+1間の層間容量を小
さくし各ダイオードにn印加される逆方向の電圧を抑え
、ダイオードの破損を防ぎフライバツクトランスの機能
を維持するものである。
That is, in FIG. 7, the winding layer L and the winding layer L adjacent thereto
It is connected to the anode side of the diode nI-1, and by making the winding ends uneven and varying the lengths of the winding layers in the bobbin direction, the interlayer capacitance between the winding layers L and NL+1 is reduced, and n is applied to each diode. This suppresses the reverse voltage generated by the transformer, prevents damage to the diode, and maintains the function of the flyback transformer.

また、ダイオードD3とD4のカソードリード線間に実
効的容量を大きくし負荷側短絡時等にダイオードD3の
カソード側の電荷を放電しやすく破損の対象となるダイ
オードD3のカソード側の電位を下げダイオードD3を
保護するには、例えば第8図に示すように2次巻線L1
〜L4の最外巻回層L4の外側に位置しダイオードD
1 〜D4のリード線を固着しダイオードを同一方向極
性方向で配置するためのリード線保持体11に溝12,
12を設けこの溝12,12とダイオードD3〜D4の
カソード側のリード線間に夫々金5属板13を配置して
もよい。
In addition, the effective capacitance between the cathode lead wires of diodes D3 and D4 is increased, and the potential on the cathode side of diode D3, which is easily damaged, is lowered by increasing the effective capacitance between the cathode lead wires of diode D3 and the cathode side of diode D3, which is easily damaged in the event of a short circuit on the load side. To protect D3, for example, as shown in FIG.
A diode D located outside the outermost winding layer L4 of ~L4
Grooves 12,
12, and metal plates 13 may be arranged between the grooves 12, 12 and the lead wires on the cathode side of the diodes D3 to D4, respectively.

つま9、第8図の実施例によれば、巻回層L4の巻き始
め部に接続され進常動作時−EHの直流電位であるダイ
オードD3のカソード側とダイオードl)4のカソード
側には前記金属板によりダイオードD3のカソード側に
帯電された電荷を放電するに供する実効的なコンデンサ
が形成され、負荷短絡時等にダイオードD3のカソード
側の電位を降下してダイオードD3に印加される逆方向
の電圧を下げフライバツクトランスを保護する。
9. According to the embodiment shown in FIG. 8, the cathode side of the diode D3, which is connected to the winding start of the winding layer L4 and has a DC potential of -EH during normal operation, and the cathode side of the diode L4 are connected to the winding start part of the winding layer L4. The metal plate forms an effective capacitor for discharging the electric charge accumulated on the cathode side of the diode D3, and when the load is short-circuited, the potential on the cathode side of the diode D3 is lowered and the reverse voltage is applied to the diode D3. Protect the flyback transformer by lowering the voltage in the direction.

このダイオードD3,D4のカソード側間に負荷短絡時
に放電路をなす実効的な容量を形成して、ダイオードD
3を保護する手段は第8図に図示の実施例に限定される
ものではなく、ダイオードD3,D4のカソード側間に
実効的に容量を形成する手段であればよい。周、巻回層
の巻き終りを不揃いとするのは隣接する巻回層に限定さ
れるものCはなく、実効的に層間容量を小さくするもの
であればよい。
An effective capacitance is formed between the cathodes of the diodes D3 and D4 to form a discharge path when the load is short-circuited, and the diode D
The means for protecting D3 is not limited to the embodiment shown in FIG. 8, but may be any means that effectively forms a capacitance between the cathodes of diodes D3 and D4. The reason why the winding ends of the winding layers are uneven is not limited to the adjacent winding layers, and may be any shape that effectively reduces the interlayer capacitance.

これにより、第6図にも示したようにダイオード中で最
つとも高い逆方向の電圧が印加される最外巻回層の巻き
姑めにカソードが接続されたダイオードの破損を抑止し
てフライバツクトランスの機能を維持することができる
。また、前記解析結果を利用ぅ一る本発明では、巷回層
を分割するダイオード中で最外巻回層の巻き始めにカソ
ードが接続されたダイオードの逆方向の耐圧電圧を最人
に選定することによつてもフライバツクトランスの損傷
は防止し得る。
As shown in Figure 6, this prevents damage to the diode whose cathode is connected to the bottom of the outermost winding layer, where the highest voltage in the reverse direction is applied among the diodes, and prevents the diode from frying. The function of the back transformer can be maintained. In addition, in the present invention, which utilizes the above analysis results, the reverse withstand voltage of the diode whose cathode is connected to the beginning of winding of the outermost winding layer is selected to be the highest among the diodes that divide the circuit layer. In this way, damage to the flyback transformer can be prevented.

向、上述の記述では、便宜上ダイオードDnのアノード
側に着目したが、前記の解析結果によジ、逆方向電圧が
最つとも入きい値で印加されるのは、最外巻回層の巻き
始めにカソードが接続されたダイオードD3であること
が知られている。
In the above description, we focused on the anode side of the diode Dn for convenience, but the above analysis results show that it is the outermost winding layer where the reverse voltage is most applied at the threshold value. It is known that the diode D3 has its cathode connected at the beginning.

このことによジ、前記ダイオードD4のカソードとダイ
オードl)3のカソード間に容量Csを接続して負荷側
短絡時に前記ダイオードD3のカソード側の容量に帯電
している電荷の放竜路を形成することによりダイオード
D3のカソード電位の降下を促し、ダイオードD3の破
損を防ぐことがフライバツクを保護することに有効であ
る。以上の記載から明らかなように本発明によれば、複
数のダイオードQ(より分割された巻線を、多層に巻回
した所謂多層巻フライバツクトランスVC訃いて、ダイ
オードに印加される逆方向電圧を予め設定し得、ダイオ
ードの破損を抑止し得、信頼性の高い多層巻フライバツ
クトランスを提供レ得る等の効果を奏する。
As a result, a capacitor Cs is connected between the cathode of the diode D4 and the cathode of the diode 1)3 to form a discharge path for the electric charge charged in the capacitor on the cathode side of the diode D3 when the load side is short-circuited. This is effective in protecting flyback by promoting a drop in the cathode potential of diode D3 and preventing damage to diode D3. As is clear from the above description, according to the present invention, a plurality of diodes Q (a so-called multilayer flyback transformer VC in which the windings divided into parts are wound in multiple layers) is used to control the reverse voltage applied to the diodes. can be set in advance, damage to the diode can be suppressed, and a highly reliable multilayer winding flyback transformer can be provided.

更に付言するに、解析の便宜上各層間Cij(1=1,
2,3・・・Nj−1+1)は夫々等しいと仮定したが
、本発明はこの仮定に拘束されるものではなく、巻回層
の数、ダイオード数は実施例に限定されるものではない
Furthermore, for convenience of analysis, each layer Cij (1=1,
2, 3...Nj-1+1) were assumed to be equal, but the present invention is not restricted to this assumption, and the number of winding layers and the number of diodes are not limited to the examples.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の多層巻フライバンクトランスを示す概略
斜視図、第2図は本発明に係る多層巻フライバツクトラ
ンスを説明するための回路図、第3図はダイオードの両
電極とアース間に分布する容量を説明する回路図、第4
図及ひ第5図は本発明に係る多層巻フライバツクトラン
スの動作を説明するための回路図、第6図は本発明に係
る多層巻フライバツクトランスに}いてダイオードに印
加される逆方向の電圧と分布容量との関係を示す特肚図
、第7図及ひ第8図は本発明の具体的な一実施例を示し
巻回層の断面を示す断面図である。 1,2,3,4・・・・・・ボビン、Ll,L2,L3
,L4・・・・・・2次側巻線、Dl,D2,D3,D
4・・・ダイオート、CKlダイオニトD1 (1−1
,2,3,4)のカソードとアース間の容量、CAi・
・・・・・ダイオードD.(1−1,2,3,4)のア
ノードとアース間の容量、C′Ij(1=1,2,3,
j=i+1)・・・・・・2次巻線L1のダイオードD
1(1−1,2,3,4)のカソードが接続される側の
層間容量、C..(1−1,2,3,j=i+1J1)
・・・・・・2次巻線L1のダイオード(1=1,2,
3,4)のアノードが接続されQ側の層間容量、C ・
・・・・外部接続する実効的な容量、11・・・・・・
リSード線保持体、12・・・・・・溝、13・・・・
・・金属板。
Fig. 1 is a schematic perspective view showing a conventional multi-layer winding flyback transformer, Fig. 2 is a circuit diagram for explaining the multi-layer winding flyback transformer according to the present invention, and Fig. 3 shows the connection between both electrodes of the diode and the ground. Circuit diagram explaining distributed capacitance, 4th
5 and 5 are circuit diagrams for explaining the operation of the multilayer winding flyback transformer according to the present invention, and FIG. 6 is a circuit diagram for explaining the operation of the multilayer winding flyback transformer according to the present invention. 7 and 8 are sectional views showing a specific embodiment of the present invention and showing a cross section of a wound layer. 1, 2, 3, 4... Bobbin, Ll, L2, L3
, L4... Secondary winding, Dl, D2, D3, D
4...Dionite, CKlDionite D1 (1-1
, 2, 3, 4), the capacitance between the cathode and ground, CAi・
...Diode D. (1-1,2,3,4) capacitance between the anode and ground, C'Ij (1=1,2,3,
j=i+1)...Diode D of secondary winding L1
1 (1-1, 2, 3, 4) interlayer capacitance on the side to which the cathode is connected, C. .. (1-1,2,3,j=i+1J1)
・・・・・・Diode of secondary winding L1 (1=1, 2,
The interlayer capacitance on the Q side where the anodes of 3 and 4) are connected, C ・
・・・・Effective capacity for external connection, 11・・・・・・
Lead wire holder, 12... Groove, 13...
...Metal plate.

Claims (1)

【特許請求の範囲】 1 複数のダイオードにより高圧巻線を複数の巻線に分
割し、これらの巻線を多層に巻回して高電圧を得る多層
巻フライバックトランスにおいて、印加される逆方向電
圧が最大であるダイオード側に帯電する電荷を負荷短絡
時に積極的に基準電位側に放電させる放電路を設け、こ
の放電路を通して帯電電荷を放電させることで前記ダイ
オードに印加される逆方向電圧を低減したことを特徴と
する多層巻フライバックトランス。 2 前記放電路を、印加される逆方向電圧が最大である
ダイオードのカソードと前記複数のダイオード中の高電
圧出力ダイオードのカソード間に接続したコンデンサよ
り形成することを特徴とする特許請求の範囲第1項記載
の多層巻フライバックトランス。 3 前記放電路として、印加される逆方向電圧が最大で
あるダイオードのカソード側のリード線に設けた金属板
と、前記複数のダイオード中の高電圧出力ダイオードの
カソード側のリード線に設けた金属板とで形成される容
量を用いる特許請求の範囲第1項記載の多層巻フライバ
ックトランス。
[Claims] 1. A reverse voltage applied in a multilayer flyback transformer in which a high voltage winding is divided into a plurality of windings by a plurality of diodes and these windings are wound in multiple layers to obtain a high voltage. A discharge path is provided to actively discharge the charge accumulated on the diode side, where the voltage is maximum, to the reference potential side when the load is short-circuited, and by discharging the charge through this discharge path, the reverse voltage applied to the diode is reduced. A multi-layer winding flyback transformer characterized by: 2. The discharge path is formed by a capacitor connected between the cathode of a diode to which the maximum reverse voltage is applied and the cathode of a high voltage output diode among the plurality of diodes. The multilayer winding flyback transformer according to item 1. 3 As the discharge path, a metal plate provided on the lead wire on the cathode side of the diode to which the applied reverse voltage is maximum, and a metal plate provided on the lead wire on the cathode side of the high voltage output diode among the plurality of diodes. The multilayer flyback transformer according to claim 1, which uses a capacitor formed by a plate.
JP53032321A 1978-03-23 1978-03-23 Multilayer flyback transformer Expired JPS5943910B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP53032321A JPS5943910B2 (en) 1978-03-23 1978-03-23 Multilayer flyback transformer
US06/021,548 US4266269A (en) 1978-03-23 1979-03-15 Fly-back transformer
GB8135750A GB2100524B (en) 1978-03-23 1979-03-16 Fly-bakc transformer
GB8135751A GB2100525B (en) 1978-03-23 1979-03-16 Gly-back transformer
GB7909394A GB2018038B (en) 1978-03-23 1979-03-16 Fly-back transformer
DE2911152A DE2911152C2 (en) 1978-03-23 1979-03-21 Line deflection transformer with a circuit which supplies a high voltage for cathode ray tubes, in particular for television picture tubes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53032321A JPS5943910B2 (en) 1978-03-23 1978-03-23 Multilayer flyback transformer

Publications (2)

Publication Number Publication Date
JPS54125440A JPS54125440A (en) 1979-09-28
JPS5943910B2 true JPS5943910B2 (en) 1984-10-25

Family

ID=12355664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53032321A Expired JPS5943910B2 (en) 1978-03-23 1978-03-23 Multilayer flyback transformer

Country Status (1)

Country Link
JP (1) JPS5943910B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166912U (en) * 1988-05-17 1989-11-22

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59209034A (en) * 1983-05-12 1984-11-27 Tdk Corp High voltage coil

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166912U (en) * 1988-05-17 1989-11-22

Also Published As

Publication number Publication date
JPS54125440A (en) 1979-09-28

Similar Documents

Publication Publication Date Title
EP0404191B1 (en) Switching power supply device
US4266269A (en) Fly-back transformer
US20220102057A1 (en) Planar transformer, power conversion circuit, and adapter
US3828239A (en) High dc voltage generating circuit
US3813574A (en) High voltage transformer device in a horizontal deflection circuit
JPS5943910B2 (en) Multilayer flyback transformer
EP0084912B1 (en) High-voltage supply for an x-ray generator
EP0116996B1 (en) High voltage power supply
JPS5927180B2 (en) Multilayer winding flyback transformer
JPS6135788B2 (en)
JPS5949791B2 (en) Multilayer flyback transformer
US5742470A (en) Circuit arrangement including an EHT cascade circuit
JPH0415664B2 (en)
JP3116586B2 (en) Flyback transformer
US6075327A (en) Power supply apparatus for a discharge lamp, especially for a motor vehicle headlight
JPH0639442Y2 (en) Flyback transformer
JPH0340926B2 (en)
JP2814014B2 (en) X-ray power supply
JPS62239867A (en) Laminated winding flyback transformer
JPH10106855A (en) Low parasitic capacitance transformer
JPH01300767A (en) High voltage generating circuit
KR850001075B1 (en) Fly back transformers
KR0113739Y1 (en) A structure of hi-voltage condenser for controlling ripple of hi-volt generator
JPH0697850B2 (en) Multi-layered flyback transformer
JPS6130355Y2 (en)