JPS5943608A - Power saving circuit - Google Patents

Power saving circuit

Info

Publication number
JPS5943608A
JPS5943608A JP57153888A JP15388882A JPS5943608A JP S5943608 A JPS5943608 A JP S5943608A JP 57153888 A JP57153888 A JP 57153888A JP 15388882 A JP15388882 A JP 15388882A JP S5943608 A JPS5943608 A JP S5943608A
Authority
JP
Japan
Prior art keywords
terminal
current
cut
circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57153888A
Other languages
Japanese (ja)
Inventor
Akira Shibata
晃 柴田
Atsushi Yoshioka
厚 吉岡
Teisho Fujiyama
藤山 禎昭
Keiichi Komatsu
小松 恵一
Isao Wada
功 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57153888A priority Critical patent/JPS5943608A/en
Publication of JPS5943608A publication Critical patent/JPS5943608A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A

Abstract

PURPOSE:To attain power saving, miniaturization of circuit and reduction in the fluctuation of power supply voltage at the same time, by interrupting useless current flowing to an IC and its peripheral circuit without switching the power supply. CONSTITUTION:A transistor (TR)Q7 is conductive and a TRQ8 is cut off at the reproduction mode, since a voltage close to a VCC is applied to a terminal 4. Thus, a current flows to TRs Q11, Q14, Q17 and a potential at an output terminal 6 is 3.0V. Since a current of 1mA flows to the Q17, TRs Q5, Q6 connected to the terminal 6 are operative. The potential at the terminal 4 goes nearly to zero at a mode other than the reproduction mode, the Q7 is cut off, the Q8 is conductive and the base potential of the Q11 goes nearly to zero. Thus, the Q14, Q15 are both cut off, the base potential of the Q15 reaches 5V and the potential at the terminal 6 goes nearly to 5V. No current flows to the Q5, since the Q17 is cut off, and the Q5 is cut off. The base current of the Q6 is cut off into inoperative. Thus, the peripheral circuit as well as the IC5 is interrupted for unnecessary current.

Description

【発明の詳細な説明】 (発明の利用分野] 本発明は家庭用ビデオテープレコーダに代表されるよう
な、記録や再生といった二つ以上のモードを持つ電気回
路に係り、特に低価格、低電力を必要とする装屑に好適
な省電力回路に関する。
[Detailed Description of the Invention] (Field of Application of the Invention) The present invention relates to an electric circuit having two or more modes such as recording and playback, such as a home video tape recorder, and particularly relates to a low-cost, low-power electric circuit. The present invention relates to a power-saving circuit suitable for loading chips that require.

!従来技術1 従来の家庭用ビデオテープレコーダにおいては、第1図
に示すように、たとえば再生時のみ電圧を供給する電源
回路を持ち、この再生専用電源回路と再生信号処理回路
を接続することでむだな電力消費を防いでいた。
! Prior Art 1 As shown in Figure 1, a conventional home video tape recorder has a power supply circuit that supplies voltage only during playback, and by connecting this playback-only power supply circuit to the playback signal processing circuit, waste is eliminated. This prevented significant power consumption.

しかし、第1図の構成では電源スイッチング用にパワー
トランジスタを必要としfl)コストアップ、(2)基
板占有面積の増加、(3)電源電圧のばらつき増加、(
4)消費電力の増加といった欠点を持つ。
However, the configuration shown in Figure 1 requires a power transistor for power switching, resulting in (fl) increased cost, (2) increased board area, (3) increased variation in power supply voltage, (
4) It has the disadvantage of increased power consumption.

以下、第1図を用いて従来の問題点を説明する。第1図
は従来のビデオテープレコーダ用再生回路の要部を示す
回路図である。第1図において、1は直流安定化電源、
2は門生時のみ出力端子3に電圧を供給するスイッチン
グ回路、4は制御端子であシ、再生時にQ2を導通させ
る電圧が印加される。
Hereinafter, the conventional problems will be explained using FIG. FIG. 1 is a circuit diagram showing the main parts of a conventional playback circuit for a video tape recorder. In Fig. 1, 1 is a DC stabilized power supply;
2 is a switching circuit that supplies voltage to the output terminal 3 only during reproduction, and 4 is a control terminal to which a voltage is applied to make Q2 conductive during reproduction.

5はプリアンプ用IC,6はプリアンプ5の出力端子で
ある。トランジスタQ1はパワートランジスタであシ、
導通時の飽和抵抗を十分小さくするにはコレクタ電流の
10〜20%のベース電流を必要とするため、再生モー
ドにおける消費TF力がコ0−20チ増加する。
5 is a preamplifier IC, and 6 is an output terminal of the preamplifier 5. Transistor Q1 is a power transistor,
Since a base current of 10 to 20% of the collector current is required to sufficiently reduce the saturation resistance during conduction, the TF power consumption in the reproduction mode increases by 0 to 20%.

プリアンプIC5には10〜20m、Aの消費電流が流
れ、再生1’AIイコライザQ、、Q4にも5〜10m
Aの電流が流れる。このため、再生時以外にはとれらの
回路を殺して、むだな電力消費を防ぐよう、Ql、Q2
からカるスイッチング回路を設けている。
A consumption current of 10 to 20 mA flows through the preamplifier IC5, and a current consumption of 5 to 10 m flows through the playback 1'AI equalizer Q, Q4.
A current flows. For this reason, Ql and Q2 are designed to kill these circuits except during playback to prevent unnecessary power consumption.
A switching circuit is provided for switching from

パワートランジスタQ1の飽和抵抗はある程度ばらつ)
くので、これが電源電圧のばらつきになるという問題を
持つ。
The saturation resistance of power transistor Q1 varies to some extent)
Therefore, there is a problem in that this causes variations in the power supply voltage.

(発明の目的) 本発明の目的は従来技術の欠点をなくし、電源をスイッ
チングすることなく、むだな電力消費を防ぐ省電力回路
を提供することにある。
(Objective of the Invention) An object of the present invention is to eliminate the drawbacks of the prior art and to provide a power saving circuit that prevents wasteful power consumption without switching the power supply.

、発明の概要: 本発明においては、上記目的を達成するためIC回路と
周辺回路を直流結合し、動作時にはIC回路が周辺回路
のトランジスタにベース電流を供給するように構成し、
このIC回路には例えば記録、再生モードといった少な
くとも2以上のモー・ド制御信号の入力端子を設け、こ
のモード制御信号にしたがって、不要回路に電流が流れ
々いように回路を切替えるとともに、周辺回路のトラン
ジスタにベース電流をイU、給することもやめ、不要な
周辺回路も同時にカット、−1フさせる。
, Summary of the Invention: In order to achieve the above object, the present invention connects an IC circuit and a peripheral circuit with direct current, and configures the IC circuit to supply a base current to a transistor of the peripheral circuit during operation,
This IC circuit is provided with input terminals for at least two or more mode control signals such as recording and playback modes, and according to these mode control signals, the circuits are switched so that current flows to unnecessary circuits, and the peripheral circuits are switched. Stop supplying base current to the transistor, cut unnecessary peripheral circuits at the same time, and reduce the current to -1.

1発明の実施例] 以下、本発明を図面を用いて詳述する。1 Examples of the invention] Hereinafter, the present invention will be explained in detail using the drawings.

第2図は本発明をビデオテープレコーダの再」二回路に
用いた。9名合の一実施例を示す回路図である。第3図
は第2図に用いられるプリアンプ105の要部の一実施
例を示す回路図である。
FIG. 2 shows the use of the present invention in a second circuit of a video tape recorder. FIG. 3 is a circuit diagram showing an embodiment for nine people. FIG. 3 is a circuit diagram showing an embodiment of the main part of the preamplifier 105 used in FIG. 2.

第2図にお−では、プリアンプIC5にモード制御信号
入力端子4を設けたこと、ICの出力端子6と周辺トラ
ンジスタQ5のベースを直流接続していること、Q5.
Q6をI)ArP )ランジスタとしていることが特徴
である。
FIG. 2 shows that the preamplifier IC5 is provided with a mode control signal input terminal 4, that the output terminal 6 of the IC is connected to the base of the peripheral transistor Q5, and that Q5.
The feature is that Q6 is an I)ArP) transistor.

以下、第2図、第3図について説明する。再生モードに
おいては端子4にVcc近込電、圧が印加されるのでQ
7は導通し、Q8はカットオフする。
Below, FIGS. 2 and 3 will be explained. In regeneration mode, Vcc near voltage and voltage are applied to terminal 4, so Q
7 conducts and Q8 cuts off.

し7たがってQ、Q、Q  には′電流が流れ、出11
      L4    17 カ端子6の1も、位はa OJ’″となる。”17には
1mAの電流が流れるので、端子6に接続されたQ5.
Q6は動作状態となる。
7 Therefore, current flows through Q, Q, and Q, and output 11
L4 17 1 of terminal 6 also has a position of a OJ'''. Since a current of 1 mA flows through 17, Q5 connected to terminal 6.
Q6 becomes operational.

再生モード以外では端子4の電位はIkは苓VとなりQ
7がカットオフし、Q8が轡通し、Q、1のベース電位
がほぼ零Vとなる。このため、Q14Q ともカットオ
フし、Q15のベース電位は57 f′″ <Vcc’)  となり、端子6の電位ばほぼ
5Vとなる。Q5はQ17がカントオフしているため、
全くベース電流が流れず、カットオフとなる。Q6のベ
ース電流もカントオフし、Q6もカットオフする0 以上のように、第2図、第3図の構成とすることで、I
C内だけでなく周辺回路まで不要電流を遮断することが
できる。
In other than playback mode, the potential of terminal 4 is Ik, which is V, and Q.
7 is cut off, Q8 is passed through, and the base potential of Q and 1 becomes almost zero V. Therefore, Q14Q is also cut off, the base potential of Q15 becomes 57 f'''<Vcc'), and the potential of terminal 6 becomes approximately 5V. Q5 has Q17 canted off, so
No base current flows, resulting in a cutoff. The base current of Q6 is also canted off, and Q6 is also cut off.
Unnecessary current can be cut off not only in C but also in peripheral circuits.

第4図は本発明をビデオテープレコーダの屑後調回路に
用いた場合の一実施例の太部を示す回路図である。第4
図において、フはFAI復調回路を含むIC,8はIC
のモード制御用端子であシ、再生時にはQl8をオンさ
せ、再生局以外にはQ113をオフさせる制御信号が印
加される。
FIG. 4 is a circuit diagram showing a bold part of an embodiment in which the present invention is applied to a post-gradation circuit of a video tape recorder. Fourth
In the figure, F is an IC that includes an FAI demodulation circuit, and 8 is an IC.
A control signal is applied to the mode control terminal for turning on Q18 during playback and turning off Q113 for stations other than the playback station.

9はFM後141されたビデオ信号の出力端子、10は
直流電流の入力端子であシ、復調ビデオ信号のレベルが
温度により変化しなりよう構成して因る。
Reference numeral 9 designates an output terminal for a video signal subjected to FM processing, and reference numeral 10 designates a DC current input terminal, which is constructed so that the level of the demodulated video signal varies with temperature.

再生時には端子8に約5Vの電圧が印加゛され、Ql8
がオンし、Q、9がオフする。このためQ20には約1
00μAの電流が流れ、Q21に―−ボッ1mAの電流
が流れ、Q   Q、Q、Q  はスイッ22’   
 2!S      24     25チング状態と
なる。このため端子9の電位にj、約4V付近となり、
Q26も動作状態となる。
During playback, a voltage of approximately 5V is applied to terminal 8, and Ql8
is turned on, and Q and 9 are turned off. Therefore, in Q20, approximately 1
A current of 00 μA flows through Q21, a current of 1 mA flows through Q21, and Q Q, Q, Q switch 22'.
2! S 24 25 becomes a tinging state. Therefore, the potential of terminal 9 becomes j, around 4V,
Q26 also becomes operational.

一方、再生モード以外では端子8の電位はほぼ%llと
なシQ18がオフし7、Ql、がオンする。・この7E
めQ  、Q  ともオフl〜、結局Q22’ Q28
20    21 Q  、Q  も全てオフとなり、Q26にはベース2
4    25 電流が全く供給されなくなる。したがってQ26もカッ
トオフし、無駄な電流はほとんど流れtくなる。第4図
のポイントは端子9とQ26のベースf:直結にしてい
ることと、Q26にPNI) )うンジλりを用いてい
ることである。
On the other hand, in a mode other than the reproduction mode, the potential of the terminal 8 is approximately %ll, Q18 is turned off, and Q17 and Ql are turned on.・This 7E
Both Q and Q are off, so in the end Q22' Q28
20 21 Q and Q are all off, and base 2 is on Q26.
4 25 No current is supplied. Therefore, Q26 is also cut off, and most of the unnecessary current flows. The key points of Fig. 4 are that the base f of terminal 9 and Q26 is directly connected, and that a PNI)) amplicon is used for Q26.

第5図1・ま本発明をビデオテープレコーダの再生回路
に用いた場合の別の一実施例の敷部を示す回路図である
FIG. 5 1 is a circuit diagram showing the bottom of another embodiment in which the present invention is used in a reproducing circuit of a video tape recorder.

第5図において、コ、:uJプリアンプICであし、第
3図の5にトランジスタQ27を加えたことが特徴であ
る。第5図のコ、1においては、再生時、Q 7がオン
しQ27 * QBがオフするので第3図の5と全(i
i]」じ動作となる。P)生時以外においては、Q7が
オンし、Q27 t QBがオンする。このため、Q1
5のベース電位I′iはぼニア′”となり、Q3へのベ
ース電流供給がなくなシ、Q3 * Q4ともカットオ
ンとなる。
In FIG. 5, it is a uJ preamplifier IC, and is characterized by adding a transistor Q27 to 5 in FIG. In case 1 of Fig. 5, during playback, Q7 is on and Q27 * QB is off, so 5 and all (i
i]" The same operation will occur. P) At times other than birth, Q7 is on and Q27 t QB is on. For this reason, Q1
The base potential I'i of the transistor 5 becomes near ''', the base current is no longer supplied to Q3, and both Q3*Q4 are cut-on.

第5図のポイントは、不安モード時にIC内の定電流回
路をカットオフするたけでなく、Q27をオンさ−U出
力電飴を丁(ザてbることである。
The point of FIG. 5 is not only to cut off the constant current circuit in the IC in the unstable mode, but also to turn on Q27 and turn on the output voltage.

このようにすることで周辺トランジスタにNPNK用す
ても無駄電流を防ぐことができる。
By doing so, it is possible to prevent wasteful current even when using NPNK in peripheral transistors.

第6図は本発明をビデオテープレコーダのFAi後調同
調回路いた場合の別の一実施例の要部を示す回路図であ
る。
FIG. 6 is a circuit diagram showing a main part of another embodiment in which the present invention is applied to an FAi post-tuning circuit for a video tape recorder.

第6図におけるFM復調用IC12ハg 4 図(1)
 IC゛7にQ2p*  Q5(3を加えた構成として
いる。再生時においては、Q29に流れる市1流と同じ
電流がQ50のコレクタに流れ、Q26のベース電位は
約1Vとなり、Q26は正常動作となる。
FM demodulation IC12 in Figure 6 Figure (1)
It has a configuration in which Q2p*Q5 (3) is added to IC'7. During playback, the same current as the first current flowing through Q29 flows to the collector of Q50, the base potential of Q26 becomes approximately 1V, and Q26 operates normally. becomes.

再生時以外では、第4図と同様VcQ22 e Q25
Q24. Q25は全てカットオンとなハQ29に電流
は流れず、Q5oもカントオフし、Q26のベース電位
は零VとなりQ26もカントオフする。
Except during playback, VcQ22 e Q25 as in Figure 4.
Q24. Q25 is all cut on, no current flows through Q29, Q5o is also canted off, the base potential of Q26 is zero V, and Q26 is also canted off.

第6図のポイントViIC12内にPNP l−ランジ
スタを設けることで、外信はトランジスタをNPh’と
しても無駄電流を防止できる点である。
The point in FIG. 6 is that by providing a PNP l-transistor in the ViIC 12, waste current can be prevented even if the external transistor is NPh'.

第7図は不発T3Aをビデオテープレコーダの記録回路
に用しへた場合の一実施例の要部を示す回路図である。
FIG. 7 is a circuit diagram showing a main part of an embodiment in which the unexploded T3A is used in a recording circuit of a video tape recorder.

第7図におりて、12は記録用IC5,13はIC゛の
制御電圧印加端子であり、記録時にはQ29がオンし、
Q3(It  Q3jがオフするような電圧が印加され
る。14はスケルチ電圧印加端子であり、ユーザーがレ
コード釦を押してから正。
In FIG. 7, 12 is a recording IC5, 13 is a control voltage application terminal of IC', and Q29 is turned on during recording.
Q3 (It A voltage is applied that turns off Q3j. 14 is the squelch voltage application terminal, which becomes positive after the user presses the record button.

常な記録が開始するまでの1−3秒rlJj SQ37
をオンさぜる電圧が印加される。15は周波数変調され
たビデオ信号が印加される端子、16は信号の出力端子
−117は低域変換されたクロマ信号や周波数変調され
た音用信号や、パイロット信号などが印加される端子で
ある。
1-3 seconds until regular recording starts rlJj SQ37
A voltage is applied that turns it on. 15 is a terminal to which a frequency-modulated video signal is applied, 16 is a signal output terminal, and 117 is a terminal to which a low-frequency converted chroma signal, a frequency-modulated sound signal, a pilot signal, etc. are applied. .

先ずストップモードから記録モードへの移行時の虫11
作を説明する。ストップモードにおりでは、端子ユヘ1
4ともほぼ零電位であり、Q29゜Q57がオフし、Q
3p+  Q51がオンする。このため% Q+  Q
3q、Q42がカットオフし、IC内消費B ′電力を低減する。身37図ではQ50がオンするため
、Q4.のベース電位は約h bVに下が+へICの出
力端子ユ6の直流電位は115V程度と々る。したがっ
て外信はトランジスタQ49Q46にはほとんど電流は
流れない。
First, bug 11 when transitioning from stop mode to recording mode.
Explain the work. When in stop mode, terminal 1
4 are almost at zero potential, Q29゜Q57 is turned off, and Q
3p+ Q51 turns on. For this reason, %Q+Q
3q and Q42 are cut off to reduce the power consumption B' within the IC. In Figure 37, Q50 is turned on, so Q4. The base potential of the IC is about 115V, and the DC potential of the output terminal 6 of the IC is about 115V. Therefore, for foreign signals, almost no current flows through transistors Q49Q46.

ユーザが記録釦を押すと、端子13の電位は泊ぐ約5V
に上昇する。同時(で端子14の電位も約5Vに上昇す
るが、1−2秒後にjE常な記録状態に達すると元の零
に戻る。したがって、記録釦を押ずと同時にIC内回路
は動作状態となるが、l−′−2秒間はQ57がオンし
ているため、端子16の直流電位が下が9Q  、Q 
 には電流が流れ45    46 ずビデオヘッド19には電流が流れない。1〜2秒後に
はQ57がオンとなるためQ451  Q46には電流
が流れビデオヘッド19によるビデオテープへの書込み
が開始される。
When the user presses the record button, the potential at terminal 13 becomes approximately 5V.
rise to At the same time, the potential of the terminal 14 also rises to about 5V, but returns to the original zero when the normal recording state is reached after 1-2 seconds. Therefore, at the same time, without pressing the record button, the IC internal circuit is in the operating state. However, since Q57 is on for l-'-2 seconds, the DC potential of terminal 16 is lower than 9Q, Q
No current flows through the video head 19, and no current flows through the video head 19. After 1 to 2 seconds, Q57 is turned on, so current flows through Q451 and Q46, and the video head 19 starts writing onto the video tape.

す彦わち、Q45’  Q46に電流が流れるのは端子
ユ3がHすh電圧で端子コ−4がLow電圧の状態だけ
となるoQ45には約25mA% Q46には約5mA
 (D 電流が必要であり、不要モード時にQ45’ 
 Q46をカットオフさせることitaめて重要である
In other words, current flows through Q45' Q46 only when terminal U3 is at H voltage and terminal C4 is at Low voltage.
(D current is required, Q45' in unnecessary mode
It is important to cut off Q46.

次に記録状態において、ポーズ釦を押した場合につbて
述べる。記録ボーズモードにおしては端子13は約51
1.端子λ4にも約5Vの電圧が印加される。このため
記録ポーズ時においてもQ451  Q46をカットオ
フでき、電力低減が図れる。
Next, the case where the pause button is pressed in the recording state will be described. In recording Bose mode, terminal 13 is approximately 51
1. A voltage of about 5V is also applied to the terminal λ4. Therefore, Q451 and Q46 can be cut off even during a recording pause, and power can be reduced.

記録モード以外のモードでは端子]3は零電位となシ、
Q311Q50がオンとなp IC内回路およ、び外付
はトランジスタをカットオフさせる。
In modes other than recording mode, terminal 3 is at zero potential.
When Q311Q50 is turned on, the internal circuit of the pIC and the external transistor are cut off.

Q  、Q  のコレクタをQ4.のコレクタでな50
    37 く、エミッタに接続した理由jiQ41のコレクタに付
く浮遊容量を小さくし帯域幅を広げるためである。
Q, the collector of Q is Q4. collector of 50
37 The reason why it is connected to the emitter is to reduce the stray capacitance attached to the collector of jiQ41 and widen the bandwidth.

ICトランジスタにおいてはコレクタとザブストレート
間の容量が最も大きく、負狗抵抗に接続されるコレクタ
数が多い程合域幅は狭くなる。
In an IC transistor, the capacitance between the collector and substrate is the largest, and the larger the number of collectors connected to the negative resistance, the narrower the range.

第8図?−i第7図に用いるIC3−2の別の実施例の
太部を示す回路図でおる。第8図の特徴はダイオードQ
  、Q  と抵−1′lI′LR1をス邑力1jす乙
とともに46    47 Q50 S  Q37のコレクタをQlのコレクタに接
続している点にある。こtlによりQ3o+Qsyがメ
ンした時、Q4.のベース電位を十分に下げ、端子16
の電位を零電位とするとともに、Q46とR1を設ける
ことで、第7図とP、rJし帯域幅を確保している。す
なわち、記録モート゛においてはダイオードQ46がカ
ットオフしてbるため、Q361 Q57のコレクタ、
サブストレート団容量が影響しない。ダイオードQ46
の浮遊番長が影響しな−ようベース、コレクタ接合を使
っているのも帯域幅からの配慮である。抵抗R1は’h
D t  Q57の洩れ電流によ)ダイオードQ46が
オンするのを防ぐために設けている。
Figure 8? -i This is a circuit diagram showing a bold part of another embodiment of IC3-2 used in FIG. 7. The feature in Figure 8 is the diode Q
, Q and the resistor 1'lI'LR1 are connected to the collector of 46 47 Q50 S Q37 to the collector of Ql. When Q3o+Qsy is completed due to this tl, Q4. sufficiently lower the base potential of terminal 16
By setting the potential to zero and providing Q46 and R1, the bandwidth is secured as shown in FIG. 7 by P and rJ. That is, in the recording mode, diode Q46 is cut off, so the collectors of Q361 and Q57,
Substrate group capacity has no effect. Diode Q46
The use of base and collector junctions so as not to be affected by the floating length is also a consideration from the viewpoint of bandwidth. Resistor R1 is 'h
This is provided to prevent diode Q46 from turning on (due to leakage current of D t Q57).

第9図は第7図に用いるIC12の別の実施例の要部を
示す回路図である。
FIG. 9 is a circuit diagram showing a main part of another embodiment of the IC 12 used in FIG. 7.

第9図ではQ41のベースに入カイへ号を印加し、逆極
性で出力するとともに、Q4oのベースにQ3゜Q57
のコレクタを接続し、不要電流の遮断を行なっている。
In Fig. 9, a signal is applied to the input signal at the base of Q41, outputting it with the opposite polarity, and Q3゜Q57 is applied to the base of Q4o.
collector is connected to cut off unnecessary current.

第9図におじで、入力端子]5をQ40のベースに設け
ることも考えられる。この場合端子15に接続される結
合コンデンサ20の容量が太きいと、QQ  のオン、
オフに伴って生じる過度状301   57 象が問題となる。
As shown in FIG. 9, it is also possible to provide the input terminal 5 at the base of Q40. In this case, if the capacitance of the coupling capacitor 20 connected to the terminal 15 is large, QQ turns on,
The transient state that occurs when the power is turned off becomes a problem.

外付はトランジスタQ45 +  Q46をカットオフ
させる別の方法として、’;’50L  Q57のコレ
クタをQ44のベースに接続も考えられる。
Another way to cut off the external transistors Q45 + Q46 is to connect the collector of ';'50L Q57 to the base of Q44.

[発明の効果] 上述した本発明によれば、電源にスイッチング回路を設
けることなく、ICと周辺回路に流れるむだな電流を遮
断することができるので、コストダウンと省電力、回路
小形化および電U取電圧のばらつき軽減を同時に達成で
きる。
[Effects of the Invention] According to the present invention described above, unnecessary current flowing through the IC and peripheral circuits can be cut off without providing a switching circuit in the power supply, resulting in cost reduction, power saving, circuit miniaturization, and power consumption. At the same time, it is possible to reduce variations in U voltage.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の省電力回路の一例を示す回路図、第2図
は本発明の省電力回路の一実施?’Uを示す回路図、第
3図は第2図に用いるICの一実施例の要部を示す回路
図、第4図、第5図、第6図、第7図は本発明の省′1
1力回路の男1]の一実□施例を示す回路図、第8図、
第9図は第7図に用するICの別の一実施例の要部を示
す回路図である。 5・・・集積回路(IC)  6・・・ICの出力端子
4・・・動作モード制御端子 寸 11月 ■ ′1 1゜ 畳 −11シ■)と11クハ :寸 2 円〕 pへ生絹・)I)βハ     ・り
Figure 1 is a circuit diagram showing an example of a conventional power saving circuit, and Figure 2 is an implementation of the power saving circuit of the present invention. 3 is a circuit diagram showing essential parts of an embodiment of the IC used in FIG. 2, and FIGS. 1
A circuit diagram showing an example of 1 power circuit man 1], Fig. 8,
FIG. 9 is a circuit diagram showing a main part of another embodiment of the IC used in FIG. 7. 5...Integrated circuit (IC) 6...IC output terminal 4...Operation mode control terminal size・)I)βc・ri

Claims (1)

【特許請求の範囲】[Claims] 2つ以上の動作モードを持つ集積回路と該集積回路とベ
ースが直流接続されたトランジスタ回路を具備し、少な
くともある動作モードにおじで、上記集積回路内の少な
くとも一部の定電流回路をカットオフするとともに、上
記集積回路に直流接続されたトランジスタへのベース電
流供給を遮断することを特徴とする省電力回路。
It comprises an integrated circuit having two or more operation modes and a transistor circuit whose base is connected to the integrated circuit with direct current, and at least a part of the constant current circuit in the integrated circuit is cut off in at least one operation mode. A power-saving circuit characterized in that, at the same time, supply of base current to a transistor connected to the integrated circuit with direct current is cut off.
JP57153888A 1982-09-06 1982-09-06 Power saving circuit Pending JPS5943608A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57153888A JPS5943608A (en) 1982-09-06 1982-09-06 Power saving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57153888A JPS5943608A (en) 1982-09-06 1982-09-06 Power saving circuit

Publications (1)

Publication Number Publication Date
JPS5943608A true JPS5943608A (en) 1984-03-10

Family

ID=15572303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57153888A Pending JPS5943608A (en) 1982-09-06 1982-09-06 Power saving circuit

Country Status (1)

Country Link
JP (1) JPS5943608A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280713A (en) * 1985-06-06 1986-12-11 株式会社精工舎 Power source circuit
EP0294880A2 (en) * 1987-06-08 1988-12-14 Philips Electronics Uk Limited Differential amplifier and current sensing circuit including such an amplifier
JPH01121405A (en) * 1987-10-30 1989-05-15 Seibu Electric & Mach Co Ltd Solar system for gate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280713A (en) * 1985-06-06 1986-12-11 株式会社精工舎 Power source circuit
JPH0528057B2 (en) * 1985-06-06 1993-04-23 Seikosha Kk
EP0294880A2 (en) * 1987-06-08 1988-12-14 Philips Electronics Uk Limited Differential amplifier and current sensing circuit including such an amplifier
JPH01121405A (en) * 1987-10-30 1989-05-15 Seibu Electric & Mach Co Ltd Solar system for gate

Similar Documents

Publication Publication Date Title
JPH07212147A (en) Current-voltage conversion circuit
US3959817A (en) Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus
JPS5943608A (en) Power saving circuit
JPH04177604A (en) Read/write amplifier circuit of magnetic disk drive
US4580177A (en) Switching circuit for AC bias signal
US4514668A (en) D.C. Motor driving circuit
KR19980024329U (en) Switching circuit of tape recorder
JPS643225Y2 (en)
JPS6327354Y2 (en)
JPS6120204A (en) Recording/reproducing switching circuit of cassette tape recorder
KR880004217Y1 (en) Sound signal modulating circuit
JPS5872339A (en) Power source switching circuit
KR930001593Y1 (en) Operating control circuit for on-screen indicating
US6185060B1 (en) Changeover circuit in tape recorder
JPH0319048Y2 (en)
JP2690788B2 (en) Semiconductor device
KR900010944Y1 (en) Tape character compensation apparatus of tape recording and play back
KR860000364Y1 (en) Switching circuit for automatic music selecting and editing
JPS63281572A (en) Blanking circuit
JPH071890Y2 (en) Video equipment with AV control signal output terminal
JPS6126966Y2 (en)
KR900010565Y1 (en) Automatic switching circuit of input and output for vtr and video camera
JPS6258169B2 (en)
JPS58151935U (en) tape recorder device
JPH0319049Y2 (en)