JPS5941208B2 - ケイサンキシステムニオケルホゴソウチ - Google Patents

Description

【発明の詳細な説明】 （４）発明の属する技術分野 本発明は一般にデータ処理装置、特に多重プカグラミン
グ及び多重処理計算装置内の共通データベース並にデー
タベースの不正な使用を防止するための使用技術に関す
る。

８従来装置とその問題点 従来の計算装置は通常中央処理ユニツト、ランダムアク
セス主メモリ及び磁気テープ、デイスク２次記憶装置、
カード読取器、パンチヤ、ラインプリンタ、通信端末装
置のような種々の周辺装置を備えている。

所定のデータ処理演算によつて使用された命令及びデー
タはしばしば２次記憶装置（例えばテープリール、デイ
スクパツ久カードデツキ等）に記憶されたフアイルから
得られる。従つて上述したハードウエアのようなフアイ
ルのライブラリイは価値あるシステムリソースである。
所定の計算装置リソースを効率的に使用するため、装置
の負荷をあられすタスクを自動的に計画し、これらのタ
スクを実行するのに必要な装置リソースを割当てるよう
に、装置は構成されていた。かかるジヨブ管理装置は通
常、解釈可能なジヨブ制御語（例えば「０Ｓジヨブ制御
語」アンハイム・パブリツシング会社１９７２参照）で
装置に命令を発する装置オペレータの一般的な制御の下
で動作する。かかるジヨブ管理装置の１つの重要な機能
はタスクが個々の実行のためにロードされた時にそれら
のタスクへ指定されたフアイルを割当てることである。

これにより同一の一般的クラスの種々のフアイルを管理
でき、ジヨブ制御語命令によつて指定される特定のフア
イルがタスクがロードされた時に指示される汎用のプロ
グラムを書くことができる。従つて、例えばソース言語
の給与台帳プログラムは一度に１つの会社に関するフア
イルについて演算し、後に他の会社の給与台帳レコード
を操作しうる。この２つの演算は同じプログラムの２つ
の別個のコピーによつて同時に、又はそのプログラムの
同じコピーによつてある複数の環境下で実行できる。同
様に、異なるプログラムの実行中に単一フアイルを利用
することが望ましく、従つて複数のフアイルは共有リソ
ースと考えられる。できるだけ簡単にフアイルを共有化
することが望ましいが、フアイルを共有する機能は不当
な使用者の故意又は過失によつてこれらのフアイルを破
壊してしまう可能性を増大させる。

多くの使用者によつて共有される計算装置においては各
使用者のフアイルのフライパン一、保護及び保全が確保
されることが本質的に重要である。特に共有機構が、少
くとも使用者が単一プログラミングを享受できるという
同程度の保全性をフアイルに保証することが重要である
。多くのプロセスが異なる使用者のために装置内で同時
に作動する多重プログラム計算装置において、「セグメ
ント化アドレツシング」と称される間接アドレス機構は
、各プロセスに対しアクセス可能なメモリ中のアドレス
スペースを分離するのに役立ち、それによつて上述の問
題を避けうる技術であることが証明された。

かかる装置の一つは「マルテイツクスシステム、その構
造の試験」（ＭＩＴプレス１９７２）に記載されている
。２次記憶装置のセグメントが実行プロセスによつて直
接アドレス可能なマルテイツクスセグメント管理システ
ムとは違つて、多くの従来のフアイル管理システムはフ
アイルとバツフアを処理することによつて２次記憶装置
の情報を処理する。

プログラマはフアイル制御構造を形成するため、（シス
テムオペレータによつて手順がロードされて特別のフア
イルが割当てられた時指示されるジヨブ制御言語によつ
て補充されうる）必要なフアイルの記述を供給する。シ
ステム手順は所要の記録を２次記憶装置から主メモリ内
のバツフア領域にもちこむために使用される。広く使用
されているフアイル管理システムのより詳細な説明とし
ては例えば「データ構造及び管理」（プレンテイス・ホ
ール１９７２）を参照されたい。一般に安全性、即ち他
の使用者のフアイルによる無意識の侵害に注意しなけれ
ばならない。

データベース内のフアイルの作成、アクセス及び更新は
多数の使用者の作用により生ずることを記憶しなければ
ならない。他の使用者によつて作られ又は変更させられ
ている途中のデータを１人の使用者がアクセスする時、
これら使用者間に干渉が生じる。かかる状態を避けなけ
ればならないことは当業者にとつて容易に明らかである
。もしそうしないと、使用者のうちの少くとも一人は動
的に変化している情報の静的なアクセスに基く誤つた情
報を与えられることになる。この問題を避けるために、
普通使用されている技術は特定の使用者によつて使用さ
れているデータベースを他の使用者に対して田ンクアウ
トすること、即ちその特定の使用者が自分の仕事を完了
する迄彼の排他的なアクセスのためにそのデータベース
を予約しておくことである。

このようにして一度に１人の使用者のみがデータベース
を使用し、干渉が避けられる。しかしこの技術は他の使
用者が同時にアクセスすることを防ぐ場合に固有の欠点
、即ち共通データベースの使用者の遅延即ち滞り及びこ
のロツクアウト処理によるデータ処理装置の効率の全体
的損失を有する。巧妙なアクセシング装置は、干渉状態
を作ることなく多数の使用者に対して共通のデータベー
ス内でデータ処理装置が同時にデータをアクセスする機
能を有する時多くの段階があることを認め、それによつ
てもしそのアクセスがともかくも実行されるなら、その
装置の全体効率を著しく増大せしめうる。

ロツクアウトの範囲をデータベースの部分的なサブセツ
トに限定することによつて効率は改善しうる。一人の使
用者によるデータベース内のリソースのアクセスはその
使用者に対して限定されたデータベースの部分のみを予
約するだけで、データベースの残部は他の装置使用者に
よる同時的なアクセスのために残される。それでもなお
、これらの改良は一般に過度に干渉の保全性を考えてい
るのでデータ処理装置の効率を減少させる特性がある。
更にこのタイプの従来の干渉保護機構はその実行を終了
し、プロセスＡが同様にするのを待期できるようにリソ
ースの解放を行なつてしまう危険がある。後述するよう
に多数の使用者がそのアクセスの特性及びシーケンスに
応じて互いに干渉することなく（相互に待期状態になる
こともなく）同一リソースをアクセスすることが可能で
ある。これらの状態において使用者に共通のアクセスを
許すことが望ましい、即ち使用者が不適当なデータを使
用するのに先立つて干渉が検出されるデータベースへの
アクセスを許容する「フリーラード」の方法を採用する
のが好ましい。（Ｏ発明の目的従つて本発明の目的はデ
ータ処理装置内でのデータベースの使用のための改良さ
れた装置を提供するにある。

本発明の他の目的は多重プログラミング及び多重処理計
算装置における多数の使用者間での干渉を防止する改良
された装置を提供する。

本発明の更に他の目的は多重プログラミングデータ処理
装置における共通データベースの使用者の共有機能を最
適にする装置を提供するにある。

更に本発明の他の目的は多重プログラミングかつ多重処
理の計算装置における多数の使用者に対するアクセス要
求にサービスし、これらの間の干渉を防止するため最小
の中央処理オーバーヘツドでよい装置を提供するにある
。（ハ）発明の概要 多重プログラミングかつ多重処理の計算装置において使
用者がデータベースへのアクセスを必要とする時、本発
明の装置は干渉状態の発生を防ぐためチエツク動作を実
行する。

本装置はデータベースの過去のアクセス過程の結果とし
てアクセスプロセスが何れのプロセスに「追従」するか
を決ノ めるため使用表をチエツクする。次いでかかる
「追従」が可能であるか矛盾しているか、即ち干渉の基
本規則によつて定義されるような、干渉であるか否かを
決める。「追従」関係の可能な多重性により反復的なチ
エツク処理が必要とされる。５各反復に対し同じ随従］
が以前に生じたか否かを知るため関係マトリクスのチエ
ツクがなされる。

もしそうならそれは再び許容される。もしそうでないな
ら本装置は逆の［追従」関係、即ち干渉状態が生じたか
否かを決める。かかる逆の「追従」９状態は明白に又は
暗黙のうちに生じうる。もし全く生じなかつたらアクセ
スは許容され、使用表及び関係マトリクスは更新される
。もし干渉状態が検出されると、少くとも１つの潜在的
に干渉しているプロセスはそのリクエストが同じリソー
スの以前の世代に再発送することができる［読み出ｕで
ない限り、破棄して再開されねばならない。種種の程度
の複雑さを含む回復決定がなされる。その回復決定に基
いてデータ処理装置が前記プロセスのための標準の再記
憶及び再起動作用を行ないかつ使用表及び関係マトリク
スがこれらの作用を反映するように更新される。（５実
施例の説明 多重プログラム計算装置における多重タスクの実行を管
理しこれらのタスク間の（フアイルを含む）リソースを
制御可能に共有する手段は必然的に複雑である。

本発明の原理及びこの原理が効果的に適用されうるタイ
プの計算装置の一般的組織は下記の項目の下で説明する
。（Ｅ−１）使用者の手順及びプロセスの分類後者の点
において全データ処理装置の一般的なハードウエアを説
明する。

この説明には物理的ハードウエア及び物理的メモリ位置
に写像されるようなそのハードウエアに可視的な情報構
造を含む。この点で、使用者の観点、主にある語を定義
しかつ使用者の要求のよりよい理解を得る観方により本
装置を考えることは有用である。使用者は段階的に機械
による解答のため問題を用意し、これらの段階はおそら
く下記の語即ち「手順」、「プログラム」、「ジヨブ」
及び「プロセス」を定義することによつて最もよく識別
できる。

「手順」はプログラマによつて初めに書かれ、プログラ
ミング言語の規則に従う一組の命令、定数及び制御ステ
ートメントである。

最初「ソース］状態に書かれているけれど、その後手順
は他の状態に存在し得る。その例としては拡張ソース、
コンパイル化及びリンク化（又はロード）状態がある。
この後者の状態において、手順はそのオペレーテイング
システムのフオーマツト、シンタツクス及びアピアラン
スにおける規則に従う。「プログラム］は少くとも主手
続、他の手順及び更にプログラマの名前、使用されるソ
ース言語、使用されるコンパイラ等のような確認情報を
含む。

従つてプログラムは特別の言語で書かれた手順の集積及
び、特別の集積を確認し手順の集積の使用を制御する附
加的情報として考えることができる。プログラム及び手
順のような情報構造の存在はそれらの構造を使用するデ
ータ処理演算から識別されるべきである。データ処理作
業の現実的達成はジヨブ及びプロセスへ分割可能である
。「ジヨブ］は主たる作業単位である。

それはある論理的な理由に対する使用者の観点に関連し
た１つ又はそれ以上のプロセスの集積として定義される
。例えば使用者は会計や報告のために集められた、一群
のプロセスを望むかもしれない。他の情況では、あるプ
ロセスの実行はそれに先立つ他のプロセスの実行に依存
している。従つてシステムの観点から、ジヨブは計画可
能な作業単位で、計画は使用者の要求に主として関連し
たパラメータに基いている。「プロセス」は命令の制御
された実行の仕方である。

プロセスという語はここでは広い意味で使用される。そ
れは命令のシーケンスの作成者が宣言した全体の能動性
又はその一体的な部分（普通プロセスフエーズ又はプロ
セスステツプと称される）が干渉の可能性に関して完全
であることを示す。プロセスは使用されたリソースが他
のものによつて不変のまま現れなければならない期間に
おいて全ての作用を含む時完全である。「データベース
」は情報を記憶するデータ処理装置のその一般的な部分
であり、「リソース］から成る。

リソースは種々の大きさをとる。各リソースはデータの
量的単位又はその倍数を含み、アクセスプロセスによる
データベースのアクセスの対象である。（Ｅ−２）干渉
の規則 本発明の特徴は本発明者によつて開発された新規な概念
、即ち干渉の基礎的な規則にある。

一般に使用者はデータ処理装置から２つのタイプのサー
ビス、即ちデータのアクセス及び処理を必要とする。本
発明は特にかかる作用に関連したデータ及び要素の処理
に係るものではないから、ここではこれについて考えな
い。しかし共通データベースからのデータのアクセスは
問題としている。使用者は保護機構を内蔵した中央サー
ビス要素（演算装置のような）にリクエストを送つて間
接的にデータをアクセスする、即ちそのアタセスはかか
る機構によつてモニターされなければならない。これら
の保護機構はリクエストを許容する前に保護及び保全の
標準に対してリクエストをチエツクしなければならない
。その機構は全ての使用者をサービスし使用者とデータ
ベース間のインターフエイズとして作用する。保護機構
は中央サービス要素としてハードウエア又はソフトウエ
アあるいはこれの組合せから成る。保護なしにデータベ
ースを共有する独立フ狛セスを実行すると干渉を生じう
る。

プロセスは独立していると仮定され、単一プログラミン
グ条件においてプロセスは何らかのシーケンスにおいて
一度には１つしか動作しないことを意味する。独立性は
何れの実行のシーケンスが実現されるかにより異なる結
果を生起する。しかし独立性とはこれが理解され使用者
によつて受容されることを意味する。プロセスが同時に
かつ同じ共有環境で作動される時、その結果は以前と同
じであり、従つて受け入れ可能である。受け入れ可能性
はデータへのアクセスのシーケンスが単一プログラム条
件において生じうるシーケンスに等価であるかどうかに
依存する。等価とはアクセスの順序は異なるがデータが
同じであることを意味する。「保護」は同時に実行され
るプロセスによる共通データベースのある程度の共有を
許容し、一方、その結果の適正を保証する何らかの機構
を意味する。保護機構は干渉を避けるか又はそれを補正
しうる。理論的にデータベースを共有する２つのプロセ
ス間での何らかの干渉の発生は保護機構によつてわかる
ように、データベースの「粒状性」（Ｇｒａ一Ｎｕｌａ
ｒｉｔｙ）には関係しない。粒状性はその機構が考えて
いるデータの量子的大きさに関するものである。保護機
構は共通リソースの使用の合法性を粒状性のレベルで評
価する。従つて保護機構はより詳細な粒状性に基く分析
が不干渉な使用として示す使用を不適当と宣言できる。
理論的には、アクセスプロセスによつて知られかつ使用
されているようにデータの量子単位の実際の大きさと合
致する保護機構における粒状性のレベルを仮定すること
は可能である。しかし抵触する要求は考えなければなら
ない。低い程度の粒状性（又は粗つぽい粒状性）は雑用
オーバーヘツドを減少させるが非常に保守的であり、従
つてその干渉の仮定において効率的でない。高度の粒状
性は保守的な過保護を避けてそれによつてシステムの効
率を増加させ易いが、これらの利点を否定し去るような
詳細な雑用オーバーヘツドを必要とする。これらの相反
する考慮は最適な演算効率を得るため設備を均衡せしめ
なければならない。このトレードオフ状態の存在により
干渉の規則は「実際］の干渉（完全な粒状性）上の焦点
から「仮定された」干渉（粗い粒状性）へと移行する。
これらのしつかりと確立された手続によりプロセス間の
干渉に集中することが可能である。

共通リソースを共有する同時的なプロセスの実行に当つ
て、干渉は単一プログラミング条件においては発生し得
ずかつそれらの一つと等価であるように示すことができ
ないアクセスシーケンスの発生である。アクセスに含ま
れているデータに影響しないアクセス順序に置き換える
ことによつて１つのシーケンスが他のものに変換される
なら、等価性は証明される。この定義に基いて、干渉の
基本的規則がとり出され、干渉を防ぐための装置及びア
ルゴリズムが作られる。

リソースのアクセスに対するリクエストは下記の種類の
関係を包含しうる。

（１）読出しのためのリクエストは要求者がリソースの
要求された版の記入者に［従いかつ依存」していること
を意味している。

（２）書込みのためのリクエストは要求者が記入者に「
従い、かつ依存］していて、リソースの要求された版の
読出者に「従つてはいるが依存してはいない」ことを意
味する。

この［追従」機能は移行的である。

即ちもし「ＡがＢに従い］かつ「ＢがＣに従う」なら、
「ＡはＣに従う」。複数の追従関係がそれ自身に従うプ
ロセスに至る時はいつでもループが生じる。

例えば「ＡはＢに従い」かつ「ＢはＡに従う」とループ
を形成する。同様に［ＡがＢに従い］、「ＢがＤに従い
」かつ「ＤがＡに従う］とループを形成する。干渉の基
本的規則は下記の通りである。追従関係のチエーンがル
ープを形成する時は何時でもループ中に結合されている
プロセスを含む干渉が生じる。

ループにおいてプロセスにより作動することによつてノ
レープがこわされることに注目すべきである。

干渉に対する保護は下記の事項に向けることができる。
即ち（１）干渉を避けるか、又は （２）干渉を検知し修正するか、又は （３）システムに対し最もよい結果を目的としたこれら
技術の組合せかである。

上述した規則は種々の方法で作動する保護機構の基本的
手段である。

本発明を実施するシステムを説明する前に、ある簡単な
例に対してその規則を説明する。（Ｅ−３） 干渉の例 表１は２つのプロセスＡ，Ｂ及び単一リソースの特別の
例における全ての干渉の可能性の試験を示す。

ここで他のプロセスはリソースと予じめ相互作用があり
うるがもはや能動的ではないとしている。例１では全く
追従関係はなく従つて問題はない。例２及び５ではただ
１つの追従関係が作られる。従つてループは時刻Ｔ２で
は閉じないで干渉を生じていない。他の例ではＢはＡに
従いそしてＡはＢに従うであろう。２番目のアクセスが
ループを閉じ、従つてこのことが発生するのを防ぐ作用
がとられねばならない。

表１の直観点な分析によつて、干渉により影響されたプ
ロセス及び保護機構により可能な再記憶作用を更に知る
ことができる。

例３，４，７及び８においてプロセスＡはｔ１のプロセ
スＢによつて導入される変形の結果、誤つた結論に達す
る。例６ではプロセスＢはＴＯ（５ｔ２でのＡの変形を
ｔ１でアクセスする結果誤つた結論に達する。更に説明
用の例は２つのプロセスＡ，Ｂ及び２つのリソースＲｌ
，Ｒ２（表１に類似しているが１６のエントリ一を有す
る全ての司能性の再調査用の表を発生しうる）を含む。
１つの可能なアクセスのシーケンスとして、ＡがＢ１を
書き込みＢがＲ１から読み出すことを考えてみる。

Ｒ１へのアクセスの第１対はＢがＡに従うことになりＲ
２への第２対はＡがＢに従うことになつてループを作る
。ループ、即ち干渉状態はたとえ２つの追従関係が異な
るリソースにより生じても、生起する。これはＢがデー
タベースから得た情報が単一プログラミング状態に設け
られていないためであり、ＢはＡによる変化の前又は後
で両リソースから読出し、従つてそれは不満足であるの
で拒絶するのが最もよい（安全である）。同様にｎ個の
プロセス及びｍ個のリソースの一般的な例に対し干渉の
分析がなされる。

（Ｅ−４）回復 一度干渉が検知されたら、回復作用がとられなければな
らない。

特に少くともループを形成するプロセスの１つは破棄さ
れなければならず、要求されたアクセスは再挿入されな
ければならない。異なるプロセスを「戻す」、即ちこれ
らが行なつたものを戻し、外部での可能なインパクトを
修正するに必要な努力の正確な評価が困難で、干渉が比
較的少ないと仮定されているため、面倒な雑用や計算な
しに、便利な作用を記述する一組の規則が与えられるが
、これはその性質上高度に一般的である。これらの規則
は全く一般的であるので、少くとも限定された例に対し
てより効率的な修正作用を行なう決定機構又は方法を記
述するより巧妙な技術を開発することが可能である。例
えばかかる改良はプロセスを戻すに必要な努力に関して
各プロセスをクレーディングアルゴリズムによつて監視
せしめる。クレーディングアルゴリズムは重み指数で、
作られた世代の数を含む要素、外部と交換されるメツセ
ージの存在、内蔵されている計算機時間等を組合せる。
このように一般化された回復決定はその重みのあるアル
ゴリズムによつて測定されたような最小の努力を必要と
する修正作用の各特別例に対する認識によつて置き換え
うる。一般的な回復決定は下記の通りである。

Ａにより要求されたアクセスはＡがＢに従う関係を作り
ループを閉じる。もしＡがリソースから読出しを要求す
るなら、Ａはリソース（もＬ）ＦＵ用可能なら）の以前
の世代からの読出しに再挿入しうる。しかしもしＡがリ
ソース−の書込みを要求するならばＢ及びＢに依存する
プロセスは戻されなければならない。これらの戻り作用
はシステムを初期の世代に対して修正し、雑用装置のエ
ントリ一を消去し袋にプロセスを再開せしめる。（Ｅ−
５） プロセツサ・サブシステム ー例として本発明の原理の１つの用途を説明するため大
規模なビジネス及び科学的な用途に対する手段であるタ
イプのデータ処理システムのプロツク図を第１図に示す
。

第１図に示す計算機システムは数個の対応するハードウ
エアサブシステムから成る。

これらのサブシステムは主記憶装置サブシステム１１、
プロセツササブシステム１３及び３つの周辺サブシステ
ム１５，１７及び１９である。プロセツササブシステム
１３は中央処理ユニツト（ＣＰＵ）２１及び入出力制御
器（０Ｃ）２３を含む。

ＣＰＵ２ｌはシステム用の基本的処理演算を行ない、０
Ｃ２３は記憶副システム１１と周辺サブシステム１５，
１７及び１９間の全情報交換を制御する。プロセツササ
ブシステム１３は更に主記憶同期装置２５及びバツフア
記憶装置２７を有する。

主記憶同期装置２５はＣＰＵ２ｌ．バツフア記憶装置２
７及びＩＯＣ２３間の主記憶装置の使用に対する抵触を
解決する。抵触は優先ベースにもとづいて解決される。
即ち０Ｃは（ＣＰＵ２ｌからの）記憶書込み及びバツフ
ア記憶装置２７への記憶読出しによつて追従される最高
優先度を有する。バツフア記憶装置２７は主記憶装置の
被選択領域を再生しかつ平均記憶アクセス時間を減少さ
せるためＣＰＵ２ｌとインターフエイスする小型高速バ
ツフア記憶装置である。各記憶読出し期間に、バツフア
記憶装置２７と主記憶装置１１がアクセスされる。もし
引き出されるべき情報がバツフア記憶装置２７にすでに
あると、主記憶装置１１の読出しは終了し、その代り必
要な情報がバツフア記憶装置から引き出される。又は主
記憶装置１１が読出される。記憶装置１１が読出される
毎に、ＣＰＵ２ｌは所望情報を含む全［頁」（３２バイ
ト）を引き出す。この頁はこの内の情報を将来参照する
ために、しぱらくバツフア記憶装置２１内に留まる。バ
ツフア記憶装置２７の演算はシステム使用者にわからな
いので、所定時に計算機を制御するプログラムは処理し
ている情報がバツフア記憶装置２７又は主記憶装置１１
から引き出されるか否かを決めることができない。ＣＰ
Ｕ２ｌ内に生じる詳細な演算は制御ユニツト２９内に記
憶されたマイクロプログラムによつて相当程度まで（完
全ではないが）制御される。

このタイプの制御ユニツトは米国特許第３．６３４．８
８３号に記載されており、詳細で一般的なマイクロプロ
グラミング制御技術の義論は「マイクロプログラミング
、原理及び実際」（プレンテイスホール・１９７０）に
示されている。

制御ユニツトの更に詳細な説明は以下に与えられる。プ
ロセツササブシステム１３の演算を制御するフアームウ
エアのあるものは、物理的アドレス「零］から「境界ア
ドレス］に至る（第１図の斜線領域で示す）主記憶装置
１１の物理的アドレスのゾーンに書き込まれる。システ
ムの始動時に主記憶装置１１のこのハードウエア領域に
記憶されているマイクロコードのこの附加的なセツトは
特定のシステム装置に対し独特で、特定のハードウエア
装置のタイプ及び状態、システムの構成及びその装置用
に選択された特別のフアームウエアオプシヨンに関係し
た情報を含んでいる。更にプロセツササブシステムはシ
ステムオペレータパネル（ＳＯＰ）３０に設けられたハ
ードウエアスイツチ及びプツシユボタンにより手動的に
実行され得る。プロセツササブシステムの０Ｃ２３は周
辺サブシステムと記憶サブシステム間のデータ径路を与
える。

この径路は「チヤンネル命令」を周辺サブシステムに連
絡しその結果のデータ転送を制御する。０Ｃ２３は物理
的１０チヤンネル３１を介して周辺サブシステムとイン
ターフエイスしている。

ＩＯＣ２３には、システムの始動時に、装置とは独立な
制御フアームウエア（プロツク３２の斜線領域）を受信
できる読出し 書き込み制御ユニツト３２が直接関係し
ている。更にＩＯＣ制御ユニツト３２はＩＯＣ制御ユニ
ツトプロツク３２の非斜線領域で示す読出し専用記憶装
置にある装置と独立なマイクロコードを記憶する。また
は０Ｃ２３用制御マイクロコードは主記憶装置１１のハ
ードウエア領域に記憶されている。（Ｅ−６）周辺サブ
システム各周辺サブシステム１５，１７及び１９は周辺
制御ユニツト、Ｏ演算時に０装置を制御することによつ
てプロセツササブシステム１３上の負荷を救援する独立
のマイクロプログラム化プロセツサを有している。

周辺制御ユニツトは主記憶装置１１に記憶されているチ
ヤンネルプログラムに含まれている命令を実行すること
によつてこのことを実行する。これらのチヤンネルプロ
グラムは周辺サブシステムにおいて実行される四則、論
理、転送、シフト及び分岐演算を制御する。例えば、周
辺サブシステム１５において、使用されている制御ユニ
ツトはカード装置、紙テープ装置、遠隔通信装置及びシ
ステムコンソールのような数台の低一中速度ユニツト記
録装置を制御できるユニツト記録制御器（ＵＲＣ）４１
である。

第１図に示す実施例において、ＵＲＣ４ｌはカード読取
機４３、ラインプリンタ４５及び１対の遠隔通信装置４
７を制御する。周辺サブシステム１７において、周辺制
御ユニツトは１対のテープ移送機５３及び５５を作動す
る磁気テープ制御器５１から成る。副システム１９内の
周辺制御ユニツトは１対のデイスタ駆動ユニツト６３及
び６５を作動させるように接続された大容量記憶制御器
６１である。装置アダプタ（ＤＡ）は各周辺制御ユニツ
トとそれが制御する装置間を取次ぎ、特定タイプの装置
との通信を行なうのに必要な論理を含んでいる。

このタイプに応じてＤＡは１つ又は数台の装置を制御す
る。各周辺制御ユニツトによつて行なわれる主要な機能
は下記の通りである。

（１）プロセツササブシステムからの命令の適当な周辺
装置に受入れ可能な一連の命令への変換、（２）プロセ
ツササブシステム又は適当な周辺装置によつて必要とさ
れる形のパツキング及び非パツキングデータ、（３）周
辺サブシステム及びその制御下にある装置の状態をプロ
セツササブシステムに通知しておく、（４）誤り及び回
復手続を独立に開始し処理する、（５）他の装置の・演
算を妨害することなく、所定周辺装置のオンラインの診
断を行ないうること。

周辺制御ユニツトはこれに取り付けられた装置間で主記
憶装置に対する抵触を解決し、一方０Ｃは異なる周辺制
御ユニツト間の抵触を解決する。第１図に示す如く。周
辺制御ユニツト４１，５１及び６１は、読出し一書込み
及び読出し専用記憶セクシヨンを有する制御記憶装置４
２，５２及び６２からのマイクロ命令を受信するように
接続されている。少くとも被選択制御ユニツトと関連し
た読出し一書込み制御記憶装置は装置の始動時にロード
される装置に依存するマイクロコードをして各周辺サブ
システムをそのサブシステムの残部と適合させる。（Ｅ
−７）入力及び出力 第１図に示す装置の構成はプロセツササブシステム及び
周辺サブシステム１５，１７及び１９の１つ又はそれ以
上のシステムの同時演算に基いている。

各周辺制御ユニツト４１，５１及び６１はＣＰＵ２ｌか
ら識別される制限された命令レパートリ一を実行できる
。周辺の演算を行なうゴ組の命令はチヤンネルプログラ
ムと呼ばれる。チヤンネルプログラムは主記憶装置にあ
り、プロセツサ及び周辺サブシステムによつてアクセス
可能である。特別のプロセツサ命令はチヤンネルプログ
ラムを作るために使用され、チヤンネルプログラムの実
行は０Ｃ２３及び周辺制御ユニツトによつて指示される
。一度チヤンネルプログラムを開始するＣＰＵ命令の実
行が完了すると、そのプログラムは０Ｃ及び周辺制御ユ
ニツトによつて実行され、ＣＰＵ２ｌは他の演算を行な
いうる。１つの物理的チヤンネル３１は０Ｃ２３に接続
された各周辺制御ユニツト用のものである。

しかし１つのチヤンネルに対し数個の演算を多重化する
ことは可能である。これにより主記憶装置１１と単一周
辺装置間の通信路を論理的に規定する論理チヤンネルの
概念を高められる。論理チヤンネルは物理的チヤンネル
を共有する。物理的チヤンネルは周辺サブシステムと関
連しており、論理チヤンネルは装置と関連している。（
但し数個の論理チヤンネルは単一装置と関連せしめうる
。）（Ｅ−８） システムの組織及び管理第１図に示す
タイプの装置は多重プログラミングの条件下でハードウ
エア、データ及びプログラムリソースの効率的な処理を
与えるオペレーテイングシステム、即ち広範囲な手続に
よつて通常制御される。

使用者の計算を行なうために必要とされる全てのプログ
ラムの実行、周辺のアクセス、メモリアクセス及び演算
作用はオペレーテイングシステムによつて制御される。
オペレーテイングシステムによつて行なわれる作業はジ
ヨブ制御言語により一連のプロセスによつて外部的に規
定されうる。

数個のプロセスが能動的でリソースを共有できるが、１
時に１個のプロセスのみが実際に動作している。第１図
に一般的に示す装置は、このシステム内のプロセスを作
りかつ削除しプロセス間の同期化を行なうオペレーテイ
ングシステムによつて制御される多重プログラミング及
び多重処理演算を行なうためプロセツサメモリ及び周辺
サブシステムを多重化できる装置を一般的にあられして
いる。

ＣＰＵ２ｌにおけるプロセツサの多重化はフアームウエ
ア／ハードウエア制御により実行される。プロセスは、
関連したジヨブ処理中及びオペレーテイングシステムに
より必要と思われる目的の時に、／Ｏ寅算の開始及び終
了に際し通常開始及び停止される。（Ｅ−９）制御ユニ
ツト 第２Ａ乃至２Ｃ図は制御ユニツトの詳細を示す。

制御ユニツトは、中央処理ユニツト（ＣＰＵ）から分離
して示されているが、実際にはＣＰＵの一部であり、制
御記憶ユニツトＣＳＵ２Ｏｌ、制御記憶インターフエー
スアダプタＣＩＡ２Ｏ２及び附属サブユニツト、制御記
憶ロード器ＣＳＬ２Ｏ３及び制御及びロードユニツトＣ
ＬＵ２Ｏ４から成る。制御記憶ユニツトＣＳＵ２Ｏｌは
制御及びロードユニツトＣＬＵ２Ｏ４及び制御記憶イン
ターフエースアダプタ一ＣＩＡ２Ｏ２を介して制御記憶
ロード器ＣＳＬ２Ｏ３からマイクロ命令を受信する。

通常の演算状態下で、システム始動時にマイクロプログ
ラムは外部ソースからロードされ、機械の永久的な制御
機能となる。しかし制御記憶ユニツトＣＳＵ２Ｏｌは種
々の中央処理ユニツトＣＰＵの演算モードを提供するよ
うに再ロードされかつ初期化されるべき機能を有する。
ＣＳＵ２Ｏｌの制御下でＣＰＵの演算の下記のモードが
利用可能である。（ａ）元のモード、（６）エミユレー
シヨンモード、（ｃ）同時的な元の及びエミユレーシヨ
ンモード、（ｄ）診断モード。この機能は、ＣＳＵ中の
マイクロ命令がエミユレーシヨンユニツト２１６、演算
論理ユニツト２１７、命令取出ユニツトＦＵ２ｌ８、ア
ドレス制御ユニツトＡＣＵ２ｌ９及びデータ管理ユニツ
トＤＭＵ２２ｌのような他の全ＣＰＵ機能ユニツトの演
算を制御するために使用されるマイクロ演算源であるた
めに可能である。また中央処理ユニツトＣＰＵ２２ｌ内
には、一般レジスタ２０７、ベースレジスタ２０８、科
学レジスタ２０９、Ｔレジスタ２１０、状態レジスタ２
１１、命令カウンタＣ２ｌ２及びハードウエア制御マス
クレジスタ２１３がある。通常制御記憶ユニツトＣＳＵ
２Ｏｌは読出し／書込みランダムアクセス記憶装置（Ｒ
ＡＭ）と組合された９Ｋバイポーラ集積回路プログラマ
ブル読出し専用記憶装置（ＰＲＯＭ）である。

それは通常１５０ナノ逃の読出しサイクル及び４５０ナ
ノ秒の書込みサイクルを有する。制御記憶装置の各位置
は１つの８４ビツトマイクロ命＋語を記憶し、各マイク
ロ命令語は１ＣＰＵサイクルを制御する。制御記憶ユニ
ツトＣＳＵ２Ｏｌの制御記憶装置の各位置が読出される
と、その内容はマイクロ演算デコーダによつて復調され
、ＣＰＵ内で特別の演算を行なわせるマイクロ演算制御
信号を与える。各マイクロ命令語内で複数の位置をグル
ープ化することによつて、特別のＣＰＵ演算又は命令を
実行できる語制御記憶シーケンスが得られる。各命令が
ＣＰＵによつて開始されると、０Ｐコード内のあるビツ
トが制御記憶開始シーケンスを決めるために使用される
。命令復号機能によつてセツト又はりセツトされるある
フリツプフロツプ（図示せず）の試験により制御蓄積メ
モリは必要時により特別なシーケンスに分岐せしめられ
る。制御記憶インタフエースアダプタＣＩＡ２Ｏ２は制
御記憶ユニツト２０１、データ管理ユニツトＤＭＵ２２
ｌ、アドレス制御ユニツトＡＣＵ２ｌ９及び第２Ｂ図の
制御蓄積メモリ２３３の動作を指示する演算論理ユニツ
トＡＬＵ２ｌ７と連絡する。ＣｌＡ２Ｏ２は制御記憶ア
ドレス修飾、試験、誤りチエツク及びハードウエアアド
レス発生用の論理を備えている。ハードウエア・アドレ
ス発生は一般にエラーシーケンスの開始アドレスを発生
するため、又は初期化シーケンスのため利用される。デ
ータ管理ユニツトＤＭＵ２２ｌはＣＰＵ２ｌと第１図に
示す主記憶及び又はバツフア蓄積メモリ間のインタフエ
ースを提供する。何れのユニツトが他のユニツトによつ
て要求される情報を含んでいるかを認識しかつ適当な時
に情報をＣＰＵレジスタに抽出することはデータ管理ユ
ニツトの責任である。またデータ管理ユニツトＰＭＵは
部分的な書込み動作中にマスキングを行なう。命令引出
しユニツトＩＦＵ２ｌ８はＤＭＵ２２ｌ，ＡＣＵ２ｌ９
，ＡＬＵ２ｌ７及びＣＳＵ２Ｏｌと隣接し、ＣＰＵに命
令を供給せしめうるようになつている。

命令取出しユニツトは現在の命令の完了前にそのレジス
タ中で利用可能な次の命令を有する。この機能を提供す
るため命令取出しユニツトＦＵ２ｌ８は通常１命令以上
を含む１２バイト命令レジスタ（図示してない）を有し
ている。更にＩＦＵはＣＳＵの制御下で、命令が実際に
必要とされる前に、主記憶装置から情報（命令）を要求
し、従つてその１２バイト命令レジスタを常に更新せし
めておく。これにより命令は通常使用されていないメモ
リサイクルによつて予め引き出される。またこの命令取
出しユニツトは各命令を復号し他のユニツトに命令の長
さ及びフオーマツトについて知らせる。アドレス制御ユ
ニツトＡＣＵ２ｌ９はＩＦＵ，ＡＬＵ，ＤＭＵ及びＣＳ
Ｕ（５ＣＩＡを介して連絡している。

ＡＣＵ２ｌ９はＣＰＵ中での全てのアドレスを発生しう
る。ユニツトへの、そこからの及びそこでの転送を含む
ＡＣＵの全ての動作はユニツトにおけるＣＳＵマイクロ
演算論理によつて指示される。ＡＣＵの通常のサイクリ
ングは命令のタイプよりも命令中のアドレスのタイプに
依存する。アドレスタイプに応じてＡＣＵは命令におけ
る各アドレスに対する異なる演算を行なう。またＡＣＵ
は通常８つの最近使用されたメモリセグメントのベース
アドレスをセグメント番号と共に記憶する連想メモリ２
１９ａを含んでいる。メモリリクエストが行なわれる毎
にこれらのセグメント番号はそのセグメントのベースア
ドレスがすでに発生され記憶されているが否かを決める
ため、連想メモリの内容に対してチエツクされる。もし
ベースアドレスが連想メモリ２１９ａに含まれていれば
、このアドレスは絶対アドレス発生において使用され、
かなりの時間が節約される。もしベースアドレスが連想
メモリ２１９に含まれていないなら、それは主メモリテ
ーブルをアタセスすることによつて発生される。しかし
セグメントのベースアドレスが発生された後、それは将
来の参照のためセグメント番号と共に連想メモリに記憶
される。演算論理ユニツトＡＬＵ２ｌ９はＡＣＵ，ＩＦ
Ｕ，ＤＭＵ及びＣＳＵとインターフエースしている。

その主たる機能はＣＰＵについて必要とされる演算論理
及びデータ操作を行なうことである。演算論理ユニツト
の演算は制御記憶ユニツトＣＳＵ２Ｏｌからのマイクロ
ーオペレーシヨン制御信号に完全に依存している。スク
ラツチパツドメモリユニツト２１５（局部記憶ユニツト
とも称される）はＡＬＵ２ｌ７及びＣＳＵ２Ｏｌと関連
している。

それは通常２５６ロケーシヨン（３２ビツト／ロケーシ
ヨン）固体メモリ及びそのメモリ用の選択、読出し／書
込み論理から成る。スクラツチパツドメモリ２１５はＣ
ＰＵ制御情報及び保持機能情報を記憶するために使用さ
れる。更にスクラツチパツドメモリ２１５はデータ操作
時のオペランド及び部分的結果の一時的記憶のために主
として使用される作業ロケーシヨンを含んでいる。また
計算機システムの種々雑多の状態を記憶する６４のフリ
ツプフロツプから成る補助メモリ２１７ａはＡＬＵ２ｌ
７と関連している。またＣＰｕはクロツキングユニツト
２２０を有し、本質的に１つの中に２つのクロツキング
システムである。

第１クロツキングシステムは制御インターフエースアダ
プタＣＩＡ２Ｏ２用のタイミングを発生し、第２クロツ
キングシステムは中央処理ユニツト内の機能ユニツトの
演算用タイミングパルスを発生する。第２ｃ図は制御記
憶語２２５のフオーマツトを示す。

制御記憶は通常８４ビツトの広さで６つの主フイールド
に分割される。（ａ）シーケンス型フイールド２２６（
３ビツト）（ｂ）分岐及び又はマイクロオペレーシヨン
２２７（２３ビツト）（ｃ）定数発生及び表示２２８（
１４ビツト）（ｄ）母線へのデータ２２９（８ビツト）
（ｅ）マイクロオペレーシヨン２３０（３２ビツト）（
ｆ）チエツキング２３１（４ビツト）制御記憶語２２５
の３ビツトＥフイールドはシーケンス制御フイールドと
して使用される。

本計算機システムに対しては通常７つの異なるシーケン
スタイプと１つの予約タイプがある。第２Ｂ図のプロツ
ク２３５において、Ｅフイールドが２進０，１又は２に
等しい時、マイクロ命＋２２５の分岐フイールドＡ，Ｂ
，Ｃ，Ｄ及びＬは次のアドレスを発生するために使用さ
れる。ＫＳレジスタ２３７の最初の６ビツトはＢフイー
ルド、Ｃ試験結果、Ｄ試験結果及びＬフイールドと共に
使用され、アドレスレジスタＫＳ２３７におかれる次の
マイクロ命令の次のアドレスを与える。Ｅフイールドが
２進４（プロツク２３５参照）にセツトされると、選択
された次のアドレス割り込み戻りレジスタＫＡ２３９か
らとられる。ＫＡレジスタ２３９に記憶されたアドレス
はハードウエアの割込が生じると次のアドレス発生論理
によつて発生されたものである。Ｅフイールドが２進５
にセツトされると、分岐がマイクロプログラム・サブル
ーチンからサブリターンを開始するために使用される。
使用時に、リターンレジスタＫＲ２４６の内容が次の制
御記憶アドレスとして使用される。リターンレジスタ２
４６はＫＳレジスタ２３７中の現在の制御記憶アドレス
に１をたしたものをインクリメンタ２３８からＫＲレジ
スタ２４６にロードする制御記憶命令を出すことによつ
てロードされる。ＫＴ戻り分岐レジスタ２４アにより１
レベルネステイングサブルーチン機能が与えられる。Ｋ
Ｒレジスタ２４６がロードされる毎に、ＫＲレジスタの
古い内容はマイクロプログラムの戻りが呼ばれる毎にＫ
Ｔレジスタ２４７に転送される。ＫＴレジスタの内容は
ＫＲレジスタに移る。第３のレベルネステイング・サブ
ルーチン機能はＫＵレジスタ２４８によつて与えられ、
第４のネステイング・サブルーチン機能はＫ戻り分岐レ
ジスタ２４９によつて与えられる。制御記憶語のＥフイ
ールドが２進６にセツトされる時、アドレスされた次の
制御記憶語はＫＳレジスタ２３７中の現在のアドレスに
インクリメンタ２３８中の１をたしたものに等しい。Ｅ
フイールドが２進７にセツトされると、ＣＳＵ２Ｏｌは
診断モードに入り、次のアドレスは現在のアドレスに１
をたしたものである。上述しかつプロツク２３５に示し
た次の制御記憶アドレスに分岐するシーケンシング制御
の他に、第２Ｂ図のプロツク２３６に示すシーケンス制
御を発生するハードウエアがある。

プロツク２３５及び２３６はマイクロ命令語がとる異な
るフオームを表わすように実際のハードウエアレジスタ
中にある。ハードウエアが発生する分岐はＥフイールド
を制御し固定アドレスを制御記憶アドレスレジスタＫＳ
２３７に送る無効状態（誤り、初期化、制御記憶走査等
）である。分岐は１クロツク期間に割込ラインを高めか
つＥフイールドの制御下でＫＡ割込戻りレジスタ２３９
に発生されるアドレスを記憶することによつて行なわれ
る。ハードウニアの発生するアドレスは制御記憶アドレ
スレジスタにおかれる。あるハードウエア／フアームウ
エアの発生する割込みは、割込み状態が満足される迄、
それらのタラスの附加的割込みが実行されるのを防ぐ割
込み阻止フリツプフロツプ（図示せず）である時優先す
る。フアームウエア・マイクロオペレーシヨンはフアー
ムウエアの制御下にあるそれらのシーケンスに対する割
込み阻止フリツプフロツプのりセツトを制御するために
存在する。ハードウエアの制御下にあるそれらのシーケ
ンスはシーケンスの終りにプロツクフリツプフロツプの
りセツトを発生する。優先度によつてあげられた下記の
状態はこのカテゴリーに属する。（ａ）制御記憶ロード
、（ｂ）制御記憶走査、（ｃ）ハードウエアエラ一、（
ｄ）ソフトウエアエラ一。あとのハードウエア状態は割
込阻止フリツプフロツプをセツトしないが、発生時に即
時的作用を生起させる。優先度によつてあげられた下記
の状態はこのカテゴリーに属する。（ａ）初期化 （ｂ） ソフトークリヤ （ｃ）保守パネル進入 （ｄ）ハードウエア転出、 初期化信号によりＣＳＵ２Ｏｌはアドレス２進０に分岐
し、ハードウエアのりセツト可能なエラーをクリアし、
ハードウエアの制御下で制御記憶走査シーケンスによつ
てフオロ一される制御記憶ロード演算を実行せしめられ
る。

それはまたシステム初期化を行なう。ソフトウエアクリ
ア信号によりＳＣＵ２Ｏｌはアドレス２進０に分岐し、
ハードウエアのりセツト可能なエラーをクリアしかつ割
込み阻止フリツプフロツプをりセツトせしめられる。保
守進入パネル信号によりＣＳＵは保守パネル（図示せず
）のＣＳＵアドレススイツチにプリセツトされたアドレ
スに分岐せしめられる。保守チヤンネル進入信号により
ＣＳＵは保守パネル（図示せず）によりＣＳＵは保守チ
ヤンネル（図示せず）を介して発生されたアドレスに分
岐せしめられる。そのアドレスは保守チヤンネルの一部
である保守母線ＱＭＢ２４４によりロードされて右づめ
される。ハードウエア転出信号によりＣＳＵは２進アド
レス２に分岐される。このシーケンスは保守の便宜上使
用される。そのシーケンスの終りに２進４にセツトされ
たＥフイールドを有するＥフイールド分岐を出すことに
よつて戻りが開始される。制御記憶ロード信号によりＣ
ＳＵはアドレス２進０に分岐せしめられる。

これはまたＣＳＵ読出サイクルフリツプフロツプ（図示
せず）、システムクロツク２２０をオフにし、ＣＳＵを
ロード状態におく。ロード状態において、ＣＳＵは制御
記憶ロード装置ＣＳＬ２Ｏ３，ＯＣ２Ｏ５、主記憶装置
、又はシステムオペレータパネル３０によりロードでき
る。ＣＳＬによりロードされると、ロードの終りに自動
走査が発生される。他の手段によりロードされるとマイ
クロオペレーシヨン信号を発生させるか又は保守パネル
上の走査スイツチをセツトすることによつて走査が行な
われうる。制御記憶走査信号によりＣＳＵはアドレス２
進０に分岐せしめられる。制御記憶走査はシーケンスの
期間中ハードウエアの制御下にある。走査中にシステム
クロツク２２０はオフで、従つて命令又は試験は遂行さ
れない。走査シーケンスの終りにハードウエアは割込戻
りレジスタＫＡの内容をアドレスレジスタＫＳに移送し
、システムクロツクはオンとなり制御はフアームウエア
に戻される。ハードウエアエラ一信号によりＣＳＵはア
ドレス２進４に分岐される。通常の処理モードで、何れ
かのＣＰＵ機能ユニツトにおいて検出されたハードウエ
アエラ一はハードウエアエラ一線（図示せず）を作動さ
せる。発生された制御記憶シーケンスはシステム状態を
試１験してとるべき作用を決める。診断モードにおいて
、ハードウエアで検出可能なエラー状態はマイクロ診断
にとつて知りうるものである。マイクロ診断はとるべき
作用を制御する。他カリブドウエアエラー信号により制
御記憶装置はアドレス２進１に分岐される。このアドレ
スはマイクロプログラムの制御下にあるソフトウエアエ
ラ一報告シーケンスの開始である。再び第２Ｇ図におい
て、Ｅフイールド２２６は前述した如く、分岐コード用
３ビツトフイールドである。分岐及び又はマイクロオペ
レーシヨンフイールド２２７はＡ，Ｂ，Ｃ，Ｄ及びＬフ
イールド（第２Ｂ図のプロツク２３５に示す）から成り
Ａフイールドは次のアドレスの上部６ビツトで、Ｂフイ
ールドは６４通りの分岐上のマスクフイールドの次のア
ドレスの真中の４ビツトであり、Ｃフイールドは６４の
試１験中の１つに対する６ビツト試験フイールドで、Ｄ
フイールドは６４の試１験中の１つに対する他の６ビツ
ト試験フイールドであり、Ｌフイールドは最下位ビツト
である。Ｋフイールド２２８は１４ビツトフイールドで
、その６ビツトは定数フイールドに対する物で、４ビツ
トは定数又は操作フイールド用のものであり、４ビツト
は定数用の操作フイールドである。バスフイールド２２
９に対するデータはＱＭＢ母線２４４のＱＡ部分への情
報を制御するための４ビツトを有するＱＡフイールド及
びＱＭＢ母線２４４のＱＢ母線のＱＡ部分への情報を制
御するための４ビツトを有するＱＢフイールドから成る
。Ｆフイールド２３０はマイクロオペレーシヨンサブ命
令を発生するために符号化されている３２ビツトフイー
ルドである、Ｐフイールド２３１はチエツク用に予約さ
れた４ビツトから成る。演算においてマイクロ命令語は
制御記憶アレー２３３に記憶される。

演算の一周期において、制御記憶アレーはＫＳアドレス
レジスタ２３７の内容によつてアドレスされる。これに
よりアドレスによつて指定されたロケーシヨンの内容は
読出しラツチ２５７のグループに読出される。読出しラ
ツチの語内容の部分はＣＰＵの各機能ユニツトの内の記
憶レジスタに分配即ち転送される。各機能ユニツトはシ
ステムクロツク源の制御下で制御記憶語によつて指定さ
れた所要のサブ命◆を発生する復号論理回路を備えてい
る。一般に、復号時間を最小にし、もし復号が中央で行
なわれるなら命◆信号を伝送するために通常必要とされ
るケーブル数を減少させるため復号は中央で行なわれる
よりもＣＰＵの各機能ユニツト内で行なわれる。更に復
号はケーブル遅延の差から生じるタイミングの問題を避
けるため各ユニツト内で行なわれる。更に各ユニツトで
サブ命令を復号することによつて機能ユニツト内に存在
するある状態をあられすそれらの信号は、あるサブ命令
信号の発生がＣＩＡユニツト２０２に戻されてはならな
いので、必要とされる。代表的な復号ユニツト２５９は
第２Ｂ図に示す如くマイクロ命令語からの種々のフイー
ルドを受信しマイクロオペレーシヨン信号Ａ，Ｂ，ｃ，
ｄ・・・・・・Ｇ，ｒを発生する。代表的なマイク口命
令復号器２５９はマイクロ命令語による命令を受信する
。マトリクスは点α，β，γ・・・・・・ψ，ωでＳ−
Ｚ線に結合された所定制御ラインインビーダンスをもつ
ことによつて形成される。通常マイクロ命令からのフイ
ールドが復号されると、ラインＳ−Ｚの１つは高くなる
。ギリシヤ文字α一ωによりマトリクス中に示される黒
点は２組の線間のインピーダンス結合をあられすので、
水平線に沿う何れかの電気信号の伝搬は、インピーダン
ス結合（黒点）が表示されている垂直線ａ−ｒに沿う伝
搬により結合される。各垂直線ａ−ｒはアンドゲート２
６０−２６５の各々への１つの入力として結合されてい
る。他の入力信号はまた中央タイミングユニツトからの
タイミング信号Ｔ８を含むアンドゲート２６０−２６５
に結合される。従つて各タイミング信号ｔ及びｓが高く
なるにつれて全ての他の高い入力信号を有するゲートは
作動されＣＰＵの所定機能ユニツトにマイクロ命令信号
を与える。例えば、もし読出しラツチ２５７からの命＋
２４１が復号され水平線が高いと、Ａ，ｂ，ｃ及びｇの
垂直制御線は高でアンドゲート２６０，２６１，２６２
及び２６４はＴ８タイミング信号がこれらのゲートに直
列に与えられるに従つて作動される。従つてギリシヤ文
字α−ωによつてあられされる異なる点で垂直制御線が
水平制御線に結合されている組合せは制御記憶アレー２
３３から作られるマイクロ命令によつて中央処理ユニツ
ト内の機能ユニツトを制御する中央処理ユニツトＣＰＵ
にマイクロオペレーシヨン信号を与える永久スイツチマ
トリクスをあられす。従つて変化機能の特徴を有する永
久フアームウエアは計算機システムの機能として必要と
されるマイタロオペレーシヨンのシーケンスを単に指定
することによつて本発明の装置に組み込むことができる
。通常の状態で、論理レジスタＹＯ２４３として知られ
ているＣＰＵ書込みデータレジスタを介してデータは制
御記憶アレー２３３に書込まれる。制御フリツプフロツ
プ（図示せず）は記憶アレーの上半分又は下半分のどち
らが書込まれるべきかを規定する。制御及びロードユニ
ツトＣＬＵ２Ｏ４からのデータは保守母線ＱＭＢ２４４
を介してＣｌＡ／ＣＳＵに至り、制御記憶アレー２３３
に書込まれる前に記憶局部レジスタＹＯ２４３によつて
一時蓄積される。記憶局部レジスタ２４３は読出し書込
み局部レジスタとして時分割される。マルチプレクサＫ
ＯＭ２４５はシステムオペレータパネル３０又はマイク
ロ診断によつて制御され、これに接続されたレジスタか
らの読出路を与える。比較レジスタＫＰ２５Ｏは非機能
的用途のために設けられ、主として保守のために使用さ
れ、比較論理２５２、復号論理２５１及び減算器２５３
と共に使用される。本発明はデータ処理システムに関す
るものなので、その説明は非常に複雑になる。

当業者の知識で説明を過度に難しくしないため、プロツ
ク図の手法が一般に用いられ、各プロツクには機能の説
明及び回路の特別の表示が示されている。個々の技術者
はフリツプフロツプ、シフトレジスタ等の素子及び部品
を自由に選択しうる。更に本発明の説明では周知事項の
詳細は省略されている。例えば制御記憶マイクロプログ
ラムユニツトの動作による１つのレジスタから他への情
報の転送は周知で単に一般的に示される。実際には並行
転送用の複数をあられす単一線の表示は当業者によつて
容易に理解される。詳細はたとえ省略しても、第１及び
２図に示す全システムの基本的説明は本発明のおかれて
いる状況を、当業者に理解せしめうる。（Ｅ−１０）保
護機構の動作第３図は第１図及び第２図で説明したよう
な計算システム内の保護機構の動作を説明するフローチ
ヤートを示す。

その動作がプロツク３００において開始するとき、命令
は命令取出しユニツト２１８の命令レジスタに記憶され
ているものとする。オペレーシヨンコードは制御記憶イ
ンタフエースアダプタ２０２によつて検出され、制御記
憶ユニツト２０１を作動させて命令の被選択ビツトフイ
ールドにおいて遂行されるべき一連の試験を行なう。こ
れらの試１験は制御記憶ユニツト２０１から発生される
マイクロ命令によつて実行される。これらの試１験結果
は制御記憶インターフエースアダプタ２０２によつて検
出される。このアダプタ試験された結果に応じて、被検
出状態を反影した関連のマイクロ命令が発生されるよう
に次のマイクロ命令取出しを変化させうる。明らかなよ
うに、マイクロ分岐技術が設けられており、制御記憶イ
ンターフエースアダプタによつて受信された被調整信号
は制御記憶ユニツト２０１内の直接アドレスに変換され
る。この動作は前に検出された状態を考慮して後続のデ
ータ転送用の直接的な径路を確立する。上のイベントの
シーケンスは第３図に示す各ブ田ンクに対して生じる。
マイクロ命令の特徴は米国特許第３，６３４，８８３号
、第３，５６０，９９３号等に開示されている。命令の
実行はリソースのアタセスに対するプロセスの要求を認
識させる。

（リソースは一般にＲｉで参照される。）リクエストさ
れたアクセスを許容するに先立つて、保護機構はリクエ
ストされたアクセスが干渉を生ずるか又は許容されるも
のであるか否かを決めるために使用される。プロツク３
０５において保護機構はＲｉに対する使用表をアクセス
する。リソースの過去のアクセス経歴が得られ、提案さ
れたアクセスが許容された場合に作られる関係が決定さ
れる。これらの新たな関係の各々はアクセスが許容され
る前に明らかにされなければならない。前記機構はひし
形３１０中で明らかにされるべき関係があるか否かを決
める。関係が必ずしも明らかにされない場合があること
に注目しなければならない。例えば新たなリソースの作
成は関係を含んでいない。同様に、以前のものと完全に
同じアクセスは再度明らかにされる必要はない。他方、
単一アクセスは関係の多重性を作る可能性がある。明ら
かにされるべき提案された関係のこ健多重性のため前記
機構はこの段階で反復して動作し、各提案された関係を
順次再調査する。もし明らかにすべき関係があると、こ
の機構はひし形３１５においてあられされるように、同
じ関係が以前に現れたか、否かを知るために関係のマト
リクス（ＭＲ）をアクセスする。もしそれがなされたな
ら、（それは以前に明らかにされたので）、この関係は
ループを閉じず許容しうる。従つて動作は他の関係がＭ
Ｒに現われないか否かを決めるため点３ｂに分岐し、さ
もなければ前記機構は検出動作の実行をあられすひし形
３２０に進む。検出動作は提案された関係がループを閉
じるか否かを知るためのチエツクをし、それによつて干
渉状態を検出する。もしそうでなければ提案された関係
は許容され、再度装置は点３ｂに分岐する。もしループ
が閉じられると、干渉状態が検出され、回復決定が行な
われなければならない。本実施例において、回復決定は
第１の段階では、リクエストされたアクセスがひし形３
３０において決められる読出し又は書込みであるか否か
に依存している。もしそれがリソースＲｉからの読出し
であると、前記機構は以前の世代のリソースＲｉが利用
可能であるか否かをテストするためにひし形３３５に進
行し、その結果読出しは現在のリソースの代りにその世
代からの読出しのために再挿入しうる。このようにして
プロセスの挿入による如何なる変化も迂回される。しか
しかかる経過的な読出しが許容される前に、前記機構は
点３ａに分岐する。実在物（Ｅｎｔｌｔｙ）の経過的世
代からの読出時にループが閉じられるか否かの新たな決
定が行なわれる。もしひし形３３５での試験がリソース
の経過的な事項が利用可能でないことを示すなら、点３
ｃへの分岐が作られる。もしリクエストされたアクセス
が書込みであつたら、前記機構は点３ｃ及びプロツク３
４０に分岐する。リクエストされたアクセスは、リクエ
ストしているプロセスが（Ｘと称される。）第２のプロ
セスに追従される関係を伴う。回復決定は失敗されかつ
後に再開されるべきＸに対するものである。ブ田ソク３
４０においてＸが認定される。しかしＸに依存している
プロセスはまた全て戻つて再開しなければならない。プ
ロツク３５０においてＭＲが参照され、如何なるプロセ
スがＸに依存しているかを示す。プロツク３５５におい
てｘ及びこれに依存しているそれらのプロセスは戻る、
即ち元通りになる。そのシステムはＸの書込みに先立つ
以前の状態に復帰する。より巧妙な回復決定がプロツク
３４０でのＸの選択を遂行すること（こ注目すべきであ
る。プロ゛ンク３６０（こおいて、Ｘ及び如何なるもの
であつてもこれに依存するそれらのプロセスが排され再
動作しなければならないことを示すため信号がシステム
再開機構に送られる。それらのプロセスの作動によつて
以前課せられた関係はプロツタ３６５において使用表及
びＭＲから消去される。これらのタスクがなされると、
その関係は明確化されその演算は点３ｂに分岐する。附
加的な関係が明確化されなければならないか否かを知る
ためひし形３１０において他の決定がなされる。明確化
されなければならない関係がない場合、即ち全ての提案
された関係が明確化された場合、その演算はプロツク３
７０に分岐する。Ｒ１に対する使用表及びＭＲの更新は
プロツク３７０においてなされる。これはプロツク３７
５によつて示される保護機構の演算を完了し、アクセス
が許容される。（Ｅ−１１）使用表及び関係マトリクス 本発明の保護機構は、各リソースに対する使用表及びシ
ステムに対する関係のマトリクスの作成、アクセス及び
更新に依存している。

使用表はシステム中の便利なロケーシヨン、本実施例で
は主メモリユニツト１１に保持される。第４図はリソー
スＲｌ，Ｒ２，Ｒ３、及びＲ４用の使用表の表示を示す
。各使用表の長さはそのリソースに対する特別のアクセ
ス経過と共に変化することに注目しなければならない。
（その表は未だ終了していないプロセス用のアクセス経
過のみを含む。これによりその表はより短かく管理可能
となる。）列によつて示される使用表の各エントリ一は
２つのタイプのデータを含む。リソースをアクセスした
プロセスの名前及びアクセスのタイプ、即ち行なわれた
読出し又は書込みである。第５図は関係のマトリクス（
ＭＲ）の表示である。

使用表のように、ＭＲは便利なロケーシヨン、好ましく
は主メモリ１１に保持されうる。マトリクス表示は等価
な線形フオーマツトに変換することができることは当業
者に容易に明らかである。本実施例においてはマトリク
ス中に３つのタイプのエントリ一がある。最初に、「０
」エントリ一がある。零エントリ一は直接的な関係がプ
ロセス間で未だ処理されていないことを意味する。第２
に、「１」のエントリ一がある。その１はエントリ一の
列に対応するプロセスがエントリ一の行に対応するプロ
セスに従うがそれに依存しないことを意味する。最後に
、「２」のエントリ一がある。その２はエントリ一の列
に対応するプロセスがエントリ一の行に対応するプロセ
スに従いかつ依存することを意味する。第５図に示すＭ
Ｒのエントリ一は第４図のＲｌ，Ｒ２，Ｒ３及びＲ４用
の表（Ｒ４に対する使用者に対し点線で示したエントリ
一を除く）に示すアクセス経過に対応する。本発明の他
の保護機構と関連して使用表及びＭＲを説明するため、
リソースの提案されたアクセスに対して生じる操作の流
れを調査することが有効である。まずリソース４からの
読出しをリクエストするプロセスＡを考えてみる。現在
のシステムの状態は第４図及び第５図に示されている（
但し第４図で点線で示したエントリ一は除く）。第４図
に示すＲ４に対する表の第４番目のエントリ一はリクエ
ストされたアクセスに対応している。もしかかるエント
リ一がなされると、Ｃに続くＡの関係が作られる。この
関係は第５図に示すＭＲには現れていないので、その関
係がループを閉じるか否かを決めるため検出動作が開始
される。第５図のＭＲによりＣは明白にＡに従う。従つ
てＣに従うＡは干渉状態である。結局明らかな干渉が検
出され回復決定がなされなければならない。提案された
アクセスは読出しであるので、回復決定はＲ４の経過的
な世代、即ちプロセスＣがＲ４を書込んで変化させる前
に存在したＲ４からの読出しである。（過去のアクセス
経過は第４図のＲ４用の使用表には示されていないが、
リソース及びアクセス経過の以前の世代は利用可能であ
ると仮定されている。）チエツクは経過的世代が利用可
能であることを示しており、その経過的な世代からの読
出しが干渉状態であるか否かを決めるチニツクが開始さ
れる。もしそれが干渉でないと、経過的な読出しが許容
される。さもなければ他の回復決定がなされる。何れの
イベントにおいても、保護機構の動作はプロセスＡによ
る現在の世代のリクエストされた読出しを阻止し第４図
のＲ４に対する表の第４のラインは入り得ない。もしリ
ソースＲ４のプロセスＡによるリクエストされたアクセ
スが書き込みであると、保護機構は前述したものとは若
干異なる仕方で動作する。

生起した提案されたアクセス（即ち第４図に示す使用表
の第５のライン上の点線のエントリ一）のために明確化
しなければならない関係の決定がなされる。これはＤ及
びＣに従うＡの明確化を必要とする。実際には何れか１
つがループを閉じるのでこれらの関係のいずれも明確化
されない。しかしこの場合回復決定はプロセスＡのアク
セスが読出しではなくて書込みであることに基いている
。もし保護機構によつて明確化されるべき最初の関係が
ＡがＤに従うことであるなら、プロセスＤがＸ（第３図
のプロツク３４０）と認定される。何のプロセスもＤに
依存してないから、Ｄのみが捨てなければならないプロ
セスである。明確化されるべき他の関係、即ちＡがＣに
従うことは保護機構によつて考慮される。プロセスＣが
Ｘと認定されＤがすでに捨てられているので、再びＣに
依存するプロセスはない。従つてプロセスＡがりソース
Ｒ４への書込みのために明確化される前にプロセスＣ及
びＤが戻されなければならない。これはＣ及びＤの実行
に先立つ状態にデータベースを戻すことを意味し、Ｃ（
７）Ｒ１及びＲ４並びにＤＯ）Ｒ２への書込みを元に戻
すことを課する。再開機構はプロセスＣ及びＤを完全に
再作動させるように通知をうける。最後に全ての使用表
及びＭＲへのエントリ一は更新、即ち消去されなければ
ならない。

これらの作用がとられると、提案された関係が明確化さ
れＲ４の表の第５エントリ一が入れられる。しかし、そ
の時それは現在ある第４図のＲ４用の使用に対して示さ
れた５つのエントリ一中の唯一つになることに注目すべ
きである。（Ｒ１及びＲ２用の使用表は異なつている、
即ちより短かい。）同様にプロセスＡが従うものは何の
プロセスに対してもＭＲ中にエントリ一が作られる。こ
の点でアクセスが許容される。（Ｅ−１２）検出動作 第３図のひし形３２０は本発明による保護機構によつて
必要とされる所謂検出動作をあられす。

検出動作は試１験中の関係の逆のものがＭＲに現れるか
否かを決めるためのＭＲのチエツクである。この関係は
明示的又は暗示的に現われることに注目しなければなら
ない。後者は追従の関係の移行的な性質により生じうる
。検出動作の例は第６Ａ図及び第６Ｂ図に示すフアーム
ウエアの実施例の内の一つであり、後述される。

しかし（他のフアームウエア／ハードウエアの実施例と
同様に）ソフトウエアの実施例も可能であることに注目
すべきである。ＰＬｌプログラムリストの形のソフトウ
エアの実施例は第６Ａ図及び第６Ｂ図に対応する。第６
Ａ図及び第６Ｂ図において円６００は検出動作の開始を
示す。

その動作にはマイクロ分岐技術が与えられ、制御記憶イ
ンタフエースアダプタ２０１によつて受信された調整信
号が制御記憶ユニツト２０２の直接アドレスに翻訳され
る。生じる動作により以前に検出された状態を考慮して
後続のデータ転送用の直接の径路が確立する。上述した
イベントのシーケンスは第６図の各ひし形表示に対して
生じる。マイタロ命令により図示されたステツプが速か
に達成される。（Ｅ−１３）検出についてのフアームウ
エアの実施例のフローチヤートの説明第６Ａ図及び第６
Ｂ図において作業レジスタに対応するいくつかの変数が
チエツク動作中追跡のために使用される。

Ｍ（Ｘ，ｙ）はＲプロセス用の関係を追跡できるＲＸＲ
マトリクスの関係である。下記の説明で第１の即ちマト
リクスのＸエントリは列と呼ばれ、第２の即ちＹ変数は
行と呼ばれる。Ｓ（１）は試１験されるプロセスのシー
ケンスに対応するＲ要素のベクトルであ，る。Ｌはイン
デツクス、即ちベクトルＳ（１）用のカウンタとして使
用される正の整数である。プロツク６０５においてＳ（
１）及びＳ（２）並にＬは夫々初期値Ｃｌｌ及び１にセ
ツトされる。第６Ａ及び６Ｂ図の説明においては検出動
作はＡがＣに従う関係をチエツクするための前述した動
作のために使用されているものとする。第３図のひし形
３１５において、すでに前記関係はマトリクスに入つて
いないと決定された。これは［Ｍ（Ａ，Ｃ）＝０？］の
マイクロオペレーシヨンに対応する。もし答がイエスで
あると、ＡがＣ（タイプ１又は２）に従うという関係は
すでにマトリクスに入つており、即ちその関係は以前に
許可された。しかし前記質問に対する答えがノ一である
と、装置はひし形３２０、即ち検出動作の実行に分岐す
る。第６Ａ図の説明を続けると、動作は点６ａ及びひし
形６１０に進む。

ひし形６１０において、１つのエントリ一即ち試１験中
のプロセス（最初はプロセスＣ）に対応する列中の第１
エントリ一が、それがＯであるか否かを知るため、最初
に試験される。もし零でないと、追従関係が検出され動
作はひし形６４０に分岐する。ひし形６４０において、
行エントリ一はそれがＡに等しいか否か、即ちそれがル
ープを閉じるか否かを決めるために試験される。もしそ
うであると、第３図のひし形３２０からひし形３３０へ
のイエス径路に沿つての分岐に対応する検出動作からの
出口である円６４５へ動作が分岐する。もしひし形６４
０での試験がノ一であると、動作はプロツク６５０に分
岐し、Ｌカウンタは１だけ増加し、マトリクスの行エン
トリ一に対する新たなベクトル要素が１に初期設定され
る。次いで動作は点６ａに分岐する。このようにしてＣ
が追従するように検出されたプロセスはそれがＡに従う
か否かを知るために試験される。追従関係の移行的な性
質に対応して再帰的なループが可能であることに注目す
べきである。もしひし形６１０での試験がイエスの答え
であると動作は点６ｂ及びプロツク６１５に分岐する。
マトリタス中のエントリ一は追従関係を含まないので、
次のエントリ一、即ちチエツクされている次の行が、そ
れが追従関係を生じるか否かを知るため試験されるべき
である。従つて、プロツク６１５において行エントリ一
用のベクトル要素の値が１だけ増加する。ひし形６２０
において行工ントリ一はそれがＲより大きいか否かを知
るために試験される。もしそうならループを閉じない完
全な列が試験された。動作はひし形６２５に分岐する。
ひし形６２５においてＬ＝１か否かについての決定がな
される。もしそうなら、試験が完了されなければならな
い列はＣ１即ち明確化されなければならないプロセスで
ある。その動作は干渉が検出されないという結果の円６
３０に分岐する。これは第３図のひし形３２０から点３
ｂへの否定通路に沿う分岐に対応する。もしひし形６２
５での試験がノ一であると、動作はプロツク６３５に分
岐しＬは１だけ減少する。次いで動作は点６ｂに分岐す
る。このようにして以前の列のチエツクの、行エントリ
一において以前に試験され丁度クリアされた以外のもの
を再開させる。もし、ひし形６２０での試験がノ一であ
る、即ち列が完全に試験されていないと、動作は点６ａ
に分岐し次のエントリ一が試験される。第６Ａ図に示す
フアームウエア動作は検出動作を行なう。

しかしこの同じ検出動作への以前の分岐中に列がすでに
チエツクされたことを記録することは行なわれない。従
つて列は一度以上チエツクされうる。第６Ｂ図において
、これに対する変形例が示されており、（１）〜（有）
のベクトルがかかる記録機能を行なうために使用される
。しかし追跡動作を行なうことは動作速度も増大させる
けれど、附加的なハードウエアエレメント、即ちベクト
ル要素を記憶しアクセスするに必要な費用も増加する。
従つて特定のシステム条件に応じて第６Ａ又は６Ｂ図の
フアームウエアが好適である。第６Ｂ図において動作は
円６００においてスタートする。プロツク６５５におい
てベクトルと共に変数Ｓ（１），Ｓ（２），Ｌは全て初
期値にセツトされる。ベクトルに対しその全ての要素は
零にセツトされる。次いで動作は点６ｂ及び６Ａ図のひ
し形６１０と同じひし形に進む。もしひし形６１０の試
験がノ一であると、追従されているプロセスがＡ即ち禁
止されたプロセスであるか否かを決めるためその動作は
ひし形６４０に分岐する。もしそうならその動作は第２
図におけるひし形３２０の検出質問に対するイエスの答
えである円６４５に分岐する。もしひし形６４０での試
験がノ一であると、その動作はプロツク６５０に分岐し
、Ｌは１だけ減少しＳ（Ｌ＋１）は１に初期値設定され
る。この点でその動作はひし形６６５に分岐し、ベクト
ルがくり返しのチエツクをさけるために使用される。も
しベクトルエントリ一Ｓ（１）が１に等しいと、Ｓ（１
）に対応する列はすでにチエツクされている。動作はプ
ロツク６３５へ分岐し、そこでＬは減少されるもしひし
形６６５での試験がエントリ一が１に等しくないことを
示すと、列はチエツクされておらず、動作は点６ｄに分
岐する。ひし形６１０，６２０，６２５プロツク６１５
，６３５及び円６３０に対応する動作は第６Ａ図に示す
ものと同じである。もしひし形６２５での試験がＬが１
に等しくないことを示すと、プロツク６６０への分岐が
行なわれる。プロツク６６０において（Ｓ（１））は列
Ｓ（１）がチエツクされた表示を作ることに対応して１
にセツトされる。プロツク６６０から動作はプロツタ６
３５に進む。（Ｄ結び 上述の説明で計算機システム内でのフアイルの共有及び
保護の構成の詳細は示された。

なお計算機フ狛グラムの形態において検出動作の別の実
施例がありうる。

下記のものは第６Ａ図に示すフアームウエアの実施例に
対応する検出動作用のＰＬｌプログラムのリストである
。下記のものは第６ｂ図に示すフアームウエア？対応す
る検出動作のＰＬｌプログラムリストで２る。

ノ ノ

【図面の簡単な説明】

第１図は本発明が使用されるデータ処理装置のプロツク
図、第２Ａ乃至２Ｃ図は本発明の制御ユニツトの概略図
、第３図は本発明による第１及び２図に示すユニツトの
動作を説明するための流れ図、第４図は各共通データベ
ースリソースへのアクセスを追跡するための本発明で使
用される使用表の図、第５図はプロセス間の関係のクラ
スをチエツクしかつ記録するため、本発明で使用される
関係マトリクスのマトリクス図、第６Ａ及び６Ｂ図は本
発明を使用する計算機システムの検出動作のフアームウ
エアにおけるマイクロオペレーシヨンの流れ図である。 １１・・・・・・主メモリ記憶サブシステム、１３・・
・・・・プロセツササブシステム、１５，１７，１９・
・・・・・周辺サブシステム。

Claims (1)

1. 【特許請求の範囲】 １ 下記手段から成る複数の情報のリソースを制御可能
   にアクセスするプロセス間の干渉を防ぐための計算機シ
   ステムにおける保護装置。 （イ）前記リソースの内の１つに夫々対応する複数の使
   用表を記憶する第１手段、（ロ）前記リソースのプロセ
   スによるシーケンシャルなアクセスに含まれる複数のプ
   ロセス間の関係を記憶する第２手段、（ハ）前記使用表
   をアクセスし前記リソースの内の１つのリクエストされ
   たアクセスに含まれる新たな関係を決める第３手段、（
   ニ）新たな関係が干渉の規則に反するか否かを決めるた
   め前記第２手段に結合され、前記第３手段に応答する第
   ４手段、（ホ）リクエストされたアクセスが干渉につい
   ての規則に反しない時前記リクエストされたアクセスを
   許容し、前記第１及び第２手段を更新するため前記第４
   手段に応答する第５手段、（ヘ）リクエストされたアク
   セスが干渉の規則に反する時、リクエストされたアクセ
   スを拒否するため前記第４手段に応答する第６手段、２
   計算機システムにおいて、実行されているアクセスプ
   ロセスによつて複数のシステムリソースの内の選択され
   た１つへのリクエストされたアクセスを選択的に行なう
   下記手段から成る装置。 （イ）前記選択されたリソースをアクセスした以前のプ
   ロセス及び実行されたアクセスのタイプを認定する情報
   を含む、被選択リソースに関連する使用表を記憶する第
   １手段、（ロ）以前のプロセスによる前記システムリソ
   ースのシーケンシャルなアクセスに含まれるアクセス関
   係を認識する情報を含む関係マトリクスを記憶する第２
   手段、（ハ）前記使用表をアクセスし被選択リソースへ
   のリクエストされたアクセスに含まれる新たな関係を決
   める第３手段、（ニ）前記新たな関係又は逆のものが前
   記マトリクスにおいて直接又は間接的に現われるか否か
   を決めるため前記マトリクスをアクセスする前記第３手
   段に応答する第４手段、（ホ）前記新たな関係がマトリ
   クス中に見出される時に前記アクセスプロセスによる被
   選択リソースへのアクセスを許容しかつ使用表でのリク
   エストされたアクセスを注目することによつて使用表を
   更新するため前記第４手段に応答する第５手段、（ヘ）
   前記新たな関係の少くとも１つの逆のものが前記マトリ
   クス中に見出される時に前記アクセスプロセスによる被
   選択リソースへのアクセスを拒否し、回復決定によつて
   認識されたあるプロセスを再指示するための回復作用を
   生ぜしめるため前記第４手段に応答する第６手段、（ト
   ）前記新たな関係又はその逆のものが何れもマトリクス
   中に現われていない時に前記アクセスプロセスによる被
   選択リソースへのアクセスを許容し、前記使用表及びマ
   トリクスについてのリクエストされたアクセス及び新た
   な関係によつて夫々使用表及びマトリクスを更新するた
   め前記第４手段に応答する第７手段。