JPS593920A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS593920A
JPS593920A JP57110624A JP11062482A JPS593920A JP S593920 A JPS593920 A JP S593920A JP 57110624 A JP57110624 A JP 57110624A JP 11062482 A JP11062482 A JP 11062482A JP S593920 A JPS593920 A JP S593920A
Authority
JP
Japan
Prior art keywords
layer
inp
film
protective film
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57110624A
Other languages
English (en)
Inventor
Kazuo Nakajima
一雄 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57110624A priority Critical patent/JPS593920A/ja
Publication of JPS593920A publication Critical patent/JPS593920A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は半導体装置の製造方法、特に■−v族化合物半
導体層の熱処理の方法に係る。
(2)従来技術と問題点 従来、インジウム・ガリウム・ヒ素Oリン(In。
Ga r A s r P )系の受光半導体素子など
のインジウム・リン(In、P)系半導体層等の熱処理
用保護膜としては、二酸化珪素(8102)膜、窒化シ
リコン(Si3N4・)膜などが用いられている。こう
した熱処理用保護膜は、活性化の為の高温熱処理時に於
いて、外界の雰囲気や膜を通して素子内へ入って来る不
純物から素子を保護し、また内部の素子を構成する元素
の放出を防止する等の目的で使用される。そして、熱処
理稜はパシペーシロン膜として使用されることも多い。
StO膜やSi3N4膜はこれらの目的を一応達成する
が、仙方、熱処理用保S膜に要求されるもう一つの条件
である内部の素子尋に悪い影譬を与えないという観点か
らすると、これらの膜はInP層等と正確に格子整合で
きないので、熱処理時に熱歪が廃生じ、InP層等(及
び保護膜自体)にクラックや微細欠陥が入るなど、熱処
理用保護膜として必ずしも十分なものでは°なかった。
(3)発明の目的 本発明は、以上の如き従来技術に鑑み、InP系等の■
−v族化合物半導体層の熱処理に於いて、特に熱歪を原
因とする損傷を防止することによって優れた機能を有す
る保護膜を提供することを目的とする。
(4)発明の構成 そして、本発明は、上記目的を、m−v族化合物半導体
層」二にAZxInl−xAs (x = 0〜1)か
ら成る保護膜を形成し、熱処理することによシ達成され
る。
本発明に於いて熱処理用保護膜として用いるAtXIn
1−XAB層はそれ自体蒸気圧の高い元素を含まず、し
かも例えばリンψ)、ホウ素中)のような蒸気圧の高い
元素の透過性が低いので、内部の素子環の化学的な劣化
を防止することができ、なおかつ、例えばInP層など
に格子整合することができるので、熱歪の発生もなく、
熱処理用保護膜として優れ、前述の従来技術における間
順点を解決するものである。
AtXIn7.−XABの結晶構造は閃亜鉛鉱型であり
、■−■族化合物半導体の結晶構造と一致している。
寸だ、組成的にx −= 0〜1で変化することによっ
て格子定数はa = 6.0584 X〜5.6605
 Xに変化することができる。この場合、AtXIn1
□A8の格子定数aは式(I) a=6.0584 0.3979X   (1)で表わ
される。このようなAtXIn1−xAmに格子整合す
る■−■族化合物半導体であれば、本発明に依って、熱
処理用保護膜としてのAtXIn1−XAB層の有利な
特徴を利用することができる。例えば、InP系、Ga
As系、InAs系、AtAs系、I nGaAs系、
GaAsSb系、Ga I nP系、AtI nP系、
AtGaAs i、GaPSb系、InGaAsP系、
InGaAsSb系、GaPAsSb系、AtGaAs
P系、AtInAsSb系、AtGaAaSb系、In
GaPSb系、AtGaPSb系、AtInPSb系等
の二元、三元、四元等の化合物半導体はAAfI nl
−xA 8によって格子整合できる代表的な例である。
例えば、光素子によく利用されるInP+GaAs 基
板に成長した。In1−uGauAs、 、Pv層、あ
るいはAtxInl−XAs層自体にも格子整合するこ
とができる。
更に、AtXIn1−xAl1層は熱処理用保護膜とし
て使用した後、その捷ま別の用途に使用することができ
る。例えば、その大きなエネルギーギャップ(約1.4
5 eV )を利用して受光素子の入射光のウィンド層
をして使用したシ、あるいは蒸気圧の高い成分を含まな
いので熱損傷が少ないことを利用してパッシベーション
膜の下地膜として使用することなどが考えられる。
(5)発明の実施例 以下、本発明の実施例について説明する。
先ず、第1図を参照すると、InP基板11にそれと格
子整合するAtxI n 1− xA s層12を成長
させた。InPの格子定数はa=5.870Xであり、
これと格子整合するAtXIn1−xAsの組成を決定
するために式(1)にa=5.870iを代入すると、
a−5,870=6.0584−0.3979Xであり
、この方程式を解くと、x=0.48.  即ちAto
 、4a I n。52Al+を得る。この組成物の液
相成長のための溶液中の原子分率は、 アルミニウム(At)    0.00065ヒ素(A
s )0.140 インジウム(In)     0.85935である。
そのために配合比の各成分原料を以下の様にし、これら
を融解し、溶液化した。
A7In          3.5072554In
As          1.2462 ffIn  
         0.3691p尚、AtInはAt
を0.1 i子数%(0,0235wt%)含む母金属
であシ、InAsは二元化合物を用いた。
表面をInPの保饅板で保護したInP(100)基板
11上に上記溶液を、成長開始温度778℃。
冷却速度03℃/分、降下幅5℃でAZxInl−xA
aエピタキシャル保護膜12を厚さ05μmに成長させ
た。
成長したAtxInl−xAs保積膜12の特性波長を
フォトルミネッセンス法で測定し、87ooX(1’、
425eV)を得、X線回折法で格子定骸を測定し、5
.863Xを得た。InPとの格子不整合の程度は 0.5863−0.5870 Δa / a =□埃−1,14X10 ’0.587
0 と非常に小さかった。さらに、表面は鏡面状であり、熱
処理膜として使用する上で問題はなかった。
さらに溶液組成を精密にすれは、完全に格子整合させる
ことが可能であることは言うまでもない。
このAZx I” + XA s保膿膜12を成長被着
したInP基板11を650℃の温度で5時間熱処理し
た。AtxInl、、−xAs保護膜12の表面には気
相エツチング尋の損傷が存在せず、壕だ、AZx I 
n 、。As保護膜12及びInP基板11の各内部に
はクラックの発生が見られず、ミスフィツト転位等の結
晶欠陥も見い田されなかった。以上のことから、A、l
xI n 1− XA a層はInP基板の熱処理用保
護膜として非常に優れていると結論することができた。
本発明に従いAtxInl−XAs層を熱処理用保護膜
としてInGaAsP系の受光半導体装置を製造した。
第2図を参照すると、n+−InP (100)基板2
1上にn−1nPバツフア一層22(厚さ約3融)、n
 −I n 1− 、G a uA a 1− vP 
v光吸収層23(厚さ約2μm)、n−InP増倍層2
4(厚さ約1μm)、n−InP層25(厚さ約2μm
)、そしてAlCl28 I n CLs 2 A 8
層26(厚さ約0.5μm)を、順に連続液相成長した
(第2図(イ)参照)。次いで、こうして形成したAt
o48工n。52A8層26の上から、選択的にぺIJ
 IJウム(Be)のイオン注入及びカドミニウム(C
a)の熱拡散を行なって、カードリング27及びPN接
合形成のためのP影領域28をそれぞれ形成した。
この選択的なイオン注入及び熱拡散のだめのマスクとじ
て用いた密化シリコン(Sl、N4) CVD膜29を
含めてklo 、 413 I n o 、 52 A
 11層26を残したitで、カドミウム拡散領域即ち
受光面に二酸化シリコン(SIO2)無反射コーテイン
グ膜30を被漕形成し金・亜鉛(AuZn)*極31を
設置した。n −InP層25には全くクラックがなく
、良好な受光半導体装置が分留りよく製造できた。
この実施例におけるAto、4alno、52AB層2
6は、イオン注入波のアニール処理(750℃、1〜2
時間)及び熱拡散(650℃、30分)におけるn −
InP層25のための保護膜として有効に働いた後、パ
ッシベーション膜としての窒化シリコン膜29の下地層
として働いている。これは、最上層のエピタキシャル層
にはInPのように蒸気圧の高い元素を含む化合物より
も、AtXIn1−XA8のように蒸気圧の低い元素だ
けを営む化合物を用いた方が熱などによる損傷かより少
なく々ることを利用するものである。
(6)発明の効果 以上の咋明から明らか力ように、本発明に依わば、熱処
理用表面保護膜をInP、Iii、工n1−uGauA
B1−vPv層などの■−■族化合物半導体層に格子整
合させることができるので、熱処理時の熱歪によるクラ
ックの発生を防止できる。
【図面の簡単な説明】
第1図は本発明の効果を確認するためInP基板上にA
ZXI n 1□保護膜を被着したものの縦断面図、第
2図は本発明の一実施例の受光半導体装置の縦断面図で
ある。 11− InP基板、12・・・AtxIn1□A8保
護膜、2】・・・基板、22・・・バッファ一層、23
・・・元吸収層、24・・・増倍層、25・・・n一層
、26・・・AtXIn1−、As層、27−ガードリ
ング、28−P領域(カドミウム拡散価域)、29・・
・窒化シリコン膜、30・・・酸化シリコン膜、31・
・・電極。 第1図

Claims (1)

    【特許請求の範囲】
  1. i、m−v族化合物半導体層上にアルミニウム・ヒ素又
    はインジウム・ヒ素又はアルミニウム・インジウム・ヒ
    素から成る保咥膜を形成し、熱処理することを特徴とす
    る半導体装置の製造方法。
JP57110624A 1982-06-29 1982-06-29 半導体装置の製造方法 Pending JPS593920A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57110624A JPS593920A (ja) 1982-06-29 1982-06-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57110624A JPS593920A (ja) 1982-06-29 1982-06-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS593920A true JPS593920A (ja) 1984-01-10

Family

ID=14540495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57110624A Pending JPS593920A (ja) 1982-06-29 1982-06-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS593920A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154599A (ja) * 1984-08-25 1986-03-18 松下電工株式会社 防災システム
EP0228624A2 (en) * 1985-12-19 1987-07-15 Sumitomo Electric Industries, Ltd. Field effect transistor
JP2006041458A (ja) * 2003-10-20 2006-02-09 Matsushita Electric Ind Co Ltd Iii族元素窒化物結晶半導体デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6154599A (ja) * 1984-08-25 1986-03-18 松下電工株式会社 防災システム
JPH0241798B2 (ja) * 1984-08-25 1990-09-19
EP0228624A2 (en) * 1985-12-19 1987-07-15 Sumitomo Electric Industries, Ltd. Field effect transistor
JP2006041458A (ja) * 2003-10-20 2006-02-09 Matsushita Electric Ind Co Ltd Iii族元素窒化物結晶半導体デバイス

Similar Documents

Publication Publication Date Title
Kurtz et al. InGaAsN solar cells with 1.0 eV band gap, lattice matched to GaAs
Vaisman et al. 15.3%-efficient GaAsP solar cells on GaP/Si templates
CN101681936B (zh) 清洗由太阳能蚀刻浆料制造的太阳能电池表面开口的方法
US9484480B2 (en) High performance, high bandgap, lattice-mismatched, GaInP solar cells
JPS61172381A (ja) InP系化合物半導体装置
JP2009010175A (ja) 受光素子およびその製造方法
JP2016129225A (ja) 半導体受光装置、半導体受光素子
Zhang et al. Thin-film antimonide-based photodetectors integrated on Si
JPH03503946A (ja) 高効率の太陽電池
US9287438B1 (en) Method for forming ohmic N-contacts at low temperature in inverted metamorphic multijunction solar cells with contaminant isolation
Oh et al. Control of crack formation for the fabrication of crack-free and self-isolated high-efficiency gallium arsenide photovoltaic cells on silicon substrate
US8592247B2 (en) Method of fabricating avalanche photodiode
Shoji et al. Epitaxial lift-off of single-junction GaAs solar cells grown via hydride vapor phase epitaxy
US8680641B2 (en) System and method of planar processing of semiconductors into detector arrays
JPS593920A (ja) 半導体装置の製造方法
US11069825B2 (en) Optoelectronic devices formed over a buffer
JPS62291183A (ja) 多接合半導体光電変換素子の製造方法
US10304989B2 (en) Fabrication and use of large-grain templates for epitaxial deposition of semiconductor materials
Onno et al. 1.7 eV Al0. 2Ga0. 8As solar cells epitaxially grown on silicon by SSMBE using a superlattice and dislocation filters
US20170288082A1 (en) Semiconductor structure, method for the production thereof and use thereof
Deshmukh GaAsSb (N) Nanowires for Short Wavelength Infrared Photodetectors
JP4604673B2 (ja) フォトダイオードの作製方法
Onno et al. MBE growth of 1.7 eV Al 0.2 Ga 0.8 As and 1.42 eV GaAs solar cells on Si using dislocations filters: an alternative pathway toward III-V/Si solar cells architectures
KR100790020B1 (ko) 아발란치 광검출기 제조 공정에서 이용되는 확산방법
Zhang et al. Improved Au/Zn/Au ohmic contacts for p-type InP