JPS5939071A - 縦型パワ−ｍｏｓ・ｆｅｔ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、大電力化に好適な縦型パワーＭＯ３−Ｆ　
Ｅ　Ｔに係わり、特にドレイン小領域の形状および配列
と、ソースコンタクト領域の配置とに工夫を施し、これ
により大電力化を達成した縦型パワーＭＯ８−ＦＥＴに
関する。

従来の縦型パワーＭＯ８−ＦＥＴとしては、例えば第１
図〜第５図に示すようなものがある。第１図および第２
図は、プレーナタイプの縦型パワーＭＯ８−ＦＥＴの例
を示している。第１図及び第２図において、１はＤＳＡ
窓、２はウェル領域。

３はソース領域、４はウェル高濃度領域、５はソース電
極、６はＰＳＧ膜、７はゲート電極、８はゲート酸化膜
、９はドレイン領域、１０は基板。

１１はソースコンタクト領域である。

以上の構成において、ゲート電極７に所定の電圧を印加
すると、ゲート電極７の下にあるウェル領域２の表面に
はチャンネルが形成され、これによりドレイン領域９か
らソース領域３へ向けて電流１が流れる。また、第１図
に示す如く、ウェル領域２はドレイン領域９内に島状に
多数点在され、これにより電流パスを増大させて大電流
を通電し得るように構成されている。

また、第３図〜第５図は、いわゆるＶ−ＭＯＳ・ＦＥＴ
の例を示している。第３図〜第５図において、２０はウ
ェル領域、２１はソース領域、２２は■溝、２３はソー
スコンタクト領域、２４はゲート電極、２５は酸化膜、
２６はドレイン領域。

２７は基板、２８はソース電極、２９はウェル高濃度領
域である。

以上の図からも明らかなように、ゲート電極２４は、ソ
ース領域２１とウェル領［２０とを員いで刻設されたＶ
溝２２上に酸化膜２５を介して設（プられており、ゲー
ト電極２４に電圧を印加するとＶ溝２２の表面近くのウ
ェル領域２０内にチャンネルが形成され、これによりド
レイン領域２６とソース領域２１間が導通する。また、
■溝２２は第３図に示す如く、櫛歯状に多数個配列され
、これにより電流パスを増大するようになされている。

しかしながら、このような従来のパワーＭＯ３・Ｆ　Ｅ
　Ｔ−にあっては、更に一層の大電流化を達成しようと
した場合において次のような欠点を有していた。

（１）第１図及び第２図に示づプレーナ型においでは、
ソース領域３がそれぞれ独立したウェル領域２内に形成
されているため、ソースコンタクト領域１１を個別に形
成覆る必要があり、このためウェル領域２の合計面積が
大きくなって結果的に充分な電流パスが得られない。ず
なわち、ウェル領域２の直下のドレイン領域９にあって
は、これを電流パスに用いることができず、この結果電
流パスがその分減少してしまう訳である。

（２）第３図〜第５図に示スＶ　−Ｍ　ＯＳ　−Ｆ　Ｅ
　１においては、■溝２２間の間隔Ｗを狭めれば電流パ
スは太くてきるが、しかしながら第３図に示すようなｌ
１ｌｉＩ歯形パターンでは、ソース領１＄２１が実質的
にソース抵抗３０を有づるため、幅Ｗに対して長さ℃を
極端に長くできず、この結果第５図に示すソースコンタ
クト領域２３の占める面積が相対的に大きくなる分だけ
電流パスが減少してしまうという問題がある。

この発明は、このような従来の問題点に着目してなされ
たもので、その目的とづるところはこの櫂の縦型パワー
ＭＯ８−ＦＥＴにおいて、その電流容量を一層増人させ
ることにある。

この発明は上記の目的を達成するために、細長形状を有
する複数のドレイン小領域を長手方向へ１列に配列して
なるトレイン列を、相隣接するドレイン列間において各
ドレイン小領域が互い違いに対向するように互いにづら
せて複数列だけ配列するとともに、各ドレイン小領域の
外周をソース領域で取り囲み、更に各ドレイン列を構成
するトレイン小領域とドレイン小領域との中間には、ソ
ースコンタクト領域を配置してなることを特徴とするも
のである。

以下に、この発明の２つの実施例を添付図面に従って詳
細に説明する。

第６図〜第８図は、この発明に係わる縦型パワーＭＯ８
’−ＦＥＴの一実施例（以下、これを第１実施例という
）を示す図である。この実施例は、Ｖ−ＭＯＳ−ＦＥＴ
に適用した場合を示しており、また便宜」ニＮチャンネ
ルの場合について説明する。

第６図に示す如く、この発明に係わる縦型パワーＭＯ８
−ＦＥＴの平面的な構造は、ウェル拡散窓４３−で囲ま
れたウェル領域４３内に、ソース拡散窓４４′で囲まれ
たソース領域４４を設けるとともに、このソース領域内
には細長い長方形状を有するドレイン小領域４９′ａ　
、４９−ｂを多数配列して構成されている。

そして、各ドレイン小領域４９′ａ、４９′ｂは、それ
ぞれ長手方向−列に配列されて、トレイン列■とドレイ
ン列■とを構成している。

ドレイン列■を構成づるドレイン小領域４９′ａと、こ
れに隣接するドレイン列■を構成覆るドレイン小領域４
９′ｂとは、第６図に示す如く、互い違いに対向づるよ
うに適宜づらせて配置されている。づなわちソースコン
タクト領域４２ａ又は４２ｂの間隔を１ピツチとするな
らば、ドレイン列Ｉと■とでは１／２ピツチのづれが存
在する。

また、トレイン列■を構成するトレイン小領域４９−ａ
と、これと同一ドレイン列■において隣接するドレイン
小領域４つ−ａとの中間には、ソースコンタクト領域４
２ａが配置されており、また同様にドレイン列■を構成
するドレイン小領域４９−ｂとドレイン小領域４９′ｂ
との中間にも、同様にしてソースコンタクト領域４２ｂ
が配置されている。また、ソースコンタクト領域４２ａ
。

４２ｂの形状は略正方形に成されている。

次に、この発明に係わる縦型パワーＭＯ８−Ｆ「Ｔの断
面構造を第７図に従って説明り−る。第７図は第６図に
おけるＤ−ＤＩ！ｍ断面図であって、同図に示ず如く、
Ｎ十形基板５ｏ上には、Ｎ−形のトレイン領域がエピタ
キシャル成長され、更にこのドレイン領域４９内には、
ウェル拡散窓４３′を介してＰ形のウェル領域が拡散形
成され、更にこのウェル領域４３内には、ソース拡散窓
４４−を介して、ソース領域４４が同様に拡散形成され
る。

次いで、ソース領域４４．ウェル領域４３を員いてドレ
イン領域４９へ至る溝４１が形成される。このようにし
て、Ｖ溝４１を刻設した状態を、その上面から眺めると
、第６図のようになり、すなわちＶ溝４１の底部には、
細長い長方形状のトレイン小領域４９′が臨むこととな
るのである。

他方、ソースコンタクト領域４２ａ、４２ｂについては
、第７図に示す如く、ソース領域の表面にある酸化膜４
７を取り除いてコンタクトホールを明ｔノ、ここにＰ十
形領域を形成し、更にその上からソース電極４５を形成
する。ここで、ソース電極４５とゲート電極４８との間
は、Ｉ）　Ｓ　Ｇ膜４６によって絶縁されることとなる
。

なお、第７図では、ソースコンタクト領域４２において
ウェル領域４３との導通を取るために、１〕十領域を設
りているが、このウェル領域４３は総てがＰ形層として
繋がっているので、ソースコンタクミル領域４２の総て
に対してＰ十領域を殴りなくても良く、例えば一部は第
８図に示づ如く、ソース領域４４のＮ十領域だけしかコ
ンタクトしないようなものでも良い。

このようにずれは、第７図の場合に比べ、ソースコンタ
クト領域４２の幅ａをその分だけ狭く（すなわちａ′に
）することができ、逆にＶ溝４１の幅を拡げ電流パスを
増加させることが可能となる。

次に、第１実施例の作用を説明する。第７図において、
ゲート電極４８に正の電圧を印加すれば、同図に示す如
く■溝４１に沿って電流パスが形成される。ここで、本
発明によれば、第６図に示づ如く、ソースコンタクト領
域４２がＶ溝４１の長辺４１ａの中央にも配置されるた
め、第３図〜第５図の従来の片側ソースコンタクｈの櫛
歯パターンど比べると、■溝４１の長さしのうち実質的
に抵抗としてきいてくるのはＬ／４であるのでソース領
域４４の幅Ｗを同一としてもＶ溝４１の長さしを従来の
４倍程度にてきるため、単純に計陣してもソースコンタ
クトの面積を１／４にすることができ、圧倒的に面積効
率が向上する訳であり、づなわち従来例に比べ電流パス
が圧倒的に増えるので更に大電流を流すことが可能とな
るのである。

次に第９図〜第１２図を参照しつつ、この発明の他の一
実施例（以下、これを第２実施例という）を説明する。

この実施例は、ブレーナ型パワーＭＯ３−ＦＥＴに適用
した場合を示しており、説明の便宜上Ｎヂ１ｒンネルの
場合について説明する。

なお、第９図〜第１２図において、６１はドレイン領域
、６２はソースコンタクト領域、６３はソース抵抗、６
４はソース領域、６５はＰウェル領域、６６はゲートコ
ンタク１−領域、６７はゲート電極、６８はソース電極
、６９はＰＳＧ膜、７０はゲート酸化膜、７１は基板、
７２はゲート配線である。

前記第１実施例ではＶ溝４１をストライブ状に配置した
が、この第２実施例ではチャンネル形成領域６５を拡散
形成するため（７）ＤＳＡ　（Ｄｉｆｆｕｓｉｏｎ　　
３ｅｌｆ　　Ａｌｉｇｎｍｅｎｔ）マスクとなるポリシ
リコンからなるゲート電極６７を、ストライブ状に配置
している。

ゲート電極６７はそれぞれ細長い長方形状をなし、Ｐウ
ェル領域６５を拡散形成するときは、この長方形に残し
たゲート電極６７以外の部分は薄い酸化膜が露出してい
る。

Ｐウェル領域６５とソース領域６４とは、順次ゲート電
極６７をマスクにＮ型のドレイン領域６１中に拡散形成
され、各々の拡散深さの差でグート長がコントロールさ
れる。

ゲート電極６７は正確な長方形でなくても例えば多少の
ジグザクを有するとかあるいは長方形の角を丸めた程度
の変更が成されても良い。

ドレイン列■′と■′は前述の第１実施例と同様の配列
で構成されている。すなわち、各ドレイン列はそれぞれ
細長の長方形状を有するドレイン小領域６１ａ又は６１
ｂを、一定間隔で長手方向−列に配置して構成されてお
り、またドレイン列Ｉ−とＩＩ−とては、各トレイン小
領域同志が互い違いに対向するように、１／２ビツヂづ
らせて配列されている。そして、各ドレイン列Ｉ”、Ｉ
］′を構成するトレイン小領域の中間にはソースコンタ
ク１〜領域６２ａ又は６２ｂが配置されている。

また、ソース領域６４とＰウェル領域６５を形成した後
のドレイン領域６１は、第９図に示す如くその周囲をソ
ース領域６４とＰウェル領域６５とによって囲まれた長
方形の島状領域となる。

第１図及び第２図に示した従来例では、ソース領域３と
ウェル領域２どが島状であった訳であるが、本第２実施
例ではソース領域６４とウェル領域６は全て繋がってい
るので、従来例と比べてソースコンタクト６２の取り出
し方の自由度が通かに大きい。

第１０図には、ソースコンタクト領域６２の断面図を示
しているが、ソース領域６４とＰウェル領域６５とは、
全て繋がっているので同図ではソース領１ｉｉｌ！６４
だりからコンタクトを取っている。

尚、チＶンネル形成領域６５のコンタク１〜は適宜どこ
かで取れば良く例えば図示していないがチップの周辺部
等で取れば良い。

第１０図から明らかなように、ソースコンタクｔ−１ｆ
ｉ域６２の開口部ａ−の大きさは、第２図の従来例の開
口部ａに比ベラエル高１度領域４がない分だり明らかに
小さくて済むので、その分たり表面のドレイン小額域６
’１ａ又は６１ｂの幅ｄを広げて電流パスを増加さぼる
ことが可能となる。

一方、この第２実施例ではゲート電極６７は長方形の島
状に取り残されるため、それぞれにグー１〜コンタク１
〜を設けて導通させる必要があるが、パワーＭＯ８−Ｆ
ＥＴでは、ゲート電流はスイッチングの過渡期にしか流
れないためソース電極６８より細い配線でも良いわりで
ある。

従って、第１１図、第１２図の如く、相隣接するゲート
電極６７間を細いゲート配線７２で接続し、外部への電
極取り出しは図示していないがゲート端子１箇所で取れ
ば良い。ゲート配線７２はソース電極６８と同一行程（
例えば、ＡＩ蒸着後フォトエツチング）で形成すること
ができる。

次に、この第２実施例の作用を説明する。この第２実施
例においては、ゲート電圧を印加してチトンネルを形成
させると、第１０図に示１如く電流パスが形成されるが
、本実施例では第２図のようなウェル高濃度領域４を含
まない分だリソースコンタクト領域６２ａ又は６２ｂを
細く作ることができ、その分だけ電流パスを太くできる
。

また、前記第１実施例でも述へたように、ソースコンタ
クト６２ａ　、６２ｂをドレイン列１−。

■−で互いに半ピツチずらしたことにより、第９図に示
−リソース抵抗６３を低く押えることができる。

従って、第９図に示すソースコンタクト６２ａ。

６２ｂのビッヂを充分長く取ることができ、その分を電
流パスの形成に向けられるので従来以上に大きな電流を
流づことが可能になる。

尚、本発明は、ソースコンタクト６２ａ、６２ｂの配置
やドレイン小領域６１ａ　、６１ｂの形状を変えた点に
特徴があり、製造行程的には従来の行程をそのまま使用
づることができる。

以上の実施例の説明でも明らかなように、この発明に係
わるパワーＭＯ８−ＦＥＴは、細長形状を有する複数の
ドレイン小領域を長手方向へ１列に配列してなるドレイ
ン列を、相隣接するドレイン列間において各ドレイン小
領域が互い違いに対向するように適宜づらせて複数列だ
け配列するとともに、各ドレイン小領域の周囲をソース
領域で取り囲み、かつ各トレイン列を構成するドレイン
小領域とドレイン小領域との中間にはソースコンタクト
領域を設けてなるものであるから、従来に比ベソースコ
ンタクトの面積を大幅に減少さけその分だけ電流パスを
太くすることができるので、更に大きな電流を流づこと
が可能となるのである。

【図面の簡単な説明】

第１図は従来例の平面図、第２図は第１図のＡ−Ａ線断
面図、第３図は従来の他の一例の平面図、第４図は第３
図のＢ−Ｂ線断面図、第５図は第３図のＣ−Ｃ線断面図
、第６図は本発明の第１実施例の平面図、第７図は第６
図のＤ−Ｄ線断面図、第８図は第６図のＤ−Ｄ線断面図
の別の例を示す図、第９図は同第２実施例の平面図、第
１０図は第９図のＥ−Ｅ線断面図、第１１図は第９図の
Ｆ−Ｆ線断面図、第１２図は同第２実施例のＡ℃配線を
示す平面図である。 １、Ｉｌ、Ｉ′、Ｉｌ−・・・ドレイン列４２ａ　、’
４２ｂ　、６２ａ　、６２ｂ・・・・・・ソースコンタ
クト領域 ４４．６４・・・・・・ソース領域 ４９ａ　、　４．９　”ｂ　、　６１ａ　、　６１−ｂ
・・・・・・ドレイン小領域 第６図 第７図 ２ 第８図

Claims (1)

【特許請求の範囲】
1. （１）細長形状を有する複数のドレイン小領域を長手方
   向へ１列に配列してなるトレイン列を、相隣接覆るドレ
   イン列間において各ドレイン小領域が互い違いに対向す
   るように互いにピッチをづらせて複数列だ（プ配列し； かつ、各ドレイン小領域の周囲をソース領域で取り囲み
   ； 各ドレイン列を構成するトレイン小領域とドレイン小領
   域との中間には、ソースコンタクト領域を配置してなる
   ことを特徴とする縦型パワーＭＯ−ＦＥＴ０