JPS5938773Y2 - Characteristic measuring device - Google Patents

Characteristic measuring device

Info

Publication number
JPS5938773Y2
JPS5938773Y2 JP1979126113U JP12611379U JPS5938773Y2 JP S5938773 Y2 JPS5938773 Y2 JP S5938773Y2 JP 1979126113 U JP1979126113 U JP 1979126113U JP 12611379 U JP12611379 U JP 12611379U JP S5938773 Y2 JPS5938773 Y2 JP S5938773Y2
Authority
JP
Japan
Prior art keywords
signal
averaging
measuring device
digital
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1979126113U
Other languages
Japanese (ja)
Other versions
JPS5643950U (en
Inventor
公夫 楢原
正美 米田
Original Assignee
日本電気株式会社
全日本テレビサ−ビス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社, 全日本テレビサ−ビス株式会社 filed Critical 日本電気株式会社
Priority to JP1979126113U priority Critical patent/JPS5938773Y2/en
Publication of JPS5643950U publication Critical patent/JPS5643950U/ja
Application granted granted Critical
Publication of JPS5938773Y2 publication Critical patent/JPS5938773Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Description

【考案の詳細な説明】 本考案は被測定伝送路を通過した試験信号をA/D変換
して、デジタルデータに直し、次に伝送のひずみ特性を
前記デジタルをもとにデジタル演算して結果を自動的に
出力せしめる特性測定装置に関する。
[Detailed explanation of the invention] This invention converts the test signal that passed through the transmission line under test into digital data, converts it into digital data, and then digitally calculates the distortion characteristics of the transmission based on the digital data. This invention relates to a characteristic measuring device that automatically outputs.

従来、試験信号を使用して伝送特性を自動測定する装置
として、被測定伝送系を通過した後の試験信号に対し、
A/D変換器により、デジタルブタに変換し、しかる後
、該デジタルデータ値をもとに、デジタル演算器により
、ひずみの演算をせしめ、伝送の緒特性を求めるものが
あった。
Conventionally, as a device that automatically measures transmission characteristics using a test signal, the test signal after passing through the transmission system under test is
In some cases, the data is converted into a digital data value using an A/D converter, and then, based on the digital data value, distortion is calculated using a digital arithmetic unit to determine the initial transmission characteristics.

これらのデジタル自動測定装置に共通する手法として、
試験信号をサンプリングして量子化しデジタルデータを
得る場合、周期性をもつ前記試験信号の同一測定点を、
デジタル的に加算平均して、ランダム雑音の影響を取除
くことが行われている。
As a common method for these digital automatic measuring devices,
When sampling and quantizing a test signal to obtain digital data, the same measurement point of the periodic test signal is
Digital averaging is performed to remove the effects of random noise.

周知のごとく加算平均の回数を増して行くとランダム雑
音の影響は次第に減少して、試験信号レベルに対する測
定信頼度は向上される。
As is well known, as the number of averaging operations is increased, the influence of random noise is gradually reduced, and the reliability of measurement of the test signal level is improved.

言いかえれば、被測定信号のS/Nが悪い程、ある一定
の測定信頼度を得るには加算平均の回数をふやす必要が
あることが知られている。
In other words, it is known that the worse the S/N of the signal under test, the more it is necessary to increase the number of averaging operations in order to obtain a certain level of measurement reliability.

従来かかるデジタル自動測定装置は、平均化回数をあら
かじめ固定しておくか、あるいは、測定装置の操作盤に
あるプリセット手段により、人為的に設定していた。
Conventionally, in such digital automatic measuring devices, the number of times of averaging has been fixed in advance, or it has been set artificially by a preset means on the operation panel of the measuring device.

しかしながら、被測定伝送系のS/N値は、測定前に予
知出来るものではない為、従来の装置では、ある時は被
測定信号のS/Nが良好であるにもかかわらず信号の加
算平均回数を多くし過ぎて測定に必要以上の時間をかけ
たり、すた反対に、被測定信号のS/Nが悪いにもかか
わらず加算平均回数が少ない為に測定値の信頼度が低い
と言った不合理なところがあった。
However, since the S/N value of the transmission system under test cannot be predicted before measurement, conventional equipment sometimes uses the arithmetic average of the signal even though the S/N of the signal under test is good. If you measure too many times and it takes more time than necessary, or conversely, even though the S/N of the signal being measured is poor, the reliability of the measured value is low because the average number of times is too small. There was something irrational about it.

したがって、本考案の目的は従来の欠点を除いて、被測
定信号のS/Nに応じて加算平均回数が決められ、はぼ
一定の測定信頼性塵をもつ特性測定装置を提供すること
である。
Therefore, an object of the present invention is to eliminate the drawbacks of the conventional method and provide a characteristic measuring device in which the number of times of addition and averaging is determined according to the S/N ratio of the signal under test, and which has approximately constant measurement reliability. .

本考案によれば、被測定信号のS/Nを最初に測定して
、該S/N比に対応させて信号レベルの加算平均回数を
決め、該回数値で信号レベルの加算平均を行ったデジタ
ル値を使って、ひずみ演算を実行するデジタル特性測定
装置が得られる。
According to the present invention, the S/N of the signal to be measured is first measured, the number of times the signal level is averaged is determined in accordance with the S/N ratio, and the signal level is averaged based on the number of times. A digital characteristic measuring device is obtained that uses digital values to perform strain calculations.

すなわち本考案は、入力被測定アナログ信号をデジタル
データに変換するA/D変換手段と、入力信号のデジタ
ルデータを加算する手段と、雑音測定用信号のデジタル
データを自乗加算する手段と、前記加算後のデジタルデ
ータを一時記憶させるバッファメモリーと、バッファメ
モリーに格納されたデジタルデータを演算するデジタル
演算手段と演算後の測定データを出力する出力手段と、
上記各部のタイミングを制御する制御手段とから構成さ
れ、S/N比を、一定の加算平均回数後、点検し、その
結果に対応して加算平均をさらに続けるか、ひずみ演算
処理に移行させるか判定し、常に適切な加算平均回数の
基に、被測定伝送系のひずみ演算を実行させることを特
徴としている。
That is, the present invention includes an A/D conversion means for converting an input analog signal to be measured into digital data, a means for adding the digital data of the input signal, a means for square-adding the digital data of the noise measurement signal, and a means for adding the digital data of the noise measurement signal. a buffer memory for temporarily storing subsequent digital data; a digital calculation means for calculating the digital data stored in the buffer memory; and an output means for outputting the measured data after calculation;
It is comprised of a control means that controls the timing of each of the above parts, and checks the S/N ratio after a certain number of times of addition and averaging, and depending on the result, determines whether to continue adding and averaging further or to move to distortion calculation processing. It is characterized in that the distortion calculation of the transmission system under test is always executed based on the appropriate number of times of addition and averaging.

次に本考案の実施例の図面を参照して本考案を詳細に説
明する。
The present invention will now be described in detail with reference to drawings of embodiments of the present invention.

第1図は、テレビ映像信号の伝送系のひずみを測定する
為に用いられるVITS信号自動測定装置に応用した実
施例を示す。
FIG. 1 shows an embodiment in which the present invention is applied to a VITS signal automatic measuring device used to measure distortion in a television video signal transmission system.

第1図において、被測定伝送系を通過したテレビ映像信
号から、試験信号としてのVITSが抜きとられ、A/
D変換器1に加えられる。
In Figure 1, VITS as a test signal is extracted from a television video signal that has passed through the transmission system under test, and
is added to the D converter 1.

A/D変換器1には、スタートスイッチ8の指令が制御
回路7を介して、伝達され、アナログ入力信号をデジタ
ルデータに変換することが開始される。
A command from the start switch 8 is transmitted to the A/D converter 1 via the control circuit 7, and conversion of an analog input signal into digital data is started.

A/D変換後のデジタルデータSiは加算器2及び2乗
加算器3に入力され、ΣSiおよび、ΣSi2の結1
= 1 1= 1 果が、それぞれの出力として得られる。
The digital data Si after A/D conversion is input to the adder 2 and the square adder 3, and the resultant 1 of ΣSi and ΣSi2 is
= 1 1= 1 results are obtained as respective outputs.

こXにNは加算回数である。Here, N is the number of additions.

加算後のデータは、制御回路7から出力される番地に従
って、バッファメモリー4に一時記憶される。
The data after addition is temporarily stored in the buffer memory 4 according to the address output from the control circuit 7.

次に演算回路5は、バッファメモリー4より、ひずみ特
性演算に必要なデータを引出し、所定の演算を実行して
結果をプリンター6へ出力する。
Next, the arithmetic circuit 5 extracts data necessary for strain characteristic calculation from the buffer memory 4, performs a predetermined calculation, and outputs the result to the printer 6.

この場合の演算項目指令及び、出力指令は全て、制御回
路7から出される。
All calculation item commands and output commands in this case are issued from the control circuit 7.

いis/Nの演算に関しては、上記加算回数Nに対し、
周知のと釦り次式により求められる。
Regarding the calculation of is/N, for the above number of additions N,
It is obtained using the well-known Tobutsu formula.

これは例えば 1973年テレビ全国大会rV I T
Sのデジタル処理方式」(佐原2券田)に示される。
This is an example of the 1973 National Television Convention rV I T
Digital processing method of S” (Sawara Nikonida).

上記、S/Hの演算を他のひずみ特性演算、例えば、白
レベル、同期レベル、2Tパルスひずみ等に先行して実
施するように制御回路1の制御シーケンスを組んでおき
、S/N演算後、さらに加算演算を実行するが、あるい
は、他のひずみ特性演算に進むかを判定する。
The control sequence of the control circuit 1 is designed so that the S/H calculation described above is performed before other distortion characteristic calculations, such as white level, synchronization level, 2T pulse distortion, etc., and after the S/N calculation. , further performs an addition operation, or determines whether to proceed to another distortion characteristic operation.

すなわち、演算回路5には、あらかじめ、S/N値と、
加算回数との関係が記憶されており、所定の測定信頼度
が、得られるように加算回数が決定される。
That is, the arithmetic circuit 5 has the S/N value and
The relationship with the number of additions is stored, and the number of additions is determined so that a predetermined measurement reliability can be obtained.

実施例では信頼係数を0.95と考え、S/N−30d
B以下に対しては512(=29)回、S/N30〜4
0dBに対しては256(=2”)回、S/N=40〜
50dBに対しては128(−27回)、S/N=50
dB以上に対しては、64(−26)回として記憶しで
ある。
In the example, the reliability coefficient is assumed to be 0.95, and S/N-30d
For B or below, 512 (=29) times, S/N 30-4
256 (=2”) times for 0dB, S/N=40~
128 (-27 times) for 50 dB, S/N = 50
For dB or more, it is stored as 64 (-26) times.

第2図は、本考案の第2の実施例を示す系統図である。FIG. 2 is a system diagram showing a second embodiment of the present invention.

第2の実施例は、第1の実施例における加算器2自乗加
算器3、演算回路5および制御回路7をマイクロプロセ
ッサ12で置換えたもので加算、自乗加算、特性演算お
よびシーケンス制御を全てソフトウェア化している。
In the second embodiment, the adder 2, square adder 3, arithmetic circuit 5, and control circuit 7 in the first embodiment are replaced with a microprocessor 12, and the addition, square addition, characteristic calculation, and sequence control are all performed by software. It has become

以下、第2図の系統図および第3図のソフトウェア処理
フローに従い、動作を説明する。
The operation will be described below according to the system diagram in FIG. 2 and the software processing flow in FIG. 3.

第2図においてスタートスイッチ14をオンとするとマ
イクロプロセッサ12は、第3図に示すプログラムの実
行を開始する(処理21)オず、データ入力処理22に
よりVITS入力信号をA/D変換器11によりデジタ
ルデータに変換後、マイクロプロセッサ12へ取込む。
In FIG. 2, when the start switch 14 is turned on, the microprocessor 12 starts executing the program shown in FIG. After converting into digital data, it is taken into the microprocessor 12.

次に加算、自乗加算処理23により前記入力データ中、
S/N測定の信号箇所について、加算と自乗加算の演算
を実行し、その他の信号箇所については、加算演算のみ
実行せしめる。
Next, in the input data by addition and square addition processing 23,
Addition and square addition calculations are performed for signal locations for S/N measurement, and only addition calculations are performed for other signal locations.

次に、処理24により加算回数Nが2nに達しているか
否か判定する。
Next, in step 24, it is determined whether the number of additions N has reached 2n.

(こΣに、nはイニシャル時に、6に設定しておく。(In this case, n is initially set to 6.

)Nが2nに達していない場合は処理22へ戻り、N=
2 であれば、S/N演算処理25に進む。
) If N has not reached 2n, return to process 22 and set N=
If it is 2, the process proceeds to S/N calculation processing 25.

処理25では先に述べた(1)式に従い、S/Hの演算
を行う。
In process 25, S/H is calculated according to equation (1) described above.

次に処理26において処理25で求めたS/N値に対し
、現在の加算回数Nが所要の信頼度を満足するか否か実
施例1で述べた方法によりチェックして満足しない場合
は処理27を経て、処理22へ戻る。
Next, in process 26, it is checked whether the current number of additions N satisfies the required reliability with respect to the S/N value obtained in process 25, using the method described in Example 1, and if it is not satisfied, process 27 After that, the process returns to process 22.

尚、処理27では、nをn+mに置換えるがmは1.2
.3のいずれかの数値でS/Nの値により、決定される
In addition, in process 27, n is replaced with n+m, but m is 1.2
.. It is determined by the S/N value of one of the three values.

一方、処理26でNが所要信頼度を満足するものであれ
ば、次の特性演算処理28へ進み、こXで各種の特性演
算、例えば白レベル、同期レベル、2Tパルスのひずみ
等の演算を実行する。
On the other hand, if N satisfies the required reliability in process 26, the process proceeds to the next characteristic calculation process 28, where various characteristic calculations are performed, such as white level, synchronization level, 2T pulse distortion, etc. Execute.

しかる後、処理29により、演算結果をプリンター13
へ出力せしめる。
After that, in process 29, the calculation result is sent to the printer 13.
Output to.

プリンター13への打出しが完了すると処理30にて、
一連の自動特性測定処理を終了する。
When the printing to the printer 13 is completed, in process 30,
The series of automatic characteristic measurement processing ends.

本考案は以上説明したように、デジタル信号測定に際し
信号レベル測定の為の加算平均回数を、S/Hの値に対
応して、適切に決定させることにより、従来のように特
性測定結果に対する信頼度のばらつきはなくなり、しか
も不必要に測定時間が長く掛ることもなくなる為、自動
測定装置としての機能は向上される。
As explained above, the present invention improves the reliability of characteristic measurement results by appropriately determining the number of times of addition and averaging for signal level measurement during digital signal measurement in accordance with the S/H value. The function as an automatic measuring device is improved because there is no variation in the degree of measurement, and the measuring time is not taken unnecessarily long.

尚、上記実施例ではVITSの自動m1J9装置に関し
て、説明を行ったが、本考案はVITS測定に限定され
るものではなく繰返し試験信号を使用して、伝送等のひ
ずみ測定を行う測定器全搬について適用されることは言
う1でもない。
In the above embodiment, the VITS automatic m1J9 device was explained, but the present invention is not limited to VITS measurements, but is applicable to all measuring instruments that measure transmission distortion using repetitive test signals. There is nothing that applies to this.

また、前記実施例では、出力部にプリンターを使用して
いるが、これは他の装置、例えば、ディジタルディスプ
レイ等に置換えることもできる。
Further, in the above embodiments, a printer is used as the output unit, but this can be replaced with another device, such as a digital display.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本考案の第一の実施例を示す系統図第2図は
本考案の第二の実施例を示す系統図、第3図は、第二の
実施例の装置に含すれるマイクロ7″Oセツサの処理プ
ログラムの流れ図である。 図において、1及び11・・・A/D変換器、2・・・
加算器、3・・・自乗加算器、4・・・バッファメモリ
、5−・・演算回路、6,13・・・プリンタ、7・・
・制御回路、8,14・・・スタートスイッチ。
Fig. 1 is a system diagram showing a first embodiment of the present invention. Fig. 2 is a system diagram showing a second embodiment of the present invention. Fig. 3 is a system diagram showing a system according to a second embodiment of the present invention. It is a flowchart of the processing program of the micro 7'' O setter. In the figure, 1 and 11... A/D converter, 2...
Adder, 3... Square adder, 4... Buffer memory, 5-... Arithmetic circuit, 6, 13... Printer, 7...
- Control circuit, 8, 14...start switch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] アナログ入力信号をデジタル信号に変換するA/D変換
器と、前記A/D変換器の出力を受は前記アナログ入力
信号のS/Nを測定するS/N測定手段と、前記S/N
測定手段の出力に応じて加算平均の回数が制御される加
算平均化手段と、前記加算平均化手段の出力を受は入力
アナログ入力信号の特性を測定する特性測定手段とを具
備することを特徴とする特性測定装置。
an A/D converter that converts an analog input signal into a digital signal; an S/N measuring means that receives the output of the A/D converter and measures the S/N of the analog input signal; and the S/N
It is characterized by comprising: averaging means for controlling the number of times of averaging according to the output of the measuring means; and characteristic measuring means for receiving the output of the averaging means and measuring the characteristics of the input analog input signal. Characteristic measuring device.
JP1979126113U 1979-09-12 1979-09-12 Characteristic measuring device Expired JPS5938773Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1979126113U JPS5938773Y2 (en) 1979-09-12 1979-09-12 Characteristic measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1979126113U JPS5938773Y2 (en) 1979-09-12 1979-09-12 Characteristic measuring device

Publications (2)

Publication Number Publication Date
JPS5643950U JPS5643950U (en) 1981-04-21
JPS5938773Y2 true JPS5938773Y2 (en) 1984-10-29

Family

ID=29358006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1979126113U Expired JPS5938773Y2 (en) 1979-09-12 1979-09-12 Characteristic measuring device

Country Status (1)

Country Link
JP (1) JPS5938773Y2 (en)

Also Published As

Publication number Publication date
JPS5643950U (en) 1981-04-21

Similar Documents

Publication Publication Date Title
US20040167745A1 (en) Measured data synchronization system
JPS5938773Y2 (en) Characteristic measuring device
CN109976955B (en) Clock frequency test circuit and measuring and calculating method
US3940687A (en) Method for controlling active power distribution in power transmission lines and a controller for effecting same
JP3291102B2 (en) Ultrasonic distance measuring device
JPS6263839A (en) Method and device for automatic calibration of gas analyzer
JPH0643521U (en) Calibrator for electromagnetic flowmeter
JP4283968B2 (en) Moderator temperature coefficient measuring method and moderator temperature coefficient measuring apparatus for nuclear reactor
JPS6347296B2 (en)
JPH0413979A (en) Resistance value measuring apparatus
JP2924166B2 (en) Signal transmitter
JPS6248866B2 (en)
JPS58186841A (en) Logarithmic converter
JPH08182056A (en) Electronic controller
JPH02154179A (en) Automatic gain controller
JPS63117569A (en) Video signal processing unit
JP2624847B2 (en) Engine test equipment
SU890287A1 (en) Measuring device statistical error determination method
JP3134401B2 (en) Auto white balance circuit of television camera device
JP3346052B2 (en) Signal level display
JPS61149869A (en) Waveform analytic system
JP3314843B2 (en) AC measuring device
JPH0153546B2 (en)
JPS6015526A (en) Span adjusting method of electronic balance and balance using said method
JPH07260850A (en) Servo analyzer