JPS5938669A - Icテスタのピン接続機構 - Google Patents

Icテスタのピン接続機構

Info

Publication number
JPS5938669A
JPS5938669A JP57148518A JP14851882A JPS5938669A JP S5938669 A JPS5938669 A JP S5938669A JP 57148518 A JP57148518 A JP 57148518A JP 14851882 A JP14851882 A JP 14851882A JP S5938669 A JPS5938669 A JP S5938669A
Authority
JP
Japan
Prior art keywords
guide
board
pin
performance
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57148518A
Other languages
English (en)
Other versions
JPS638434B2 (ja
Inventor
Shinichi Hayashi
林 愼一
Junichiro Kobayashi
純一郎 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP57148518A priority Critical patent/JPS5938669A/ja
Publication of JPS5938669A publication Critical patent/JPS5938669A/ja
Publication of JPS638434B2 publication Critical patent/JPS638434B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はICテスタのテストヘッド内の、ピンボード側
コンタクトピン端部とIC接続部を有するパフォーマン
スポード側コンタクトパッド間で接触不良が生じないよ
うにしたピン接続機構に関する。
ICテスタは本体部分と、インタフェースとなるテスト
ヘッドとに分れ、テストヘッドは、インタフェース回路
を搭載したビンボードを内部に収納し、また試験すべき
I (”を接続するソケットを表面に取付けたパフォー
マンスポードな上部に有スル。ビンボードとパフォーマ
ンスポードとは、ビンボードのエツジに取付けたピンコ
ネクタに弾性的に植設された多数本のコンタクI・ピン
端部と、パフォーマンスポード裏面に対応して配設した
多数個所のコンタクトパッドとの接触によって、電気的
に接続される。1つのテストヘッド内に収納されるピン
ボードの枚数は数十枚に達することもあり、コンタクト
ピンンとコンタクトパッドとによる接続個所は非盾に多
数となる。そのため個々の接触部における接触圧力は小
さくても全接触部における接触圧力を合計すると例えば
20KFにも達し、テストヘッド底部でビンボードをエ
ツジカード方式の接続部を介して支持するボードが凹面
に変形したり、パフォーマンスボード自体[多少そりが
生じている場合もあって、上記ピンとパッドとによる接
続部分で接触不良が生じ易かった。しかし、パフォーマ
ンスボードは被試験ICの品種に応じて交換する必要が
あるため、コンタクトピンとコンタクトパッドによる接
続方式には捨て難い長所がある。
本発明の目的はコンタクトピンとコンタクトパッドによ
る接続方式を採用しigがら接触不良が生じないように
したtCテスタのピン接続4iJt 4?gを提供する
ことにある。
上hi]目的を達成するために本発明においては、各ビ
ンボードのエツジに取付けるピンコネクタに、ピ/に対
し所定の相対位置に高い寸法精度を持ち上端辺(に切込
みを有するガイドをピンと同方向に突出させて設け、一
方パフォーマンスポードにもこれらガイドに正しく対応
する位置に丁度ガイドが通れる孔をあけておいて、各ガ
イド(ビンボード枚数と同数だけある)をパフォーマン
スポードの対応位置にあけた孔を通ってボードの表面側
に突出させ、更に、これら突出した各ガイドに対応する
位置にガイド断面に適応した形状の貫通孔と孔の縁に沿
りてガイドの切込みに係合する傾斜面をもつ(さび状部
を設けたくさび板を、各貫通孔を各ガイド突出部が通り
抜けるようにパフォーマンスボード表面に重ね、(さび
状部がガイドの切込みの上端とパフォーマンスポード表
面の間のすきまにくいこむようにくさび板を摺動させ、
ガイドをガイド形状とくさび状部形状により℃定まる所
定位置まで正しく引上げるようにした。各ビンボードは
、それぞれ下方のエツジカード方式接続部でテストヘッ
ドの底面ボードと接続し、かつ支持されて(↓いるが、
また一方では、上部エツジに取付けたビンコネクタのガ
イドを介してパフォーマンスポードに吊下げられ支持さ
れた状態となる。ビンコネクタ、ガイド、それを引上げ
るくさび板は、かなり高精度に作られているから、コン
タクトピン端部とコンタクトパッドの位置合わせは当然
自動的に行なわれ、またビンコネクタとパフォーマンス
ポードとは平行になってコンタクトピンはパフォーマン
スボード裏面のコンタクトパッドに垂直に、はぼ一様な
圧力で接触するから、接触不良やビン曲りは生じない。
くさび板の(さび状部の傾オ゛)を緩(設定しておけば
、(さび板の摺動圧ntは長(なるが、くさび板を容易
に動かせる。結局パフォーマンスボードなどの交換も容
易になる。
以下本発明を図面によって説明する。
第1図は従来のビンボードlを示し、18はインタフェ
ース回路、1bはエツジカード方式接続部、2はビンコ
ネクタ、3はビンコネクタに弾性的に11!設されたコ
ンタクトピンである。
第2図は本発明に係るビンボード1′を示し、ビンコネ
クタ2aにはピンと同方向に突出したガイド4が設けで
ある。
第3図は本発明に係るビンボード1′のピンコネクタ2
a近傍の拡大斜視図である。図示例では、プラスチック
製ピンコネクタ2aに全系、44当ガイド4を取付けで
あるが、高精度で経時的t′法狂いが生じないように作
れるならば、ビンコネクタ2aとガイド4を一体に成形
してもよい。なお4aはガイドの端部の近くに設けた切
込みである。
第4図は本発明に係るくさび板5の斜視図で、6は第2
,3図に示したガイド4が通り抜ける貫通孔、7は孔の
縁に沿った(さび状部である。
第5図は、ガイド4を、パフォーマンスポード8に穿っ
た孔8aを通ってボード表面側に突出させ、パフォーマ
ンスポード表面に更に(さび板5を、貫通孔6をガイド
4の突出部が通り抜けるように重ねた状態を示す図で、
実際にはピノボード7は鉛直下方、パフォーマンスボー
ド8等は鉛直上方に位置する。図(al 、 (bl 
、 (C)に示す如く、くさび板5をパフォーマンスポ
ード80表面に沿って摺動さ良ると、(さび状部7が、
ガイドの切込み4aの上端とパフォーマンスポード8表
面の間のすきまに順次くいこんでガ・イド4を引上げる
(この図では左方から右方へ動かす)。弾性的にピンコ
ネクタ2aに植設したコンタクトピン3の端部の高さは
当初(図(al 入植設作業時の誤差(公差内)の?で
不揃いであるが、図(C)に示ずくさび板摺動後は、ど
のピンもパフォ・−ランスポード8裏面に設しyたコン
タクトパッド(紙面に直角になっているから図には絣、
れない)に確実に接触するようになか 第6図は本発明一実施例の実装説明図で、テストヘッド
10内部には、多数枚のピノポードlがガイド4を上に
して図tc)に示す如へ収納され℃おり、その上K l
;1(1))に示すガイド用の孔9aを設けたふた9を
取(=Jけ、その上に図(alに示すパフォーマンスポ
ード8を、テストヘッド10内部にコンタクトパッドが
面し、外面にIC用ソケットが出るようにのせ、パフォ
ーマンスポードの孔8aを通って突出したガイド4の端
■(がくさび板5の孔6を通り抜けて更に突出−するよ
うにくさび板をパフォーマンスポード表面に重ね、くさ
び版をガ・イド4を引上げるように摺!・]させてパフ
ォーマンスボードのテストヘッドへの(交換)装着を終
了−4−る。
第7図は本発明の他の実施例の実装説明図で、図(d)
に示す如くピンポードlが放射状に配列してテストヘッ
ド10’内に収納されている以夕1は第6図に示した実
施例と同様で、図(b)に示すパフォーマンスポード8
の装着法も自明であろう。本実h1例ではくさび板5は
図(atに示す如くリング状で、摺動も円周方向に回転
させる。
以上説明したように本発明によれば、ガイドとラドの接
触による電気的接続を、容易に、確実に行うことができ
る。
【図面の簡単な説明】
第1図は従来のピンボードの正面図、第2図は本発明に
係るビニ/ボードの正面図、第3図は本発明に係るビン
コネクタ近傍の拡大斜視図、第4図は本発明に係るくさ
び板の要部拡大斜視図、第5図(a) 、 (bl 、
 (C)は本発明の根幹をILすくさび板とガイド切込
み係合部の作用説明図、第6図(a) 、 (bl 。 tc)は本発明一実施例の実装説明図、第7図(a) 
、 Tbl。 (C) 、 (dlは本発I)1]の他の実施例の実装
説明図である。 l・・・ピンボード、2a・・・ビンコネクタ、3・・
・コンタクトピン、4・・・ガイド、4a・・・ガイド
の切込み、5・・・(さび板、7・・・くさび状部、8
・・・パフォーマンスポード、IO・・・テストヘッド
。 代理人 弁理士  縣   武 雄 =359 第  1  図 第  2  図 第  3  図 代曜ム弁層士 J誕  上式゛ I■ 第  5  図 第6図 360 第  7 図

Claims (1)

    【特許請求の範囲】
  1. Icテスタ本体と被試験ICの中間に介在し、インタフ
    ェース回路を搭載した多数枚のビンボードを内部に収納
    し、かつ被試験IC接続部を表面KH’にけたパフォー
    マンスポードを上部に備えたテストヘッドの、前記ピン
    ボードのエツジに取付けたピンコネクタから弾性的に突
    出した多数本のコンタクトピンど前記パフォーマンスポ
    ード裏面に対応配設した多数個所のコンタクトパッド間
    のピン接続機構において、前記ピンコネクタそれぞれに
    端部の近くに切込みを有するガイドを突設し、これらガ
    イドに対応して前記パフォーマンスポードに穿った孔に
    それぞれガイドを貫通させて表面1IIlに突出さ・毬
    、更に、これら突出した各ガイドに対応する。ftjr
    f)孔と孔の縁に沿ってガイドの切込みに係合するくさ
    び状部を設けたくさび板を、各貫通孔を各ガイド芙出部
    が通り抜けるようにパフォーマンスポード表面に爪ね、
    前記くさび状部がガイドの切込みにくいこむように摺動
    させて、パフォーマンスポードにガイドを介してビンボ
    ードを担持1尽せるようにしたことを特徴とするICテ
    スタのピン接続機構。
JP57148518A 1982-08-28 1982-08-28 Icテスタのピン接続機構 Granted JPS5938669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57148518A JPS5938669A (ja) 1982-08-28 1982-08-28 Icテスタのピン接続機構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57148518A JPS5938669A (ja) 1982-08-28 1982-08-28 Icテスタのピン接続機構

Publications (2)

Publication Number Publication Date
JPS5938669A true JPS5938669A (ja) 1984-03-02
JPS638434B2 JPS638434B2 (ja) 1988-02-23

Family

ID=15454562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57148518A Granted JPS5938669A (ja) 1982-08-28 1982-08-28 Icテスタのピン接続機構

Country Status (1)

Country Link
JP (1) JPS5938669A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007113986A (ja) * 2005-10-19 2007-05-10 Yokogawa Electric Corp Icテスタ
JP2008014730A (ja) * 2006-07-04 2008-01-24 Nec Electronics Corp 半導体検査装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007113986A (ja) * 2005-10-19 2007-05-10 Yokogawa Electric Corp Icテスタ
JP2008014730A (ja) * 2006-07-04 2008-01-24 Nec Electronics Corp 半導体検査装置

Also Published As

Publication number Publication date
JPS638434B2 (ja) 1988-02-23

Similar Documents

Publication Publication Date Title
JP3280796B2 (ja) Icデバイス用装置
US4528500A (en) Apparatus and method for testing circuit boards
TW451119B (en) Pallet, system and method for use in testing and/or installing software onto a personal computer system unit
JPH022547B2 (ja)
EP0220311A1 (en) Pc board test fixture
US4841231A (en) Test probe accessibility method and tool
US7301358B2 (en) Contactor assembly for testing electrical circuits
KR100720788B1 (ko) 인쇄 회로 기판을 이용해 칩을 테스트하기 위한 장치
JPS5938669A (ja) Icテスタのピン接続機構
CN209961800U (zh) 一种手动pcb调试用简易夹具
KR20080060624A (ko) 반도체디바이스 테스트시스템의 커넥팅 장치
JPH02250283A (ja) Icソケットにおけるic取り出し機構
US6942497B2 (en) Socket assembly for test of integrated circuit, and its integrated circuit and tester
EP0299232A1 (en) Circuit board test fixture
KR100496634B1 (ko) 테스트 소켓
JPH05251145A (ja) Soj型icソケット
JPH06267629A (ja) Icテスト装置
CN100359761C (zh) 电路板测试机构
CN215299745U (zh) 转接器
CN109408305A (zh) 硬盘背板测试工装
US20010033180A1 (en) Test pin with removable head
CN209930613U (zh) 印刷电路板、烧录冶具及烧录组件
JP2965174B2 (ja) 半導体素子検査装置
JP4331356B2 (ja) 電気回路装置
US6605952B2 (en) Zero connection for on-chip testing