JPS593630U - パルス整形回路 - Google Patents
パルス整形回路Info
- Publication number
- JPS593630U JPS593630U JP9908582U JP9908582U JPS593630U JP S593630 U JPS593630 U JP S593630U JP 9908582 U JP9908582 U JP 9908582U JP 9908582 U JP9908582 U JP 9908582U JP S593630 U JPS593630 U JP S593630U
- Authority
- JP
- Japan
- Prior art keywords
- value
- pulse
- hold
- hold circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案パルス整形回路の一実施例を示す接続図
、第２図〜第４図は本考案の動衿を説明するためのタイ
ムチャートである。 −３・・・最大値ホールド回
路、４・・・最小値ホールド回路、６・・・平均値回路
、７・・・コンパレータ。
、第２図〜第４図は本考案の動衿を説明するためのタイ
ムチャートである。 −３・・・最大値ホールド回
路、４・・・最小値ホールド回路、６・・・平均値回路
、７・・・コンパレータ。
Claims (1)
- 一方の入力端子にパルス入力が加えられ、他方の入力端
子に基準値が加えられて、出力端子にパルス入力を波形
整形したパルス出力を発生するコンパレータと、前記パ
ルスの入力のハイレベル値をホールドする最大値ホール
ド回路と、前記パルス入力のローレベル値をホールドす
る最小値ホールド回路と、前記最大値ホールド回路のホ
ールド値と最小値ホールド回路のホールド値の平均値を
演算し、前記コンパレータの基準値とする手段とを備え
たパルス整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9908582U JPS593630U (ja) | 1982-06-30 | 1982-06-30 | パルス整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9908582U JPS593630U (ja) | 1982-06-30 | 1982-06-30 | パルス整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS593630U true JPS593630U (ja) | 1984-01-11 |
Family
ID=30234967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9908582U Pending JPS593630U (ja) | 1982-06-30 | 1982-06-30 | パルス整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593630U (ja) |
-
1982
- 1982-06-30 JP JP9908582U patent/JPS593630U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58135121U (ja) | レベルシフト回路 | |
| JPS593630U (ja) | パルス整形回路 | |
| JPS5821866U (ja) | レベル検出装置 | |
| JPS5956572U (ja) | 電流検出装置 | |
| JPS5857918U (ja) | 最高点保持回路 | |
| JPS5976143U (ja) | 位相制御回路 | |
| JPS5982881U (ja) | ドリフト補正回路 | |
| JPS58107633U (ja) | 出力回路 | |
| JPS5816564U (ja) | ヒステリシス回路 | |
| JPS5891173U (ja) | ピ−クレベル検出回路 | |
| JPS5823432U (ja) | 雑音抑圧回路 | |
| JPS58123683U (ja) | 白ピ−ククリツプ回路 | |
| JPS58101232U (ja) | マイクロコンピユ−タ | |
| JPS5819540U (ja) | 時限回路 | |
| JPS583683U (ja) | ト−ン信号検出回路 | |
| JPS5811332U (ja) | 波形整形回路 | |
| JPS6062124U (ja) | 定電圧回路 | |
| JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
| JPS5961667U (ja) | 直流分再生回路 | |
| JPS6079819U (ja) | 負荷電流制限回路 | |
| JPS58109792U (ja) | 音声信号遅延装置 | |
| JPS5823433U (ja) | 雑音抑圧回路 | |
| JPS593631U (ja) | パルス整形回路 | |
| JPS5928722U (ja) | バツクアツプ電源利用のカウンタメモリ方式における保護回路 | |
| JPS6146637U (ja) | モ−ドプログラミング回路 |