JPS5935081B2 - パルス状ノイズ抑制回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、レコード盤上のスクラッチによつて生ずるオ
ーデイオ信号におけるパルス状ノイズを抑制するに当り
、オーデイオ周波数入力端子およびオーデイオ周波数出
力端子の間に接続され、かつ制御入力端子を有するノイ
ズ抑制器を設けた信号処理部と、前記オーディオ周波数
入力端子および前記制御入力端子の間に接続され、かつ
オーデイオ信号からパルス状信号を選択するため前記オ
ーティオ周波数入力端子に接続する第１限界選択回路を
設けた制御信号部とを備えるパルス状ノイズ抑制回路に
関するものである。

かかる回路は文献゛ＥｌｅｃｔｒＯｎｉｃＬｅｔｔｅｒ
ｓｌｌ９７６年１２月９日号、ＶＯｌ．ｌ２、ＮＯ．２
５第６５６〜６５７頁におけるＭ．Ｒ．Ｓａｃｈｓおよ
びＪ．Ｍ．Ｂｕｌｌｉｎｇｈａｍによる論文″Ａｕｄｉ
ＯｄｉｓＣｓｃｒａｔｃｈｆｉｌｔｅｒ゛に開示されて
いる。

上記従米回路ではレコード盤上のスクラッチによつて生
ずるノイズの発生を第１限界選択回路において高域通過
フイルタ、レベル制御回路および検出器により検出して
いる。レコード盤上に録音した音楽においてある楽器例
えば打楽器および管楽器が優勢である部分では、レコー
ド盤上のスクラツチによつて生ずるノイズに極めて類似
したパルス状楽音信号が存在する。

かかる楽音部分に際してはこのようなパルス状楽音信号
が互に高速で追随するので、第１限界選択回路における
検出器により高速の妨害信号列としてかかるパルス状楽
音信号を認識するようにしている。従つてノイズ抑匍？
は連続的に高速で付勢され、その結果ノイズ抑制回路の
出力信号に不所望の歪を生ずるという欠点がある。本発
明の目的はかかる欠点を除去したノイズ抑制回路を提供
するにある。

そこで本発明のノイズ抑制回路は、前記第１限界選択回
路のパルス状信号からパルス状妨害信号を選択するため
前記第１限界選択回路および前記ノイズ抑制器の制御入
力端子の間に第２限界選択回路を接続し、前記第２限界
選択回路は第１限界検出回路および限界値を有するノイ
ズ検出器の間に接続した変換器を備え、前記変換器によ
つてパルス周波数を直流電圧に変換することによりパル
ス周波数に応じて、前記第１限界選択回路のパルス状信
号の振幅および前記ノイズ検出器の限界電圧の間の比を
変化させる如く構成したことを特徴とする。本発明は、
関連の楽音部分に際しては一般にパルス状楽音信号間の
時間間隔がレコード盤上のスクラツチによつて生ずる個
々のパルス状妨害または干渉信号の時間間隔よりかなり
小さく、２または３分の１乃至数分の１程度であること
を認識し、これを基礎としてなしたものである。

第１限界選択回路のパルス状信号が高いパルス周波数で
発生する場合、かかるパルス状信号は一般に楽音信号で
ある。しかしかかるパルス状信号は、偶発的に生ずる場
合、換言すれば低いパルス周波数で生ずる場合にはノイ
ズ信号であり、抑制する必要がある。本発明のノイズ抑
制回路はこの事実を利用する。

変換器によつて発生する直流電圧は第１限界選択回路の
パルス状信号のパルス周波数を示す。この直流電圧によ
つてノイズ検出器の限界電圧またはパルス状信号の振幅
を変化して、個別しで生起するパルス状信号だけが限界
電圧を越え、従つてノイズ検出器を付勢するようにする
ことができる。かくしてノイズ検出器の出力信号はレコ
ード盤上のスクラツチによつて生じたノイズだけを示す
。更に、本発明のパルス状ノイズ抑制回路の好適な実施
例は、前記変換器の直流電圧は少なくとも１５ｍ秒間に
少なくとも１２０Ｈｚのパルス周波数において休止レベ
ルから作動レベルへ変化し、かつ少なくともほぼ２００
ｍ秒間にわたりパルス状信号が欠如する場合作動レベル
から休止レベルへ指数関数的に変化し、前記ノイズ検出
器は前記作動レベルにおいてパルス状信号に対し最大不
感度を呈し、かつ前記ノイズ検出器はパルス状信号が発
生した場合前記休止レベルにおいて付勢される如く構成
したことを特徴とする。ノイズ抑制を識別できる度合は
周波数と共に増大する。

識別試験から、ノイズ抑制が５Ｈｚ以上の周波数で或る
期間にわたり行われた場合、即ちパルス状信号が２００
ｍ秒以下の時間間隔で互に追随している場合に識別が厄
介になることがわかつた。更に、５Ｈｚ以上、特に１２
０Ｈｚ以上のパルス繰返し周波数で同時に生ずる５個以
上のパルス状信号は実際上ノイズによつて発生すること
はなく、所望の楽音信号によつて発生することがわかつ
た。

そこで本発明のノイズ抑制回路ではノイズ検出器を、例
えばトランペツトまたは打楽器から生ずる１２０Ｈｚ以
上のパルス周波数を有する高速のパルス状信号列によつ
て変換器から生ずる直流電圧により、ノイズ検出器をパ
ルス状信号によつて付勢できる作動レベルから１５ｍ秒
以内にパルス信号に対し不感度最大の状態へ移行させる
ようにする。

その場合ノイズ検出器の限界電圧およびパルス状信号の
振幅の間の比を適切に調整して、通常の優勢なノイズお
よび楽音パルスは限界電圧を越えることができないよう
にする、その場合に生ずる妨害信号はノイズ検出器を付
勢せず、従つて抑制されない。実際上かかる妨害信号は
パルス状楽音信号において殆んど知覚できない。しかし
レコード盤においてかかる楽音部分に当り、ノイズ検出
器の限界電圧を越え、従つてノイズ検出器が付勢される
ような大きい振幅変化を生ずる妨害信号が発生すること
がある。

かかる妨害信号は関連の楽音部分に際し知覚することが
でき、このような数個の妨害信号は前記殆んど知覚でき
ない妨害信号の場合とは異なり、抑制される。かかる楽
音部分の約２００ｍ秒後にノイズ検出器は再び作動状態
になる。従つてその場合に生ずるパルス状信号はノイズ
検出器およびノイズ抑制器を付勢するので、抑制される
。本発明のイノズ抑制回路の他の好適な実施例は、前記
第２限界選択回路が、前記第１限界選択回路および前記
変換器の間に接続され、少なくとも実際上２ｍ秒の時定
数を有する単安定マルチバイブレータを備え、前記変換
器が直列接続したダイオードおよび充電抵抗を介し前記
単安定マルチバイブレータに結合されるコンデンサを備
え、前記コンデンサおよび充電抵抗のＲＣ時定数は少な
くとも実際上５ｍ秒とし、前記コンデンサに並列に放電
抵抗を接続し、そのＲＣ時定数は少なくとも実際上１０
０ｍ秒となる如く構成したことを特徴とする。

このようにした場合第１限界選択回路のパルス状信号は
まず単安定マルチバイブレータにおいて標準化され、然
る後コンデンサを介して加算される。

かかる標準化は、パルス周波数一直流電圧変換がパルス
状信号の形状とは無関係になるという利点を有する。単
安定マルチバイブレータの時定数並にコンデンサおよび
充電抵抗のＲＣ時定数が特定の値の場合、ノイズ検出器
は十分迅速に不感度最大の状態へ移行し、楽音信号を必
要以上に長期間抑制するのが防止される。コンデンサお
よび放電抵抗のＲＣ時定数が特定の値の場合、ノイズ検
出器は再び十分迅速に作動状態へ切替えられ、知覚でき
る厄介なノイズを抑制することができる。更に本発明の
他の好適な実施例では、前記変換器の出力端子を前記ノ
イズ検出器のトランジスタのベースに接続し、パルス状
信号に対し前記変換器を結線を介して分路する如く構成
したことを特徴とする。このようにした場合、ノイズ検
出器の限界電圧は変換器からの直流電圧をノイズ検出器
のトランジスタのベース・エミツタ・バイアス電圧に加
算することにより変換器からの直流電圧によつて変化さ
せる。

この目的のため本例では直流電圧をこのトランジスタの
ベースに供給する。分路の態様に応じて第１限界選択回
路のパルス状信号または単安定マルチバイブレータの標
準化パルスも結線を介しベースに供給される。パルス周
波数が増大した場合変換器からの直流電圧従つてトラン
ジスタのベース・エミツタ・バイアス電圧の増大により
、結線を介して供給されるパルス状楽音信号はトランジ
スタを導通させることができない。一方、パルス周波数
が低い場合にはパルス状妨害信号によつては直流電圧は
実際上増大せず、従つてパルス状妨害信号は結線を介し
トランジスタを導通させることができる。更に本発明の
他の好適な実施例でぱ、前記検出器が限界電圧を有し、
かつ前記レベル制御回路が少なくとも実際土３ｍ秒の時
定数を有するＲＣ回路網を備えて、オーデイオ信号のダ
イナミツクレンジおよび前記検出器の限界電圧を互に一
定の比になるよう制御する如く構成したことを特徴とす
る。

このようにした場合、パルス状信号は第１限界選択回路
においてオーデイオ信号のダイナミツクレンジに起因す
る振幅変化から分離される。

ＲＣ制御回路網が前記時定数の場合、その出力信号はオ
ーデイオ信号のダイナミツクレンジにつき許容できる表
示を与える。この出力信号を使用して検出器の限界電圧
または擾乱されたオーデイオ信号の振幅を適切に変化し
て、パルス状信号だけが検出器の限界電圧を越えるよう
にすることができる。従つて検出器の出力信号は、所望
の楽音信号または不所望の妨害信号であるパルス状信号
だけを示す。更に本発明の好適な実施例では、前記レベ
ル制御回路がダイナミツクレンジに起因するオーデイオ
信号の振幅変化を最小にするためＲＣ制御回路網を含む
ダイナミツク圧縮器を備え、前記検出器の限界電圧が固
定値を有する如く構成したことを特徴とする。

擾乱されたオーデイオ信号の圧縮はダイナミツク圧縮器
において行われ、その際ダイナミツクレンジに起因する
振幅変化は実際上一つの信号レベルに調整する一方、パ
ルス状振幅変化は認識可能状態に維持する。

かかるパルス状振幅変化は検出器の限界電圧を前記信号
レベルにできるだけ近い一定値に調整することによつて
選択され、前記パルス状振幅変化だけが限界電圧を越え
ることができる。更に、本発明は、ステレオレコード盤
上のスクラツチによつて生ずるステレオ信号におけるパ
ルス状妨害信号を抑制するに当り、オーデイオ周波数入
力端子が第１および第２入力端子を備え、オーデイオ周
波数出力端子が第１および第２出力端子を備え、制御信
号部が前記２個の入力端子に結合した差動増幅器を備え
、該差動増幅器の出力端子を前記レベル制御回路の信号
入力端子に結合するパルス状ノイズ抑制回路において、
前記制御信号部が前記２個の入力端子および前記レベル
制御回路の制御入力端子に結合した和増幅器を備える如
く構成したことを特徴とする。

実際上ステレオレコード盤上のスクラツチにより主とし
て垂直条溝変調が擾乱される。

この垂直条溝変調は、レコード盤土に録音した左側およ
び右側オーデイオ信号の差に対応する。従つてこの差信
号はスクラツチによつて生じたノイズ信号を検出するた
めに極めて好適である。前出の論文にかかる差信号の使
用が記載されている。実際土かかるスクラツチにより水
平条溝変調の擾乱される度合は遥に小さい。

水平条溝変調は左側および右側オーデイオ信号の和信号
に対応する。この和信号はステレオ信号のダィナミツク
レンジを示し、スクラツチに起因して和信号中に存在す
るノイズ信号の振幅は差信号におけるノイズ信号の振幅
に比べ遥に小さい。従つて和信号はステレオ信号のダイ
ナミックレンジを検出するのに極めて有利に使用するこ
とができる。このようにした場合、妨害信号は和信号か
ら導出され、制御入力端子に結合したＲＣ回路網におい
て得られる制御信号に対し制限された程度でのみ影響を
及ぼし、従つてステレオ信号のダイナミツクレンジに起
因するダイナミツク圧縮器の出力信号の振幅変化が実際
上平滑化され、かつ妨害信号から生ずる振幅変化は認識
可能状態に維持される。

更に本発明の他の好適な実施例では、前記レベル制御回
路が信号入力端子および限界値を有する検出器の間に接
続した第１制御可能増幅器と、制御入力端子に接続した
第２制御可能増幅器とを備え、該第２制御可能増幅器に
はその出力端子から全波整流器およびＲＣ回路網を経て
制御入力端子に至る負帰還を施し、前記第２制御可能増
幅器の制御入力端子は前記第１制御可能増幅器の制御入
力端子に接続する如く構成したことを特徴とする。

このようにした場合には、ステレオ信号のダイナミツク
レンジに起因する差信号における振幅変化は第１制御可
能増幅器において一つの信号レベルに制御される。この
制御のために必要でありかつステレオ信号のダイナミツ
クレンジを示す必要がある制御信号は大きい負帰還を施
した第２制御可能増幅器によつて和信号から得られる。
和信号のダイナミツクレンジに起因して和信号の振幅が
増大または減少した場合には、かかる制御信号をＲＣ制
御回路網において適切に形成して、第２制御可能増幅器
の利得が減少または増大するようにする。この制御信号
は、差信号において前記ダイナミツクレンジから招来す
る振幅変化を第１制御可能増！器の制御入力端子を介し
て一つの信号レベルに制御する。図面につき本発明を説
明する。

第１図は本発明回路の実施例を示し、本例は入力端子１
および２並に出力端子３および４の間に配置した信号処
理部９と、順方向ループ内に設けた制御信号部１０とを
備える。

信号処理部９は２個の同一並列信号路を備え、各信号路
は入力端子１および２に接続した前置増幅器５および６
、遅延回路７ａおよび７ｂ、出力端子３および４に接続
する被制御増幅器８ａおよび８ｂをそれぞれ縦続接続し
て構成する。遅延回路７ａおよび７ｂは遅延ユニツト７
を構成し、被制御増幅器８ａおよび８ｂはノイズ制御器
を構成する。制御信号部１０は入力端子１および２に接
続した前置増幅器１３および１４、これら前置増幅器１
３および１４の出力端子に接続した差動増幅器２９、並
に信号加算回路２１の抵抗１９および２０を介して前置
増幅器１３および１４の出力端子に接続した和増幅器２
『を備える。

差動増幅器２９は微分器５３を介してダイナミツク圧縮
器１１の信号入力端子１２に結合し、和増幅器２『はダ
イナミツク圧縮器１１の制御入力端子１５に結合する。
ダイナミツク圧縮器１１の出力端子３３は増幅器３０お
よび３５を介して単安定マルチバイブレータ３６に結合
する。単安定マルチバイブレータ３６は変換器３７に接
続し、この変換器３７はパルス周波数を直流電圧に変換
する。増幅器３０には固定限界電圧を設定する。変換器
３７には（増幅器３０および３５並に単安定マルチバイ
ブレータ３６と共に）、結線１７において直列接続した
結合コンデンサ３８および抵抗３９を並列に接続する。
ダイナミツク圧縮器１１の出力端子３３は結線１７を介
してノイズ検出器３２の入力端子４０に結合する。変換
器３７も入力端子４０に結合する。ノイズ検出器３２の
出力端子１８は関数発生器３４に結合する。関数発生器
３４の出力端子はノイズ抑制器８の制御入力端子４９に
接続する。レコード盤上に記録され、例えばプレーヤの
走査素子（図示せず）から生ずるオーデイオ周波数ステ
レオ信号の左側および右側オーデイオ信号ＬおよびＲを
個別に入力端子１および２に供給する。

信号処理部９においてはこれらオーデイオ信号を前置増
幅器５および６を介して同一範囲に増幅し、然る後遅延
ユニツト７において等しい期間にわたり遅延し、最後に
、例えばレコード盤上のスクラツチによつて生ずるノイ
ズの発生時に信号を抑制することによりノイズ抑制器８
においてノイズを除去する。かかるノイズ抑制のための
制御信号は制御入力端子４９に供給する。この制御信号
は、入力端子１および２に供給されたオーデイオ信号Ｌ
およびＲにおいてノイズを検出した後制御信号部１０に
よつて供給される。擾乱されたステレオ信号はダイナミ
ツクレンジに起因する振幅変化だけでなく、この振幅変
化に重畳されかつこの振幅変化に比べかなり持続時間の
短いパルス状振幅変化を有する。

これらの振幅変化は例えばレコード盤上のスクラツチに
よつて生ずるノイズによつて発生し、従つて不所望のも
のである。しかしこれらの振幅変化は例えばトランペツ
トまたは打楽器の如き楽器から生ずることもあり、その
場合にはこれらの振幅変化は所望されるものである。本
明細書では以下の記載において所望のパルス状振幅変化
を楽音パルス、不所望のパルス状振幅変化をノイズパル
スと称する。ノイズパルスは２つの選択段において検出
される。第１選択段においてはパルス状振幅変化即ちノ
イズパルスおよび楽音パルスをダイナミツクレンジによ
つて生じた振幅変化から分離する。

第２選択段においてはノイズパルスを楽音パルスから分
離する。これを達成するため、一般にノイズパルス間の
時間間隔が楽音パルス間の時間間隔より遥に長いという
事実を利用する。第１選択段は例えば限界値を有する増
幅器によつて実現することができ、この増幅器は所定限
界電圧を越える振幅を有する信号だけ増幅する。

この限界電圧はステレオ信号のダイナミツクレンジと共
にある程度緩慢に変化することができ、従つて重畳され
たノイズパルスおよび楽音パルスだけが前記限界電圧を
越える。代案として、限界電圧を固定値とし、擾乱され
たステレオ信号をある程度緩慢に圧縮してダイナミツク
レンジにおいて重畳されたノイズパルスおよび楽音パル
スだけが上記固定値を越えるようにすることもできる。
第１図に示した回路では第１選択のため上述した後者の
方式を使用し、まず差動増幅器２９において差信号Ｌ−
Ｒを形成する。その理由は、文献１Ｅ１ｅｃｔｒ０ｎｉ
ｃＬｅｔｔｅｒｓ″１９７６年１２月６日発行、ＶＯｌ
．ｌ２、第６５６〜６５７頁におけるＭ．Ｒ．Ｓａｃｈ
ｓおよびＪ．Ｍ．Ｂｕｌｌｌｎｇｈａｍの論文６Ａｕｄ
ｉ０ｄｉｓｃｓｃｒａｔｃｈｆｉ１ｔｅｒ″に、レコー
ド盤から生ずるステレオ信号の差信号Ｌ−Ｒは関連のレ
コード盤におけるスクラツチによつて生ずるノイズを検
出するのに著しく好適である旨記載されているからであ
る。本例の回路では差信号Ｌ−Ｒをまず微分器５３にお
いて微分する。

これにより楽音パルスおよびノイズパルスの振幅がステ
レオ信号のダイナミツクレンジに赴因する振幅変化に対
し増大する。この目的のため実際上、微分器２９は０．
１４ｍ秒の時定数を有するようにする。然る後、差信号
Ｌ−Ｒをダイナミツク圧縮器１１の制御可能増幅器１６
ａにおいて圧縮する。

圧縮に必要な制御信号は擾乱されないステレオ信号のダ
イナミツクレンジを表わすものでなければならない。擾
乱されないステレオ信号のダイナミツクレンジにつき許
容できる近似信号は和信号Ｌ＋Ｒであり、その理由はこ
の和信号においてはノイズパルスが各信号Ｌ，Ｒおよび
Ｌ−Ｒにおける残りの楽音信号に比べ遥に小さいからで
ある。和信号Ｌ＋Ｒは信号加算回路２１において形成し
、ダイナミツク圧縮器１１の制御可能増幅器１６ｂに供
給し、この制御可能増幅器１６ｂは高負帰還度増幅器で
ある。制御可能増幅器１６ｂの負帰還は出力端子２２お
よび制御入力端子２８の間に縦続接続した増幅段２３、
全波整流器２４および平滑フイルタ２５を介して行い、
平滑フイルタ２５はＲＣ制御回路網として作動する。平
滑フイルタ２５の時定数を適切に大きく選定して、単な
るパルス状振幅変化即ちノイズパルスおよび楽音パルス
には追従できないようにする。従つて制御入力端子２８
に供給される制御信号はステレオ信号のダイナミツクレ
ンジをかなり正確に示し、和信号の振幅が増大または減
少する場合、２個の増幅器１６ａおよび１６ｂを制御し
てその利得を減少または増大する。その結果、差信号Ｌ
−Ｒにおける強音および弱音成分の両方が実際上同一振
幅レベルに調節される。制御信号には実際上ノイズパル
スおよび楽音パルスは存在しないから、ノイズおよび楽
音パルスは差信号Ｌ−Ｒから除去されず、従つて保持さ
れることとなる。このダイナミツク圧縮後差信号Ｌ−Ｒ
ほ、限界値を有しかつ第１限界選択回路として作動する
増幅器３０に供給し、この増幅器３０において差信号Ｌ
−Ｒから楽音およびノイズパルスにつき前記第１選択が
行われる。

この目的のため増幅器３０の限界電圧の値を適切に選定
して、楽音およびノイズパルスだけがこの限界電圧を越
えることができるようにする。従つて楽音およびノイズ
パルスにより増幅器３５を介して単安定マルチバイブレ
ータ３６が付勢される。第２選択即ちノイズおよび楽音
パルスの間の識別は、一般にノイズパルスは独立して発
生し、楽音パルスは約１２０Ｈｚまたはこれより高いパ
ルス周波数と共に５個以上の一連のパルスにおいて発生
するという事実を基礎としている。

従つて単安定マルチバイブレータ３６の出力パルスのパ
ルス周波数はパルスの形式に関する情報を含んでいる。
変換器３７においてこのパルス周波数を負の直流電圧に
変換する。実際上、変換器３７の充電時定数を適切に選
定して、直流電圧が２０ｍ秒の期間内に５個以上のパル
スを含むパルス列に対し負方向の最大値（負極性で絶対
値最大）となるようにし、かつ変換器３７の放電時定数
を適切に選定して、パルスが２００ｍ秒間にわたり生じ
ない場合直流電圧が負方向最大値から最小値へ指数関数
的に減少するようにする。第１選択と同様に第２選択も
限界値を有する増幅器によつて実現することができ、こ
の増幅器は所定限界電圧値を越える振幅の信号だけ増幅
する。

この限界値は固定値とすることができる。その場合変換
器３７の直流電圧を制御信号として使用して、まず制御
可能増幅器においてダイナミツク圧縮器１１または単安
定マルチバイブレータ３６の出力信号におけるノイズパ
ルスをこの出力信号に存在する楽音パルスに対し増大し
、然る後これらノイズおよび楽音パルスを固定限界電圧
値を有する増幅器へ転送することができる。その場合限
界値を有する増幅器の限界電圧はノイズパルスの振幅値
および楽音パルスの振幅値の間の値を有するよう選定す
る必要がある。代案として、限界電圧を変換器３７の直
流電圧と共に変化させ、ダイナミツク圧縮器１１または
単安定マルチバイブレータ３６の出力信号において生ず
る如きノイズおよび楽音パルスを可変限界値を有するこ
の増幅器に直接供給することもできる。

本例回路ではこの選択方法を使用する。変換器３７の直
流電圧はノイズ検出器３２の入力端子４０を介してトラ
ンジスタ４１のベースに供給し、トランジスタ４１はノ
イズ検出器３２において限界値を有する増幅器として作
動する。またダィナミツク圧縮器１１の出力端子の差信
号Ｌ−Ｒも結線１７を介して入力端子４０に供給する。
トランジスタ４１のエミツタは接地し、そのコレクタは
コレクタ抵抗４２および出力端子１８に接続する。トラ
ンジスタ４１の限界電圧はそのベース・エミツタ・バイ
アス電圧によつて決まる。この電圧は変換器３７の直流
電圧の負の値が負方向に増大した場合に増大する。結線
１７を介してトランジスタ４１のベースに供給される楽
音パルスによつては、トランジスタ４１を導通させるこ
とができない負の直流電圧が変換器３７の出力端子に発
生する。これに対しノイズパルスは変換器３７の出力端
子に実際上負の直流電圧を発生しないので、ノイズパル
スにより結線１７を介してトランジスタ４１は導通状態
になる。従つて変換器３７およびノイズ検出器３２は第
２限界検出回路として作動する。しかしノイズパルスは
楽音パルス列に際しても発生することができるが、かか
るノイズパルスはトランジスタ４１を導通させず、従つ
て所望の楽音パルスとして認識される。

実際上これらのノイズパルスはかかる楽音信号に際し殆
んど認知することができない。ノイズ検出器３２の出力
端子１８におけるノイズパルスによつて関数発生器３４
の単安定マルチバイブレータ４３を起動する。

この単安定マルチバイブレータ４３の一様な方形波出力
パルスは積分回路網５０において積分されて３角波形パ
ルスとなり積分回路網５０は単安定マルチバイブレータ
４３に接続した可変抵抗４４と演算増幅器４５を直列に
接続し、演算増幅器４５にコンデンサ４６を並列に接続
して構成する。前記３角波形パルスの振幅の制限は関数
発生器３４のリミツタ回路５１において行い、リミツタ
回路５１は直列接続したツエナーダイオード４７および
４８で構成する。これらツエナーダイオードの共通接続
点は積分回路網５０の出力端子およびノイズ抑制器８の
制御入力端子４９に接続する。制御パルスの形状を第１
図ａに示し、経路Ａ，ｂおよびｅを通過する期間は実際
上１〜２ｍ秒にすることができる。ノイズ抑制器８にお
けるステレオ信号の最大の抑制は経路ｂに際して遂行さ
れる。ステレオ信号の利得の減少および増大はノイズ抑
制器８の被制御増幅器８ａおよび８ｂにおいてそれぞれ
行われる。遅延ユニツト７において実現される遅延の持
続時間は少なくとも、妨害または干渉の検出およびそれ
から導出した制御パルスにおける経路ｂの発生との間に
経過する期間に等しくする必要がある。第１図に示した
回路の具体例では、増幅器５，６，１３，１４，２Ｖ，
２９，３５および４５に形式ＴＣＡ６８Ｏの演算増幅器
を使用し、増幅器３０に形式ＢＣ５５Ｏのトランジスタ
を使用し、単安定マルチバイブレータ３６および４３に
形式ＨＥＦ４５２８の集積回路を使用した。遅延ユニツ
ト７は形式ＴＤＡｌＯ２２のデイジタルクロツク制御、
デユアル電荷転送集積回路メモリ（バケツトーブリゲー
ド遅延線）で構成し、これにより８５ｋＨｚおよび１７
０ｋＨ２間に調整したクロツク周波数の制御の下に、１
チャンネル当り３〜１．５ｍ秒の信号遅延を実現するこ
とができた。ノイズ抑制器８並に制御可能増幅器１６ａ
および１６ｂは形式ＴＣＡ７３Ｏのデユアル制御可能集
積回路増幅器によつて実現した。トランジスタ４１は形
式ＢＣ５５Ｏのものを使用した。単安定マルチバイブレ
ータ３６のパルス幅は２ｍ秒に選定し、単安定マルチバ
イブレータ４３のパルス幅は５ｍ秒に選定した。第２図
は全波整流器２４と、ＲＣ制御回路網として作動する平
滑フイルタ２５の実施例を詳細に示し、第２図において
第１図におけると同じ要素は同一番号で示す。

全波整流器２４は演算増幅器６１および６２を備え、こ
れら演算増幅器はその非反転人力端子および反転入力端
子を整合抵抗６３および６４を介して入力端子３１に接
続する。

演算増幅器６１および６２はそれぞれ出力端子からダイ
オード６５および６７を介して反転入力端子に負帰還を
施す。ダイオード６５および６７のカソードを前記反転
入力端子に接続し、かつ抵抗６９および７０を介して平
滑フイルタ２５の入力端子７１に接続する。演算増幅器
６１および６２の出力端子はそれぞれダイオード６６お
よび６８のカソードに接続し、これらダイオードを介し
て入力端子７１に結合する。演算増幅器６２の非反転入
力端子は基準電圧点に接続する。平滑フイルタ２５は入
力端子７１およびアース問に直列接続した抵抗２６およ
び平滑コンデンサ２７を備える。

抵抗２６および平滑コンデンサ２７の共通接続点を制御
入力端子２８に結合する。入力端子３１における信号の
極性が演算増幅器６２の非反転入力端子における基準電
圧に対し正である場合、ダイオード２５が導通し、従つ
て演算増幅器６１では著しい負帰還が行われ、その利得
は無視できる程度に小さくなる。この正信号は増幅およ
び反転されて演算幅器６２の出力端子に生ずる。ダイオ
ード６７は遮断され、出力電圧ＲＵち信号入力端子３１
における正入力信号の反転されたものが導通状態のダイ
オード６８を介して平滑フイルタ２５の入力端子７１に
生ずる。ダイオード６６も遮断されるので、演算増幅器
６１の出力インピーダンスは演算増幅器６２の出力に負
荷されない。入力端子３１における信号の極性が前記基
準電圧に対し負である場合に哄ダイオード６５が遮断さ
れ、ダイオード６６が導通する。

演算増幅器６１の出力信号即ち入力端子３１の負入力信
号は増幅され、導通状態のダイオード６６を介して平滑
フイルタ２５の入力端子７１に生ずる。その場合ダイオ
ード６７は導通するので演算増幅器６２では著しい負帰
還動作が行われ、その利得は無視できる程度に小さくな
る。ダイオード６８は遮断されるので、演算増幅器６２
の出力インピーダンスは演算増幅器６１の出力に負荷さ
れない。従つて平滑フイルタ２５の入力端子７１に！ζ
演算増幅器６２の非反転入力端子における基準電圧と、
全波整流された和信号Ｌ＋Ｒの振幅との差に等しい振幅
を有する信号が生ずる。この信号は和信号の振幅が減少
または増大する場合に増大または減少する。この信号を
平滑フイルタ２５において平滑化し、制御可能増幅器１
６ｂに対する制御信号を形成するようにし、この目的の
ため平滑フイルタ２５は約３．３ｍ秒の時定数を有する
。かかる時定数の場合制御信号はステレオ信号のダイナ
ミツクレンジによつて生ずる振幅変化を示し、実際上ノ
イズおよび楽音パルスを示さない。具体例においては演
算増幅器６１および６２は形式ＴＣＡ６８Ｏの集積回路
で構成し、ダイオード６５〜６８は形式ＢＡＸｌ３のも
のとし、基準電圧は８ボルトとした。抵抗６３，６４，
７０の抵抗値は１０ｋΩとし、抵抗２６の抵抗値は３ｋ
Ωとし、平滑コンデンサの容量は１μＦとした。

第３図は単安定マルチバイブレータ３６の出力端子８０
およびノイズ検出器３２の入力端子４０の間に接続する
変換器３７の実施例を詳細に示す。

変換器３７は直列接続した結合コンデンサ８１、抵抗８
３およびダイオード８４を備え、ダイオード８４はその
カソードを抵抗８３に接続する。ダイオード８４のアノ
ードはコンデンサ８５およびポテンシヨメータ８６から
成るＲＣ並列回路を介して接地する。ポテンシヨメータ
８６の可動アームは整合抵抗８７を介してノイズ検出器
３２の入力端子４０に結合する。結合コンデンサ８１お
よび抵抗８３の共通接続点は整合抵抗８２を介して接地
する。単安定マルチバイブレータ３６の出力端子８０に
おける負パルスにより、これら負パルスに対し導通する
ダイオード８４を介してコンデンサ８５が負方向に充電
される。

このコンデンサ８５はポテンシヨメータ８６の本体を介
して放電し、具体例ではＲＣ時定数は約０．１ｍ秒であ
る。ＲＣ素子の定格を適切に選定して２０ｍ秒以内に５
〜６個のパルスを含むパルス列に対しコンデンサ８５に
おいて約−２．２ボルトの負方向最大電圧が得られるよ
うにする。コンデンサ８５における電圧のうち調整可能
な部分電圧をポテンシヨメータ８６の可動アームにおい
て導出し、可変限界電圧として整合抵抗８７を介してノ
イズ検出器３２の入力端子４０に供給する。可動アーム
の設定を適切に選定して、２０ｍ秒間にわたりパルスが
発生しなかつた場合限界電圧が最小値になるようにする
。この最小値においてノイズ検出器３２はパルスに対し
最大感度を有する。具体例ではコンデンサ８１および８
５の容量はそれぞれ２２μＦおよび１μＦとし、抵抗８
２，８３および８７の値はそれぞれ３９ｋΩ、５．１ｋ
Ωおよび３９ｋΩとし、ポテンシヨメータ８６は１００
ｋΩの最大抵抗値を有し、ダイオード８４は形式ＢＡＸ
ｌ３のものとした。

第４図は本発明のノイズ抑制回路の他の実施例を示し、
第１図の回路におけるものと対応する要素は同じ番号で
示す。

ノイズの発生に当りノイズを除去すべきステレオ信号は
ノイズ抑制器８において中断するようにする。

この目的のためノイズ抑制器８は形式ＳＤ５ＯＯＯのＭ
ＯＳＦＥＴ集積回路を備え、ＭＯＳＦＥＴ２Ｏ８および
ＭＯＳＦＥＴ２Ｏ８′を電子スイツチ８ａおよび８ｂに
それぞれ設け、ＭＯＳＦＥＴ２ｌｌをこれら電子スイツ
チに対する制御回路に設ける。ＭＯＳＦＥＴ２Ｏ８のソ
ース電極は遅延回路７ａの出力端子に接続し、ドレイン
電極は抵抗２０９を介して出力端子３に接続し、基板電
極は電源Ｖ４に接続し、ゲート電極はＭＯＳＦＥＴ２ｌ
ｌのドレイン電極に接続する。出力端子３は抵抗２１０
を介して接地する。電子スイツチ８ｂは電子スイツチ８
ａと同一態様で構成する。ＭＯＳＦＥＴ２ｌｌはまた、
そのドレイン電極を抵抗２１２を介して電源Ｖ２に接続
し、そのソース電極を抵抗２１３を介して電源Ｖ３に接
続し、そのゲート電極をツエナーダイオード２１５を介
してノイズ抑制器８の制御入力端子４９に接続し、かつ
抵抗２１４を介してソース電極に接続する。

このソース電極は基板電極に直接接続する。スイツチン
グに必要な制御パルスは方形波パルスであり、簡単な態
様で発生させることができる。従つて遅延時間を適切に
短く選定して、遅延回路７ａおよび７ｂを簡単な構成と
し、安価に製造できるものとすることができる。遅延回
路７ａは前置増幅器５の出力端子に接続したコンデンサ
２００および抵抗２０１の直列回路を備える。この直列
回路はＬＣ梯子形回路網に結合し、この梯子形回路網の
直列枝路は直列接続したインダクタ２０３および２０５
を備え、接地される並列枝路はコンデンサ２０２，２０
４，２０６を備える。コンデンサ２０６と並列に終端抵
抗２０７を接続する。遅延回路７ｂは遅延回路７ａと同
一態様で構成する。具体例では各遅延回路７ａ，７ｂが
４０μ秒の遅延時間を有し、その帯域幅は２０ｋＨｚで
あつた。４０μ秒という短い遅延時間に起因して、スク
ラツチによつて生じたノイズの一部が信号中断が行われ
る以前に出力端子３，４に到達するのを防止するために
は早期検出が重要である。

各差信号Ｌ−ＲおよびＲ−Ｌの極性に応じて、ノイズに
よつて生ずる振幅変化によりこの差信号において振幅の
増大成は減少が開始されるか、またはこれと逆関係の変
化が開始される。従つて所定限界値に調整した検出器は
、オーデイオ周波数入力端子の走査素子（図示せず）へ
の接続に応じて、毎回過度に遅れている各擾乱を擾乱と
して認識することができる。従つて制御信号部１０は、
前置増幅器５および６の出力端子に接続した全波整流器
２１６を備え、この全波整流器２１６において差信号を
整流する。

この全波整流器２１６は形式ＭＣｌ４５８の集積回路に
よつて実現する。全波整流器２１６は、形式ＮＥ５７Ｏ
の集積回路で実現した圧縮器１１に結合する。本例で使
用する全波整流器は約２ｍ秒の時定数を有する。圧縮器
１１は結線１７を介してノイズ検出器３２に結合し、ノ
イズ検出器３２は単安定マルチバイブレータ４３に接続
する。この単安定マルチバイブレータ４３の出力端子は
ノイズ抑制器８の制御入力端子４９に接続する。この単
安定マルチバイブレータ４３の出力パルスのパルス幅は
３ｍ秒であり、パルス振幅は約１４ボルトである。自動
限界回路は、限界値を設定した増幅器３５、これに結合
した単安定マルチバイブレータ３６、およびパルス積分
器３７で構成する。このパルス積分器３７は結合コンデ
ンサ２１７を備え、この結合コンデンサ２１７は抵抗２
１８を介して接地し、かつコンデンサ２２２を負に充電
するため抵抗２１９およびダイオード２２０に直列接続
する。コンデンサ２２２はこれに並列接続した抵抗２２
１を介して放電する。コンデンサ２２２の端子電圧は圧
縮器１１の出力信号におけるパルスの周波数の目安とな
り、ノイズ検出器３２に対する限界電圧を形成する。

２０ｍ秒以内に少なくとも５〜６個のパルスを含むパル
ス列によりコンデンサ２２２の端子電圧は実際上負方向
の最大値である約−１０．５ボルトに低下し、従つてそ
れ以降後続パルスによりノイズ抑制器８を付勢すること
はできなくなる。

具体例では、ノイズ検出器３２および増幅器３５を構成
するのに形式ＭＣｌ４５８の集積回路を使用し、単安定
マルチバイブレータ３６および４３を構成するのに形式
ＨＥＦ４５２８の集積回路を使用した。

また抵抗、コンデンサおよびインダクタの値は次の通り
である。ツエナーダイオード２１５は形式Ｃｌ８、ツエ
ナーダイオード２２３は形式ＣｌＯ、ダイオード２２０
は形式ＢＡＷ６２のものをそれぞれ使用し、電源電圧Ｖ
２は＋１５ボルト、同じくＶ３は−１５ボルト、同じく
Ｖ４は−１０ボルトとした。

【図面の簡単な説明】

第１図は本発明のパルス状ノイズ抑制回路の実施例を示
すプロツク図、第１図ａは第１図の実施例で使用するス
テレオ信号抑制用制御パルスの一例を示す波形図、第２
図は第１図の実施例において使用する全波整流器および
平滑フイルタの一例を示す回路図、第３図は第１図の実
施例において使用する変換器の一例を示す回路図、第４
図は本発明の他の実施例を一部プロツクで示す回路図で
ある。 １，２・・・・・・入力端子、３，４・・・・・・出力
端子、５，６・・・・・・前置増幅器、７・・・・・・
遅延ユニツト、７ａ，７ｂ・・・・・・遅延回路、８・
・・・・・ノイズ抑制器、８ａ，８ｂ・・・・・・被制
御増幅器、９・・・・・・信号処理部、１０・・・・・
・制御信号部、１１・・・・・・ダイナミツク圧縮器、
１２・・・・・・信号入力端子、１３，１４・・・・・
・前置増幅器、１５・・・・・・制御入力端子、１６ａ
，１６ｂ・・・・・・制御可能増幅器、１９，２０・・
・・・・抵抗、２１・・・・・・信号加算回路、２１″
・・・・・・和増幅器、２３・・・・・・増幅段、２４
・・・・・・全波整流器、２５・・・・・・平滑フイル
タ、２９・・・・・・差動増幅器、３０・・・・・・増
幅器、３２・・・・・・ノイズ検出器、３４・・・・・
・関数発生器、３５・・・・・・増幅器、３６・・・・
・・単安定マルチバイブレータ、３７・・・・・・変換
器、４３・・・・・・単安定マルチバイブレータ、４５
・・・・・・演算増幅器、５０・・・・・・積分回路網
、５１・・・・・・リミツタ回路、５３・・・・・・微
分器、６１，６２・・・・・・演算増幅器、６３，６４
・・・・・・整合抵抗、８６・・・・・・ポテンシヨメ
ータ、２０８，２０８′，２１１・・・・・・ＭＯＳＦ
ＥＴ、２１６・・・・・・全波整流器。

Claims (1)

1. 【特許請求の範囲】 １ レコード盤上のスクラッチによつて生ずるオーディ
   オ信号におけるパルス状ノイズを抑制するに当り、オー
   ディオ周波数入力端子およびオーディオ周波数出力端子
   の間に接続され、かつ制御入力端子を有するノイズ抑制
   器を設けた信号処理部と、前記オーディオ周波数入力端
   子および前記制御入力端子の間に接続され、かつオーデ
   ィオ信号からパルス状信号を選択するため前記オーディ
   オ周波数入力端子に接続する第１限界選択回路を設けた
   制御信号部とを備えるパルス状ノイズ抑制回路において
   、前記第１限界選択回路のパルス状信号からパルス状妨
   害信号を選択するため前記第１限界選択回路および前記
   ノイズ抑制器の制御入力端子の間に第２限界選択回路を
   接続し、前記第２限界選択回路は第１限界検出回路およ
   び限界値を有するノイズ検出器の間に接続した変換器を
   備え、前記変換器によつてパルス周波数を直流電圧に変
   換することによりパルス周波数に応じて、前記第１限界
   選択回路のパルス状信号の振幅および前記ノイズ検出器
   の限界電圧の間の比を変化させる如く構成したことを特
   徴とするパルス状ノイズ抑制回路。 ２ 特許請求の範囲第１項記載のパルス状ノイズ抑制回
   路において、前記変換器の直流電圧は少なくとも１５ｍ
   秒間に少なくとも１２０Ｈｚのパルス周波数において休
   止レベルから作動レベルへ変化し、かつ少なくともほぼ
   ２００ｍ秒間にわたりパルス状信号が欠如する場合作動
   レベルから休止レベルへ指数関数的に変化し、前記ノイ
   ズ検出器は前記作動レベルにおいてパルス状信号に対し
   最大不感度を呈し、かつ前記ノイズ検出器はパルス状信
   号が発生した場合前記休止レベルにおいて付勢される如
   く構成したことを特徴とするパルス状ノイズ抑制回路。 ３ 特許請求の範囲第２項記載のパルス状ノイズ抑制回
   路において、前記第２限界選択回路が、前記第１限界選
   択回路および前記変換器の間に接続され、少なくとも実
   際上２ｍ秒の時定数を有する単安定マルチバイブレータ
   を備え、前記変換器が直列接続したダイオードおよび充
   電抵抗を介し前記単安定マルチバイブレータに結合され
   るコンデンサを備え、前記コンデンサおよび充電抵抗の
   ＲＣ時定数は少なくとも実際上５ｍ秒とし、前記コンデ
   ンサに並列に放電抵抗を接続し、そのＲＣ時定数は少な
   くとも実際上１００ｍ秒となる如く構成したことを特徴
   とするパルス状ノイズ抑制回路。 ４ 特許請求の範囲第１〜３項中の一項に記載のパルス
   状ノイズ抑制回路において、前記変換器の出力端子を前
   記ノイズ検出器のトランジスタのベースに接続し、パル
   ス状信号に対し前記変換器を結線を介して分路する如く
   構成したことを特徴とするパルス状ノイズ抑制回路。 ５ 前記第１限界選択回路がレベル制御回路およびこれ
   に接続した検出器を備える特許請求の範囲第１〜４項中
   の一項に記載のパルス状ノイズ抑制回路において、前記
   検出器が限界電圧を有し、かつ前記レベル制御回路が少
   なくとも実際上３ｍ秒の時定数を有するＲＣ回路網を備
   えて、オーディオ信号のダイナミックレンジおよび前記
   検出器の限界電圧を互に一定の比になるよう制御する如
   く構成したことを特徴とするパルス状ノイズ抑制回路。 ６ 特許請求の範囲第５項記載のパルス状ノイズ抑制回
   路において、前記レベル制御回路がダイナミックレンジ
   に起因するオーディオ信号の振幅変化を最小にするため
   ＲＣ制御回路網を含むダイナミック圧縮器を備え、前記
   検出器の限界電圧が固定値を有する如く構成したことを
   特徴とするパルス状ノイズ抑制回路。 ７ ステレオレコード盤上のスクラッチによつて生ずる
   ステレオ信号におけるパルス状妨害信号を抑制するに当
   り、オーディオ周波数入力端子が第１および第２入力端
   子を備え、オーディオ周波数出力端子が第１および第２
   出力端子を備え、制御信号部が前記２個の入力端子に結
   合した差動増幅器を備え、該差動増幅器の出力端子を前
   記レベル制御回路の信号入力端子に結合する特許請求の
   範囲第５または６項記載のパルス状ノイズ抑制回路にお
   いて、前記制御信号部が前記２個の入力端子および前記
   レベル制御回路の制御入力端子に結合した和増幅器を備
   える如く構成したことを特徴とするパルス状ノイズ抑制
   回路。 ８ 特許請求の範囲第６および７項記載のパルス状ノイ
   ズ抑制回路において、前記レベル制御回路が信号入力端
   子および限界値を有する検出器の間に接続した第１制御
   可能増幅器と、制御入力端子に接続した第２制御可能増
   幅器とを備え、該第２制御可能増幅器にはその出力端子
   から全波整流器およびＲＣ回路網を経て制御入力端子に
   至る負帰還を施し、前記第２制御可能増幅器の制御入力
   端子は前記第１制御可能増幅器の制御入力端子に接続す
   る如く構成したことを特徴とするパルス状ノイズ抑制回
   路。