JPS5934388U - デジタル時計 - Google Patents

デジタル時計

Info

Publication number
JPS5934388U
JPS5934388U JP12856882U JP12856882U JPS5934388U JP S5934388 U JPS5934388 U JP S5934388U JP 12856882 U JP12856882 U JP 12856882U JP 12856882 U JP12856882 U JP 12856882U JP S5934388 U JPS5934388 U JP S5934388U
Authority
JP
Japan
Prior art keywords
integrated circuit
clock
input
digital clock
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12856882U
Other languages
English (en)
Inventor
田中　豊稔
Original Assignee
ジエコ−株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジエコ−株式会社 filed Critical ジエコ−株式会社
Priority to JP12856882U priority Critical patent/JPS5934388U/ja
Publication of JPS5934388U publication Critical patent/JPS5934388U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案にかかるデジタル時計の一実施例を示す
構成図、第２図は同じく本考案の他の実施例を示す構成
図である。 １・・・・・・デジタル時計用集積回路（時計回路）、
２・・・・・・表示器、３〜５・・・・・・コントロー
ル用入力端子、６〜８・・・・・・入力スイッチ、９・
・・・・・リセット端子、１３・・・・・・パワーオン
クリア回路、１４・・・・・・オアゲート、１５・・・
・・・ディレー回路、１６・・・・・・オアゲート。

Claims (1)

    【実用新案登録請求の範囲】
  1. マイクロコンピュータよりなるデジタル時計用集積回路
    と、このデジタル時計用集積回路のコントロール用入力
    端子にそれぞれ接続された複数の入カスインチと、前記
    集積回路のリセット端子に接続されかつ該集積回路を電
    源投入時に初期状態−に設定するためのパワーオンクリ
    ア回路とを備え、前記集積回路に内蔵された時計プログ
    ラムに従って時計表示を行うようにしたデジタル時計に
    おいて、前記複数の入力スイッチのうち少くとも１つの
    入力スイッチの操作状態に基いてパルス信号を作成する
    信号作成回路を設け、この信号作成回路から得られるパ
    ルス信号を時計プログラムの暴走停止信号として前記集
    積回路のリセット端子に送出するようにしたことを特徴
    とするデジタル時計。　　−
JP12856882U 1982-08-27 1982-08-27 デジタル時計 Pending JPS5934388U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12856882U JPS5934388U (ja) 1982-08-27 1982-08-27 デジタル時計

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12856882U JPS5934388U (ja) 1982-08-27 1982-08-27 デジタル時計

Publications (1)

Publication Number Publication Date
JPS5934388U true JPS5934388U (ja) 1984-03-03

Family

ID=30291611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12856882U Pending JPS5934388U (ja) 1982-08-27 1982-08-27 デジタル時計

Country Status (1)

Country Link
JP (1) JPS5934388U (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5267667A (en) * 1975-12-02 1977-06-04 Seiko Instr & Electronics Ltd Electronic timepiece
JPS5557169A (en) * 1978-10-20 1980-04-26 Citizen Watch Co Ltd Initial value setting circuit for electronic watch
JPS5569086A (en) * 1978-11-17 1980-05-24 Matsushita Electric Ind Co Ltd Timer circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5267667A (en) * 1975-12-02 1977-06-04 Seiko Instr & Electronics Ltd Electronic timepiece
JPS5557169A (en) * 1978-10-20 1980-04-26 Citizen Watch Co Ltd Initial value setting circuit for electronic watch
JPS5569086A (en) * 1978-11-17 1980-05-24 Matsushita Electric Ind Co Ltd Timer circuit

Similar Documents

Publication Publication Date Title
JPS5934388U (ja) デジタル時計
JPS58113189U (ja) 警報装置
JPS60179226U (ja) 炊飯器
JPS6033681U (ja) デジタル時計の修正回路
JPS59187789U (ja) 時間管理装置
JPS5947896U (ja) 電子時計
JPS58138138U (ja) 入力禁止回路
JPS6142623U (ja) リセツト回路
JPS6085490U (ja) 遠隔操作装置
JPS5971494U (ja) フアンクシヨン切換回路
JPS58115844U (ja) 時分割多重伝送制御システム
JPS58104031U (ja) トリガ回路
JPS61336U (ja) 計数及び初期設定可能なフリツプフロツプ
JPS59171434U (ja) カウンタ−用クロツク制御回路
JPS5928728U (ja) 入力チエツク回路
JPS6013591U (ja) 表示制御回路
JPS59178766U (ja) 日付設定装置
JPS59162755U (ja) アルタネイト形スイツチ
JPS5886598U (ja) タイマ−の時間設定装置
JPS60129725U (ja) 電子スイツチ
JPS5952732U (ja) パルス幅制御装置
JPH0246250U (ja)
JPS60129722U (ja) 信号発生回路
JPS5947897U (ja) 切替時刻設定回路
JPS6095738U (ja) システムオ−デイオのフアンクシヨン切換回路