JPS5934067B2 - サイリスタゲ−トトリガパルス増幅回路 - Google Patents
サイリスタゲ−トトリガパルス増幅回路Info
- Publication number
- JPS5934067B2 JPS5934067B2 JP11816476A JP11816476A JPS5934067B2 JP S5934067 B2 JPS5934067 B2 JP S5934067B2 JP 11816476 A JP11816476 A JP 11816476A JP 11816476 A JP11816476 A JP 11816476A JP S5934067 B2 JPS5934067 B2 JP S5934067B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- alternating current
- capacitor
- gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
この発明ぱサイリスタのトリガパルスを増幅する回路に
関するものである。
関するものである。
サイリスタで制御する負荷が誘導性である場合、サイリ
スタをトリガする方法の一つとしてトリガパルスを増幅
する方法がある。
スタをトリガする方法の一つとしてトリガパルスを増幅
する方法がある。
この一例を第１図に示す。同図に於いて、１はトランス
、２ｌｆｉサブサイリスタ、３は抵抗、４は定電圧ダイ
オード、５は制限抵抗、６は主サイリスタ、Ｔは負荷で
ある。同図の回路は、主サイリスタ６が順バイアスされ
た時サブサイリスタ２も順バイヤスされ、制御パルスで
サブサイリスタ２をトリガすることによつて主サイリス
タ６をトリガする回路である。この回路は部品数が小＜
パルスを増幅できるが、トリガ電圧として正弦波を使用
するため導通角あるいは位相角が狭い場合、トリガ電流
が小さ＜主サイリスタ６をトリガｃきないおそれがある
。また、この回路はトリガされて以後、その半サイクル
が終るまＣは主サイリスタ６のゲート電流は流れ続け、
導通角あるいは位相角の小さい場合にもトリガできるよ
うな低い抵抗３、５にすると、定電圧ダイオード４の損
失過大、サイリスタ６のゲートパワー過大となる。また
、簡単には適当なトリガパルス幅とすることがごきない
。この発明は、上記の欠点を改善したものごある。
、２ｌｆｉサブサイリスタ、３は抵抗、４は定電圧ダイ
オード、５は制限抵抗、６は主サイリスタ、Ｔは負荷で
ある。同図の回路は、主サイリスタ６が順バイアスされ
た時サブサイリスタ２も順バイヤスされ、制御パルスで
サブサイリスタ２をトリガすることによつて主サイリス
タ６をトリガする回路である。この回路は部品数が小＜
パルスを増幅できるが、トリガ電圧として正弦波を使用
するため導通角あるいは位相角が狭い場合、トリガ電流
が小さ＜主サイリスタ６をトリガｃきないおそれがある
。また、この回路はトリガされて以後、その半サイクル
が終るまＣは主サイリスタ６のゲート電流は流れ続け、
導通角あるいは位相角の小さい場合にもトリガできるよ
うな低い抵抗３、５にすると、定電圧ダイオード４の損
失過大、サイリスタ６のゲートパワー過大となる。また
、簡単には適当なトリガパルス幅とすることがごきない
。この発明は、上記の欠点を改善したものごある。
第１の実施例を第２図に示す。同図において第１図と特
に変わつた点ぱ、トランス１の接続極性が第１図と反対
になり、抵抗３．５および定電圧ダイオード４がな＜な
り、その代わり、トランス１の２次側に、ダイオード８
とサブサイリスタ２が直列に入り、サブサイリスタ２と
並列に、コンデンサ１０とダイオード９が接続され、コ
ンデンサ１０と並列に、ＰＮＰトランジスタ１３、抵抗
１４、ダイオード１５、主サイリスタ６のゲートカソー
ドが接続され、かつ、トランジスタ１４のベースはダイ
オード８と並列な、抵抗１１と１２の接続中点に接続さ
れている。この第２図の回路Ｃは、主サイリスチ６が逆
バイアスされる半サイクルでダイオード８，９を通して
コンデンサ１０を充電し、主サイリスタ６が順バイアス
された半サイクルの制御パルス位相゛ζ、サブサイリス
タ２をトリガすることによつて、電源電流をトランジス
タ１３のベースに流し、トランジスタ１３を導通させて
コンデンサ１０ｉ１Ｃ充電していた電荷を主サイリスタ
６のゲート・カソードを通して放電し、主サイリスタ６
をトリガする。
に変わつた点ぱ、トランス１の接続極性が第１図と反対
になり、抵抗３．５および定電圧ダイオード４がな＜な
り、その代わり、トランス１の２次側に、ダイオード８
とサブサイリスタ２が直列に入り、サブサイリスタ２と
並列に、コンデンサ１０とダイオード９が接続され、コ
ンデンサ１０と並列に、ＰＮＰトランジスタ１３、抵抗
１４、ダイオード１５、主サイリスタ６のゲートカソー
ドが接続され、かつ、トランジスタ１４のベースはダイ
オード８と並列な、抵抗１１と１２の接続中点に接続さ
れている。この第２図の回路Ｃは、主サイリスチ６が逆
バイアスされる半サイクルでダイオード８，９を通して
コンデンサ１０を充電し、主サイリスタ６が順バイアス
された半サイクルの制御パルス位相゛ζ、サブサイリス
タ２をトリガすることによつて、電源電流をトランジス
タ１３のベースに流し、トランジスタ１３を導通させて
コンデンサ１０ｉ１Ｃ充電していた電荷を主サイリスタ
６のゲート・カソードを通して放電し、主サイリスタ６
をトリガする。
このトリガ回路のトリガ電流は、制限抵抗１４により制
限されるコンデンサ１０の放電電流Ｃあるから、導通角
の大小にかかわらず一定のピーク値をもつ。トリガダイ
オード８はトランジスタ１３のベースに電源電流を流す
ためと、電源がサブサイリスタ２の導通により短絡する
のを防いＣいる。ダイオード９はコンデンサ１０に充電
されている電荷によりサブサイリスタ２は逆バイアスさ
れ、トランジスタ１３のベース電流も流ねない。第３図
は、この発明の第２の実施例を示す図である。同図に於
いて第２図と変わつたところは、ダイオード１５がな〈
なり、その代わり、抵抗１４は抵抗１６を介してコンデ
ンサ１０の負側に接続され、抵抗１４と１６の中点から
コンデンサ１７を介してＮＰＮ補助トランジスタ１９の
ベースに接続され、補助トランジスタ１９のコレクタは
電源制限抵抗２０を介して主サイリスタのカソードに接
続され、トランジスタのエミッタはコンデンサ１０の負
側に接続され、さらに主サイリスタ６のゲート回路のダ
イオード１５のアノードはコンテンサ１０の正側に接続
さねている。第２図に示した回路Ｃは、トリガ電流は制
御位相からその半サイクルが終わるまＣ流ねる。
限されるコンデンサ１０の放電電流Ｃあるから、導通角
の大小にかかわらず一定のピーク値をもつ。トリガダイ
オード８はトランジスタ１３のベースに電源電流を流す
ためと、電源がサブサイリスタ２の導通により短絡する
のを防いＣいる。ダイオード９はコンデンサ１０に充電
されている電荷によりサブサイリスタ２は逆バイアスさ
れ、トランジスタ１３のベース電流も流ねない。第３図
は、この発明の第２の実施例を示す図である。同図に於
いて第２図と変わつたところは、ダイオード１５がな〈
なり、その代わり、抵抗１４は抵抗１６を介してコンデ
ンサ１０の負側に接続され、抵抗１４と１６の中点から
コンデンサ１７を介してＮＰＮ補助トランジスタ１９の
ベースに接続され、補助トランジスタ１９のコレクタは
電源制限抵抗２０を介して主サイリスタのカソードに接
続され、トランジスタのエミッタはコンデンサ１０の負
側に接続され、さらに主サイリスタ６のゲート回路のダ
イオード１５のアノードはコンテンサ１０の正側に接続
さねている。第２図に示した回路Ｃは、トリガ電流は制
御位相からその半サイクルが終わるまＣ流ねる。
実際の回路では、サイリスタのゲート定格上から適当な
パルス幅にしなければならない場合がある。これを実現
したのが第３図に示す回路Ｃある。第２図、第３図を比
較すれば明らかなように、コンデンサ１７と補助トラン
ジスタ１９を加えるだけで実現できる。第３図の回路に
於いて、コンデンサ１０の電荷はサブサイリスタ２がト
リガされ、トランジスタ１３がバイアスされるとコンデ
ンサ１７が充電されるまＣ主サイリスタ６のゲート・カ
ソードを通して放電し、主サイリスタをトリガする。コ
ンデンサ１７が抵抗１４，１６で定まる電圧まＣ充電さ
れると補助トランジスタ１９はオフン、ゲート電流は遮
断される。次の半サイクルごはサブサイリスタ２は逆バ
イアスされてオフし、トランジスタ１３はバイアスされ
ず、コンデンサ１７に光電された電荷は抵抗１６，１８
を通して放電する。このように制御位相から、抵抗１４
，１６、コンデンサ１７で定まる一定の時間だけ主サイ
リスタ６へゲート電流を流すことができる。このように
して、誘導性負荷のような幅の広いトリガパルスを必安
とする負荷に対しても確実にサイリスタをトリガするこ
とができるっ第４図は本発明による第３の実施例を示し
たものであり、第２図のＰＮＰトランジスタ１３をＮＰ
Ｎトランジスタ２１とし、そねに伴ないエミツタをコン
デンサの１０の負側に移し、主サイリスタ６のゲート回
路は、コンデンサ１０の正側から抵抗１４とダイオード
１５を介して接続し、コレクタな主サイリスタ６のカソ
ードに直接接続して構成されている。
パルス幅にしなければならない場合がある。これを実現
したのが第３図に示す回路Ｃある。第２図、第３図を比
較すれば明らかなように、コンデンサ１７と補助トラン
ジスタ１９を加えるだけで実現できる。第３図の回路に
於いて、コンデンサ１０の電荷はサブサイリスタ２がト
リガされ、トランジスタ１３がバイアスされるとコンデ
ンサ１７が充電されるまＣ主サイリスタ６のゲート・カ
ソードを通して放電し、主サイリスタをトリガする。コ
ンデンサ１７が抵抗１４，１６で定まる電圧まＣ充電さ
れると補助トランジスタ１９はオフン、ゲート電流は遮
断される。次の半サイクルごはサブサイリスタ２は逆バ
イアスされてオフし、トランジスタ１３はバイアスされ
ず、コンデンサ１７に光電された電荷は抵抗１６，１８
を通して放電する。このように制御位相から、抵抗１４
，１６、コンデンサ１７で定まる一定の時間だけ主サイ
リスタ６へゲート電流を流すことができる。このように
して、誘導性負荷のような幅の広いトリガパルスを必安
とする負荷に対しても確実にサイリスタをトリガするこ
とができるっ第４図は本発明による第３の実施例を示し
たものであり、第２図のＰＮＰトランジスタ１３をＮＰ
Ｎトランジスタ２１とし、そねに伴ないエミツタをコン
デンサの１０の負側に移し、主サイリスタ６のゲート回
路は、コンデンサ１０の正側から抵抗１４とダイオード
１５を介して接続し、コレクタな主サイリスタ６のカソ
ードに直接接続して構成されている。
第５図は本発明の第４の実施例回路であり、第２図のサ
ブサイリスタ２をダイオード２３に置換え、抵抗１２と
直列にサブサイリスタ２を接続したものである。
ブサイリスタ２をダイオード２３に置換え、抵抗１２と
直列にサブサイリスタ２を接続したものである。
第１図は従来のサイリスタゲートトリガパルス増幅回路
、第２図は本発明の第１の実施例回路、第３図は主サイ
リスタのゲート電流流通期間を制限した本発明の第２の
実施例回路、第４図は第２図のＰＮＰトランジスタをＮ
ＰＮトランジスタに変えた第３実施例回路、第５図は第
２図のサブサイリスタの挿入位置を変えた第１実施例回
路を示す。 図に卦いて、１は電源トランス、１ａ，１ｂ／Ｆｉ電源
入力端子、２はサブサイリスタ、６は主サイリスタ、７
は負荷、８，９は半波整流用ダイオード兼サブサイリス
タと直列素子を作るダイオード、１０は半波整流回路の
出力コンデンサ、１１，１２はトランジスタ１３のベー
ス電流回路抵抗、１３は増幅用ＰＮＰトランジスタ、１
５は主サイリスタゲート回路ダイオード、１９はＮＰＮ
補助トランジスタ、２１はＮＰＮトランジスタを示す。
、第２図は本発明の第１の実施例回路、第３図は主サイ
リスタのゲート電流流通期間を制限した本発明の第２の
実施例回路、第４図は第２図のＰＮＰトランジスタをＮ
ＰＮトランジスタに変えた第３実施例回路、第５図は第
２図のサブサイリスタの挿入位置を変えた第１実施例回
路を示す。 図に卦いて、１は電源トランス、１ａ，１ｂ／Ｆｉ電源
入力端子、２はサブサイリスタ、６は主サイリスタ、７
は負荷、８，９は半波整流用ダイオード兼サブサイリス
タと直列素子を作るダイオード、１０は半波整流回路の
出力コンデンサ、１１，１２はトランジスタ１３のベー
ス電流回路抵抗、１３は増幅用ＰＮＰトランジスタ、１
５は主サイリスタゲート回路ダイオード、１９はＮＰＮ
補助トランジスタ、２１はＮＰＮトランジスタを示す。
Claims (1)
- １ 交流電流をアノード・カソード間に受ける主サイリ
スタと、前記交流電流を位相反転して反転位相の交流電
流を得る手段と、前記交流電流の前記主サイリスタに逆
電圧が加わる交流半サイクル期間に前記反転位相の交流
電流でコンデンサを充電する手段と、前記交流電流の前
記主サイリスタに順電圧が加わる他の交流半サイクル期
間に前記反転位相の交流電流でベース電流が供給され、
コレクタが前記主サイリスタのゲートに接続されたトラ
ンジスタと、前記反転位相の交流電流の前記ベース電流
通路に挿入され前記他の交流半サイクル期間にゲートに
制御パルスが印加されるサブサイリスタと、前記コンデ
ンサ、前記トランジスタのエミッタ・コレクタ間、前記
主サイリスタのゲート・カソード間を含んで前記コンデ
ンサに充電された電荷の放電経路を形成する手段とを含
むことを特徴とするサイリスタゲートトリガパルス増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11816476A JPS5934067B2 (ja) | 1976-09-30 | 1976-09-30 | サイリスタゲ−トトリガパルス増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11816476A JPS5934067B2 (ja) | 1976-09-30 | 1976-09-30 | サイリスタゲ−トトリガパルス増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5342664A JPS5342664A (en) | 1978-04-18 |
| JPS5934067B2 true JPS5934067B2 (ja) | 1984-08-20 |
Family
ID=14729681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11816476A Expired JPS5934067B2 (ja) | 1976-09-30 | 1976-09-30 | サイリスタゲ−トトリガパルス増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934067B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2971688C (en) | 2014-12-24 | 2020-06-23 | Takahashi Seisakusho Inc. | Pyrolytic furnace, water gas generation system, and combustion gas supply method for water gas generation system |
-
1976
- 1976-09-30 JP JP11816476A patent/JPS5934067B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5342664A (en) | 1978-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1068781A (en) | Starting surge current protection circuit | |
| US4654538A (en) | Dual input voltage power supply | |
| US3361952A (en) | Driven inverter circuit | |
| US3670233A (en) | Dc to dc converter | |
| JPS6030140B2 (ja) | 電話機用回路 | |
| GB1324837A (en) | Negative voltage regulator adapted to be constructed as an integrated circuit | |
| JPS5934067B2 (ja) | サイリスタゲ−トトリガパルス増幅回路 | |
| JPH0681494B2 (ja) | 直流電圧給電装置 | |
| JPS5915438Y2 (ja) | 水銀灯点灯装置 | |
| JP2632517B2 (ja) | 閃光放電発光器における充電停止装置 | |
| US3551700A (en) | Solid-state line voltage switch | |
| JPS5939840Y2 (ja) | 直流電動機速度制御装置 | |
| JPS5852844Y2 (ja) | 充電発電機制御装置 | |
| US2826692A (en) | Volts | |
| US4099072A (en) | Variable pulse width circuit | |
| JPS5922790Y2 (ja) | 電力回生形スイッチング・レギュレ−タ | |
| JPS5850675Y2 (ja) | テレビジヨン受像機の電源回路 | |
| EP1128558A2 (en) | High frequency bipolar switching transistor | |
| SU505121A1 (ru) | Устройство формировани импульсов тока дл электрохимической записи | |
| SU1707603A1 (ru) | Стабилизатор переменного напр жени | |
| US4041417A (en) | Low duty cycle pulse generator using two thyristors | |
| SU1610560A1 (ru) | Однотактный преобразователь посто нного напр жени | |
| RU1837372C (ru) | Зар дное устройство | |
| JPH0338708Y2 (ja) | ||
| JPS6128217A (ja) | 交流負荷用零電圧半導体スイツチ回路 |