JPS5931898B2 - 信号転移検出器 - Google Patents
信号転移検出器Info
- Publication number
- JPS5931898B2 JPS5931898B2 JP51127916A JP12791676A JPS5931898B2 JP S5931898 B2 JPS5931898 B2 JP S5931898B2 JP 51127916 A JP51127916 A JP 51127916A JP 12791676 A JP12791676 A JP 12791676A JP S5931898 B2 JPS5931898 B2 JP S5931898B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparator
- circuit means
- transition
- integrator circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
本発明は、交流入力信号が一定振幅レベルを通る転移、
例えば零振幅を通る上昇転移あるいは下降転移を示す出
力パルスを発生する信号転移検出器に関するものである
。
例えば零振幅を通る上昇転移あるいは下降転移を示す出
力パルスを発生する信号転移検出器に関するものである
。
本発明は特に、入力信号の振幅を基準レベルと比較して
、基本レベルに対する方向（正あるいは負）が前記入力
信号の振幅と前記基準レベルとの間の差に相当する方形
状信号を発生する比較器と、第１積分回路手段と、この
第１積分回路手段に前記方形状信号を供給して、この第
１積分回路手段が前記方形状信号の方向に従つて大きさ
が増加あるいは減少する第１信号を発生するようにした
手段とを具える種類の信号転移検出器に関するものであ
る。このような転移検出器は、受信機のローカル・クロ
ックを受信したデータ信号中の転移に同期させるために
、データ伝送システムの受信機へ応用できる。
、基本レベルに対する方向（正あるいは負）が前記入力
信号の振幅と前記基準レベルとの間の差に相当する方形
状信号を発生する比較器と、第１積分回路手段と、この
第１積分回路手段に前記方形状信号を供給して、この第
１積分回路手段が前記方形状信号の方向に従つて大きさ
が増加あるいは減少する第１信号を発生するようにした
手段とを具える種類の信号転移検出器に関するものであ
る。このような転移検出器は、受信機のローカル・クロ
ックを受信したデータ信号中の転移に同期させるために
、データ伝送システムの受信機へ応用できる。
本願人に係るフランス国特許第２０９８９２５号には、
方形状信号のエッジと一致する人力信号中の転移が、第
１積分回路手段により発生される第１信号が零を通過す
るときに検出される上記種類の転移検出器を開示してい
る。
方形状信号のエッジと一致する人力信号中の転移が、第
１積分回路手段により発生される第１信号が零を通過す
るときに検出される上記種類の転移検出器を開示してい
る。
この公知の転移検出器は、積分が受信したデータ信号の
ろ波に相当し雑音を減少させるため、寄生的な転移の検
出をある程度避ける。しかし、従来技術による検出器で
は、積分期間が、データ信号とク頭ノク信号との間の移
相に基づくために、雑音減少はむしろ 。少ない。この
積分期間、したがつてろ波は変化させることができ、且
つ零に減少させることもできる。この従来の検出器の他
の欠点は、データ信号とクロツク信号との間の制限され
たシフトに対し転移を検出するのみであることである。
より大きなシフトで検出器が動作できるようにするため
には、検出された転移の欠如を検出して、正しい動作に
必要な移相量を導入するようにクロツク信号の位相を制
御する追加の装置が必要となる。本発明の目的は、クロ
ツク信号とデータ信号との間のシフトに有効な限界がな
く、最適雑音ろ波動作を行なう信号転移検出器を提供す
ることにある。
ろ波に相当し雑音を減少させるため、寄生的な転移の検
出をある程度避ける。しかし、従来技術による検出器で
は、積分期間が、データ信号とク頭ノク信号との間の移
相に基づくために、雑音減少はむしろ 。少ない。この
積分期間、したがつてろ波は変化させることができ、且
つ零に減少させることもできる。この従来の検出器の他
の欠点は、データ信号とクロツク信号との間の制限され
たシフトに対し転移を検出するのみであることである。
より大きなシフトで検出器が動作できるようにするため
には、検出された転移の欠如を検出して、正しい動作に
必要な移相量を導入するようにクロツク信号の位相を制
御する追加の装置が必要となる。本発明の目的は、クロ
ツク信号とデータ信号との間のシフトに有効な限界がな
く、最適雑音ろ波動作を行なう信号転移検出器を提供す
ることにある。
本発明によれば、上記種類の信号転移検出器は、さらに
、第２積分回路手段と、前記方形状信号を遅延させて前
記第２積分回路手段に供給して、この第２積分回路手段
が前記遅延された方形状信号の方向に従つて大きさが増
加あるいは減少する第２信号を発生するようにした遅延
手段と、第２比較器と、前記第１信号および第２信号を
前記第２〉比較器に供給して、この比較器が供給された
第１信号の大きさおよび第２信号の大きさが等しい場合
に応じて所望の出力パルスを発生するようにした手段と
を具えている。
、第２積分回路手段と、前記方形状信号を遅延させて前
記第２積分回路手段に供給して、この第２積分回路手段
が前記遅延された方形状信号の方向に従つて大きさが増
加あるいは減少する第２信号を発生するようにした遅延
手段と、第２比較器と、前記第１信号および第２信号を
前記第２〉比較器に供給して、この比較器が供給された
第１信号の大きさおよび第２信号の大きさが等しい場合
に応じて所望の出力パルスを発生するようにした手段と
を具えている。
本発明信号転移検出器は、供給された方形状信号の方向
に応じてクロツクパルスを増加あるいは減少させて計数
するそれぞれのアツプーダウンーカウンタにより集積回
路手段を具えるデイジタル形式で実現することができる
。
に応じてクロツクパルスを増加あるいは減少させて計数
するそれぞれのアツプーダウンーカウンタにより集積回
路手段を具えるデイジタル形式で実現することができる
。
クロツクパルス発生器が、交流入力信号の平均転移率に
較べて比較的高い周波数の前記クロツクパルスを供給す
る。以下、本発明を図面に基づいて説明する。第１図は
、本発明信号転移検出器の一実施例の回路図を示す。
較べて比較的高い周波数の前記クロツクパルスを供給す
る。以下、本発明を図面に基づいて説明する。第１図は
、本発明信号転移検出器の一実施例の回路図を示す。
交流入力信号ｖ（ｔ）を、第１図に示す転移検出器の入
力端子１に供給する。以降、この入力信号が、受信機で
受信されたデータ信号であるものとする。転移検出器が
動作して、入力信号ｖ（ｔ）が限界レベルＶｓと交差す
る瞬時を示す出力パルスを発生する。端子１を第１比較
器２の１つの入力端子に接続し、この比較器の第２入力
端子を、限界レベルＶｓを示す直流電圧を受信するため
に接続する。第１比較器２の出力信号は、ｖ（ｔ）とＶ
ｓとの間の差が正であるかあるいは負であるかによつて
、＋Ｖあるいは−Ｖの正あるいは負の極性フ（すなわち
方向）を有する方形状信号ｖ（ｔ）である。
力端子１に供給する。以降、この入力信号が、受信機で
受信されたデータ信号であるものとする。転移検出器が
動作して、入力信号ｖ（ｔ）が限界レベルＶｓと交差す
る瞬時を示す出力パルスを発生する。端子１を第１比較
器２の１つの入力端子に接続し、この比較器の第２入力
端子を、限界レベルＶｓを示す直流電圧を受信するため
に接続する。第１比較器２の出力信号は、ｖ（ｔ）とＶ
ｓとの間の差が正であるかあるいは負であるかによつて
、＋Ｖあるいは−Ｖの正あるいは負の極性フ（すなわち
方向）を有する方形状信号ｖ（ｔ）である。
信号ｖ（ｔ）の限界レベルＶｓとの交差（すなわち転移
）は、方形状信号Ｖ（ｔ）のエツジと同じ瞬時に発生す
る。第１比較器２の出力端子を、第１積分回路３に接続
する。
）は、方形状信号Ｖ（ｔ）のエツジと同じ瞬時に発生す
る。第１比較器２の出力端子を、第１積分回路３に接続
する。
この積分回路は、信号Ｖ（ｔ）が値＋Ｖあるいは−Ｖを
有するかによつて大きさが増加あるいは減少する第１信
号を発生する。デイジタル形式で実現した第１図の検出
器においては、第１積分回路３は、アツプーダウン・カ
ウンタである。このカウンタは、クロツタパルス発生器
５により供給される周波数がπであるクロツクパルスを
、クロツク入力端子４に受信する。これらパルスは、信
号Ｖ（ｔ）が値＋Ｖあるいは−Ｖを有するかによつて増
加あるいは減少して計算される。信号Ｖ（ｔ）は、第１
積分回路３の制御端子６に供給されている。クロツクパ
ルスの周波数πは、信号Ｖ（ｔ）の成分の期間の逆数に
対しかなり高いものである。第１積分回路３を形成する
アツプーダウン・カウンタの内容は２進数であり、その
出力端子３１〜３。ににｎビツトが得られ、入力信号の
転移率を示す第１信号の大きさを示す。第１比較器２か
らの方形状信号Ｖ（ｔ）をまた、信号を期間τだけ遅延
させる遅延回路７に供給する。
有するかによつて大きさが増加あるいは減少する第１信
号を発生する。デイジタル形式で実現した第１図の検出
器においては、第１積分回路３は、アツプーダウン・カ
ウンタである。このカウンタは、クロツタパルス発生器
５により供給される周波数がπであるクロツクパルスを
、クロツク入力端子４に受信する。これらパルスは、信
号Ｖ（ｔ）が値＋Ｖあるいは−Ｖを有するかによつて増
加あるいは減少して計算される。信号Ｖ（ｔ）は、第１
積分回路３の制御端子６に供給されている。クロツクパ
ルスの周波数πは、信号Ｖ（ｔ）の成分の期間の逆数に
対しかなり高いものである。第１積分回路３を形成する
アツプーダウン・カウンタの内容は２進数であり、その
出力端子３１〜３。ににｎビツトが得られ、入力信号の
転移率を示す第１信号の大きさを示す。第１比較器２か
らの方形状信号Ｖ（ｔ）をまた、信号を期間τだけ遅延
させる遅延回路７に供給する。
この遅延回路７は、その出力端子を第２積分回路８に接
続している。第２積分回路は、第１積分回路と同じで、
遅延された信号Ｖ（ｔ）が値＋Ｖあるいは−Ｖを有する
かによつて大きさが増加あるいは減少する第２信号を発
生する。デイジタル形式では、遅延回路７は、Ｎ個の要
素を有するシフトレジスタであり、パルス発生器５から
の周波数１「を有するクロツクパルスによつて動作され
る。このため、回路７によつて発生される遅延時間はＮ
・Δｔに等しい。第２積分回路８は、アツプーダウン・
カウンタである。このカウンタは、発生器５からのクロ
ツクパルスを、クロツク入力端子９に受信し、その制御
入力端子１０に供給される遅延された方形状信号ｖ（ｔ
）が値＋Ｖあるいは−Ｖを有するかによつて前記パルス
を増加あるいは減少して計数するように制御される。第
２積分回路８を形成するアツプーダウン・カウンタの内
容は、２進数である。これら２進数のｎビツトは、その
出力端子８１〜８。に得られ、入力信号の転移率を示す
第２信号の大きさを示す。第１および第２信号、すなわ
ち出力端子３１〜３。
続している。第２積分回路は、第１積分回路と同じで、
遅延された信号Ｖ（ｔ）が値＋Ｖあるいは−Ｖを有する
かによつて大きさが増加あるいは減少する第２信号を発
生する。デイジタル形式では、遅延回路７は、Ｎ個の要
素を有するシフトレジスタであり、パルス発生器５から
の周波数１「を有するクロツクパルスによつて動作され
る。このため、回路７によつて発生される遅延時間はＮ
・Δｔに等しい。第２積分回路８は、アツプーダウン・
カウンタである。このカウンタは、発生器５からのクロ
ツクパルスを、クロツク入力端子９に受信し、その制御
入力端子１０に供給される遅延された方形状信号ｖ（ｔ
）が値＋Ｖあるいは−Ｖを有するかによつて前記パルス
を増加あるいは減少して計数するように制御される。第
２積分回路８を形成するアツプーダウン・カウンタの内
容は、２進数である。これら２進数のｎビツトは、その
出力端子８１〜８。に得られ、入力信号の転移率を示す
第２信号の大きさを示す。第１および第２信号、すなわ
ち出力端子３１〜３。
および出力端子８１〜８。に得られる２進数を、第２比
較器１１に供給する。この比較器は、供給された第１お
よび第２信号が等しいときに、その出力端子１２に所望
の出力パルスを発生する。転移検出器の動作は、次の考
察に基づいている。比較器２によつて発生される方形状
信号Ｖ（ｔ）は、次のように書くことができる。ここに
Ｓｉｉば正弦”を意味している。
較器１１に供給する。この比較器は、供給された第１お
よび第２信号が等しいときに、その出力端子１２に所望
の出力パルスを発生する。転移検出器の動作は、次の考
察に基づいている。比較器２によつて発生される方形状
信号Ｖ（ｔ）は、次のように書くことができる。ここに
Ｓｉｉば正弦”を意味している。
一定期間τ間のＶ（ｔ）の計算をする場合、この積分を
次の関数で表わすことができる。
次の関数で表わすことができる。
この関数が零を通過する瞬時は、方形状信号τＶ（ｔ）
における転移の後一遅れ、したがつてこれら２ ゝ転
移を示す瞬時として用いることのできる瞬時に発生する
のを証明することができる。
における転移の後一遅れ、したがつてこれら２ ゝ転
移を示す瞬時として用いることのできる瞬時に発生する
のを証明することができる。
これを第２図に示す。
図形ａは、値＋Ｖおよび一Ｖをとることができ、２つの
転移ＴｒｌおよびＴｒ２を有する信号Ｖ（ｔ）の一部を
示し、図形ｂは、（２）式で与えられる関数Ｆ（ｔ）を
示す。転移ＴｒｌおよτびＴｒ２が発生する瞬時に対し
て一遅れた瞬時で零となる。
転移ＴｒｌおよびＴｒ２を有する信号Ｖ（ｔ）の一部を
示し、図形ｂは、（２）式で与えられる関数Ｆ（ｔ）を
示す。転移ＴｒｌおよτびＴｒ２が発生する瞬時に対し
て一遅れた瞬時で零となる。
転移検出器は、（２）式で与えられる関数Ｆ（ｔ）が零
となる瞬時を検出することにより動作する。
となる瞬時を検出することにより動作する。
このように、信号Ｖ（ｔ）の積分時間が一定期間τを有
し、この積分時間を受信したデータ信号の最適ろ波に相
当するように選ぶことができる（１／Ｔの率でのデータ
伝送に対し、積分の最適期間はＴに等しい）ことがわか
る。この値は、その符号が必要とされる間に妨害が導入
されなければ、最小雑音帯域に相当している。検出器で
行なわれる動作では、関数Ｆ（ｔ）を２つの関数として
考える。
し、この積分時間を受信したデータ信号の最適ろ波に相
当するように選ぶことができる（１／Ｔの率でのデータ
伝送に対し、積分の最適期間はＴに等しい）ことがわか
る。この値は、その符号が必要とされる間に妨害が導入
されなければ、最小雑音帯域に相当している。検出器で
行なわれる動作では、関数Ｆ（ｔ）を２つの関数として
考える。
すなわち、関数Ｆ１（ｔ）は、信号ＳｇｎＣｖ（ｔ）−
Ｖｓ〕、すなわち第１比較器２によつて供給される信号
Ｖ（ｔ）の積分に相当している。
Ｖｓ〕、すなわち第１比較器２によつて供給される信号
Ｖ（ｔ）の積分に相当している。
関数Ｆ２（ｔ）は、信号ＳｇｎＣｖ（ｔ−τ）−Ｖｓ〕
、すなわち信号（ｔ）を期間τだけ遅延させる遅延回路
７の出力端子に得られる信号Ｖ（ｔ−τ）の積分に相当
している。関数Ｆ（ｔ）が零となる瞬時として転移を検
出するためには、（３）式にしたがつて、Ｆ１（ｔ）が
Ｆ２（ｔ）に等しい瞬時を検出すれば十分である。これ
は、第１図の回路内では第２比較器１１によつて行なわ
れる。この第２比較器は、第１信号および第２信号のデ
イジタル的な等しさを検出して、アツプーダウン・カウ
ンタ３および８の出力におけるこれら信号を示す２進数
が同じである毎にパルスを発生する。これらパルスのそ
れぞれは、データ信号τの転移を示し、転移に対しｎ遅
れて発生する〇関数Ｆ１（ｔ）およびＦ２（ｔ）を決定
する積分は、アツプーダウン・カウンタ３および８の両
方が、転移検出器の動作の少くとも開始時に、同じ計数
を有するのでなければ、正確にはわからない。
、すなわち信号（ｔ）を期間τだけ遅延させる遅延回路
７の出力端子に得られる信号Ｖ（ｔ−τ）の積分に相当
している。関数Ｆ（ｔ）が零となる瞬時として転移を検
出するためには、（３）式にしたがつて、Ｆ１（ｔ）が
Ｆ２（ｔ）に等しい瞬時を検出すれば十分である。これ
は、第１図の回路内では第２比較器１１によつて行なわ
れる。この第２比較器は、第１信号および第２信号のデ
イジタル的な等しさを検出して、アツプーダウン・カウ
ンタ３および８の出力におけるこれら信号を示す２進数
が同じである毎にパルスを発生する。これらパルスのそ
れぞれは、データ信号τの転移を示し、転移に対しｎ遅
れて発生する〇関数Ｆ１（ｔ）およびＦ２（ｔ）を決定
する積分は、アツプーダウン・カウンタ３および８の両
方が、転移検出器の動作の少くとも開始時に、同じ計数
を有するのでなければ、正確にはわからない。
これは、両方のアツプーダウン・カウンタを零計数にり
セツトすることによつて行なわれるが、これは転移検出
器の動作の開始時にのみ行なわれる。第１図の回路にお
いては、関数Ｆ１（ｔ）およびＦ２（ｔ）を、それぞれ
アツプーダウン・カウンタ３および８によつて、デイジ
タル形式で計算する。これらカウンタは、その後零にり
セツトされることなく連続的に動作する。この積分の結
果は、それらの出力３１〜３０および８１〜８。に、２
進数の形でいかなる瞬時にも得られる。しかし、関数Ｆ
１（ｔ）およびＦ２（ｔ）を決定する積分は、１つの常
数を除いて同じであるため、検出器の正しい動作が、こ
れら２つの積分が同じ常数を用いて計算されるようにす
ることが必要である。
セツトすることによつて行なわれるが、これは転移検出
器の動作の開始時にのみ行なわれる。第１図の回路にお
いては、関数Ｆ１（ｔ）およびＦ２（ｔ）を、それぞれ
アツプーダウン・カウンタ３および８によつて、デイジ
タル形式で計算する。これらカウンタは、その後零にり
セツトされることなく連続的に動作する。この積分の結
果は、それらの出力３１〜３０および８１〜８。に、２
進数の形でいかなる瞬時にも得られる。しかし、関数Ｆ
１（ｔ）およびＦ２（ｔ）を決定する積分は、１つの常
数を除いて同じであるため、検出器の正しい動作が、こ
れら２つの積分が同じ常数を用いて計算されるようにす
ることが必要である。
この状態は、関数Ｆ２（ｔ）が、前の瞬時ｔ１−Ｔ２−
τで関数Ｆ１（ｔ）が有する値を、一定瞬時Ｔ２でとる
ようにすることによつて満足させることができる。
τで関数Ｆ１（ｔ）が有する値を、一定瞬時Ｔ２でとる
ようにすることによつて満足させることができる。
第１図では、これは、アツプダウン・カウンタ３の出力
における数の値を、書込みパルスが発生される瞬時ｔ１
に記憶装置１３に記憶させることにより、およびアツプ
ーダウン・カウンタ８の内容を、読取りパルスが発生す
る瞬時Ｔ２−ｔ１＋τでのこの値によつて置き換えるこ
とによつて実現される。このためには、アツプーダウン
・カウンタ３の出力端＋３，〜３０を、記憶装置１３の
入力端子１４，〜１４。
における数の値を、書込みパルスが発生される瞬時ｔ１
に記憶装置１３に記憶させることにより、およびアツプ
ーダウン・カウンタ８の内容を、読取りパルスが発生す
る瞬時Ｔ２−ｔ１＋τでのこの値によつて置き換えるこ
とによつて実現される。このためには、アツプーダウン
・カウンタ３の出力端＋３，〜３０を、記憶装置１３の
入力端子１４，〜１４。
に接続する。端子１４１〜１４ｎに供給される２進数を
、記憶装置１３の端子１５に書込みパルスが現われる瞬
時に、この記憶装置に書込む。さらに、書込みパルスよ
り期間τだけ遅れた読取りパルスがこの記憶装置の端子
１６に現われる瞬時に、記憶装置１３に蓄積されている
２進数を読出して、アツプーダウン・カウンタ８の端子
１７１〜１７。に供給する。この読取りパルスを、アツ
プーダウン・カウンタ８の制御端子１８に同時に供給し
て、このカウンタを、入力端子１７，〜１７。に供給さ
れた２進数と同じ所定の計数にセツトする。この書込み
パルス列および読取りパルス列は、検出器が動作を開始
したときに、一度発生するだけで十分である。このパル
ス列を、周期的に発生することも可能である。このため
には、分周器が、パルス発生器５により供給されるパル
スの周波数−をＮで除算し、Δｔこの分周器の出力を調
整して、期間ＮΔｔで発生する期間Δｔのパルスを発生
するようにする。
、記憶装置１３の端子１５に書込みパルスが現われる瞬
時に、この記憶装置に書込む。さらに、書込みパルスよ
り期間τだけ遅れた読取りパルスがこの記憶装置の端子
１６に現われる瞬時に、記憶装置１３に蓄積されている
２進数を読出して、アツプーダウン・カウンタ８の端子
１７１〜１７。に供給する。この読取りパルスを、アツ
プーダウン・カウンタ８の制御端子１８に同時に供給し
て、このカウンタを、入力端子１７，〜１７。に供給さ
れた２進数と同じ所定の計数にセツトする。この書込み
パルス列および読取りパルス列は、検出器が動作を開始
したときに、一度発生するだけで十分である。このパル
ス列を、周期的に発生することも可能である。このため
には、分周器が、パルス発生器５により供給されるパル
スの周波数−をＮで除算し、Δｔこの分周器の出力を調
整して、期間ＮΔｔで発生する期間Δｔのパルスを発生
するようにする。
読取りパルスは、ＡＮＤゲート２０の出力に得られる。
このＡＮＤゲートの２つの入力端子は、発生器５の出力
端子および分周器１９の出力端子にそれぞれ接続されて
いる。書込みパルスは、ＡＮＤゲート２１の出力に得ら
れる。このＡＮＤゲートの２つの入力端子は、発生器５
の出力端子（インバータ回路２２を経て）および分周器
１９の出力Δｔ端子にそれぞれ接続されている。
このＡＮＤゲートの２つの入力端子は、発生器５の出力
端子および分周器１９の出力端子にそれぞれ接続されて
いる。書込みパルスは、ＡＮＤゲート２１の出力に得ら
れる。このＡＮＤゲートの２つの入力端子は、発生器５
の出力端子（インバータ回路２２を経て）および分周器
１９の出力Δｔ端子にそれぞれ接続されている。
期間了を有し周期、７１で発生する書込みおよび読取り
パルスはこのようにして得られる。読取りパルスは書込
みパルスの後に続き、書込みパルスからＮΔｔだけ離さ
れている。第３図の波形図は、第１図の転移検出器の動
作を示す。
パルスはこのようにして得られる。読取りパルスは書込
みパルスの後に続き、書込みパルスからＮΔｔだけ離さ
れている。第３図の波形図は、第１図の転移検出器の動
作を示す。
波形Ａは、第１比較器２の出力に発生する方形状信号（
ｔ）を示す。この方形状信号の成分は、期間Ｔを有し＋
あるいは一の値をとる。波形Ｂは、遅延回路７の出力に
発生し、例えば、期間Ｔに等しい期間τだけ遅延された
方形状信号Ｖ（ｔ）を示す。波形Ｃにおいて、階段状曲
線ａは、波形Ａの信号の積分の結果、アツプーダウン・
カウンタ３の出力に発生する第１信号を示す。波形Ｃに
おいて、階段状曲線ｂは、波形Ｂの信号の積分の結果、
アツプーダウン・カウンタ８の出力に発生する第２信号
を示す。曲線ａおよびｂで示される第１および第２信号
が交差する点は、波形Ａの信号Ｖ（ｔ）の転移を示して
おり、これら転移に対τし一の遅延で発生する。
ｔ）を示す。この方形状信号の成分は、期間Ｔを有し＋
あるいは一の値をとる。波形Ｂは、遅延回路７の出力に
発生し、例えば、期間Ｔに等しい期間τだけ遅延された
方形状信号Ｖ（ｔ）を示す。波形Ｃにおいて、階段状曲
線ａは、波形Ａの信号の積分の結果、アツプーダウン・
カウンタ３の出力に発生する第１信号を示す。波形Ｃに
おいて、階段状曲線ｂは、波形Ｂの信号の積分の結果、
アツプーダウン・カウンタ８の出力に発生する第２信号
を示す。曲線ａおよびｂで示される第１および第２信号
が交差する点は、波形Ａの信号Ｖ（ｔ）の転移を示して
おり、これら転移に対τし一の遅延で発生する。
波形Ｅは、第２比較器１１により発生された対応する出
力パルスＴＯｌ〜ＴＯ５を示す。波形Ｃにおいては、ア
ツプーダウン・カウンタ３および８が、増加および減少
計数限界に決して到達しないような容量を有するものと
する。
力パルスＴＯｌ〜ＴＯ５を示す。波形Ｃにおいては、ア
ツプーダウン・カウンタ３および８が、増加および減少
計数限界に決して到達しないような容量を有するものと
する。
しかし、本発明信号転移検出器は、増加および減少計数
限界に達するような制限された容量のアツプーダウン・
カウンタによつて動作することができる。これは、この
容量が期間τ（本実施例ではＴに等しい）内に計数する
ことのできるパルスの最大数Ｎを越える場合である。波
形Ｄは、アツプーダウン・カウンタ３およびＮ８に対し
選ばれた計数容量が３−に等しぐ、この３Ｎ場合上側お
よび下側計数限界がＯおよび一である例を示す。
限界に達するような制限された容量のアツプーダウン・
カウンタによつて動作することができる。これは、この
容量が期間τ（本実施例ではＴに等しい）内に計数する
ことのできるパルスの最大数Ｎを越える場合である。波
形Ｄは、アツプーダウン・カウンタ３およびＮ８に対し
選ばれた計数容量が３−に等しぐ、この３Ｎ場合上側お
よび下側計数限界がＯおよび一である例を示す。
階段状曲線ｃは、カウンタ３の計数を示す。波形Ａの信
号Ｖ（ｔ）の積分に相当するこの曲線は、各瞬時におい
て、波形Ｃの曲線ａと同じ傾きを有しているが、いくつ
かの箇所で不連続である。この理由は次の通りである。
すなわち、方形状信号Ｖ（ｔ）の成分の期間の間に、カ
ウンタの臨３Ｎ界位置０あるいは一に達したときに、カ
ウンタが３Ｎ他の臨界位置−あるいはＯに置かれるから
である。
号Ｖ（ｔ）の積分に相当するこの曲線は、各瞬時におい
て、波形Ｃの曲線ａと同じ傾きを有しているが、いくつ
かの箇所で不連続である。この理由は次の通りである。
すなわち、方形状信号Ｖ（ｔ）の成分の期間の間に、カ
ウンタの臨３Ｎ界位置０あるいは一に達したときに、カ
ウンタが３Ｎ他の臨界位置−あるいはＯに置かれるから
である。
この種の動作は、アツプーダウン・カウンタに対しては
普通である。カウンタ８の計数を示す曲線ｄは、波形Ｂ
の信号に応じ同様に発生される。曲線ｃおよびｄが交差
する点は、波形Ｃの曲線ａおよびｂの交差と同じ瞬時に
発生し、方形状信号Ｖ（ｔ）の転移を示す。
普通である。カウンタ８の計数を示す曲線ｄは、波形Ｂ
の信号に応じ同様に発生される。曲線ｃおよびｄが交差
する点は、波形Ｃの曲線ａおよびｂの交差と同じ瞬時に
発生し、方形状信号Ｖ（ｔ）の転移を示す。
第１図は、本発明信号転移検出器の一実施例の回路図、
第２図は検出器の基本原理を示す波形図、第３図は検出
器の実際の動作を示す波形図である。 １・・・・・・入力端子、２・・・・・・第１比較器、
３・・・・・・第１積分回路、４，９・・・・・・クロ
ツク入力端子、５・・・・・・クロツクパルス発生器、
６・・・・・・制御端子、７・・・遅延回路、８・・・
・・・第２積分回路、１１・・・・・・第２比較器、１
２・・・・・・出力端子、１３・・・・・・記憶装置、
１９・・・・・・分周器、２０，２１・・・・・・ＡＮ
Ｄゲート、２２・・・・・・インバータ回路。
第２図は検出器の基本原理を示す波形図、第３図は検出
器の実際の動作を示す波形図である。 １・・・・・・入力端子、２・・・・・・第１比較器、
３・・・・・・第１積分回路、４，９・・・・・・クロ
ツク入力端子、５・・・・・・クロツクパルス発生器、
６・・・・・・制御端子、７・・・遅延回路、８・・・
・・・第２積分回路、１１・・・・・・第２比較器、１
２・・・・・・出力端子、１３・・・・・・記憶装置、
１９・・・・・・分周器、２０，２１・・・・・・ＡＮ
Ｄゲート、２２・・・・・・インバータ回路。
Claims (1)
- 【特許請求の範囲】 １ 入力信号の振幅を基準レベルと比較して、基本レベ
ルに対する方向が前記入力信号の振幅と前記基準レベル
との間の差に相当する方形状信号を発生する比較器と、
第１積分回路手段と、この第１積分回路手段に前記方形
状信号を供給して、この第１積分回路手段が前記方形状
信号の方向に従つて大きさが増加あるいは減少する第１
信号を発生するようにした手段と、第２積分回路手段と
、前記方形状信号を遅延させて前記第２積分回路手段に
供給して、この第２積分回路手段が前記遅延された方形
状信号の方向に従つて大きさが増加あるいは減少する第
２信号を発生するようにした遅延手段と、第２比較器と
、前記第１信号および第２信号を前記第２比較器に供給
して、この比較器が供給された第１信号の大きさおよび
第２信号の大きさが等しい場合に応じて所望の出力パル
スを発生するようにした手段とを具える、交流入力信号
の一定振幅レベルを経る転移を示す出力パルスを発生す
る信号転移検出器。 ２ 特許請求の範囲１記載の信号転移検出器において、
一定瞬時に前記第１信号の値を記憶する手段と、前記遅
延手段によつて発生される遅延時間に等しい時間隔の後
に、前記第１信号の記憶された値を、前記第２積分回路
手段に伝送する制御手段とを具える信号転移検出器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7532759A FR2330206A1 (fr) | 1975-10-27 | 1975-10-27 | Detecteur de transitions d'un signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5254359A JPS5254359A (en) | 1977-05-02 |
| JPS5931898B2 true JPS5931898B2 (ja) | 1984-08-04 |
Family
ID=9161671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51127916A Expired JPS5931898B2 (ja) | 1975-10-27 | 1976-10-26 | 信号転移検出器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4079327A (ja) |
| JP (1) | JPS5931898B2 (ja) |
| CA (1) | CA1081788A (ja) |
| DE (1) | DE2646367C2 (ja) |
| FR (1) | FR2330206A1 (ja) |
| GB (1) | GB1505059A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757025A (en) * | 1980-09-24 | 1982-04-06 | Sony Corp | Waveform converting circuit |
| US4381563A (en) * | 1980-12-18 | 1983-04-26 | International Business Machines Corporation | Apparatus and method for visually presenting analytical representations of digital signals |
| US4819199A (en) * | 1987-04-24 | 1989-04-04 | Extrema Systems International Corporation | Extrema coder employing noisy limiting amplifier stages |
| DE3933801A1 (de) * | 1989-10-10 | 1991-04-18 | Philips Patentverwaltung | Adaptive vorrichtung zur identifikation eines periodischen signals |
| US5442797A (en) * | 1991-12-04 | 1995-08-15 | Casavant; Thomas L. | Latency tolerant risc-based multiple processor with event driven locality managers resulting from variable tagging |
| DE4214949A1 (de) * | 1992-05-06 | 1993-11-11 | Nokia Deutschland Gmbh | Anordnung zur zeitlichen Detektion einer Signalflanke eines auf einer Übertragungsleitung übertragenen elektrischen Signals |
| EP0643484B1 (en) * | 1993-09-14 | 1998-08-26 | STMicroelectronics S.r.l. | Offset reduction in a zero-detecting circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3225213A (en) * | 1962-05-18 | 1965-12-21 | Beckman Instruments Inc | Transition detector |
| US3223851A (en) * | 1962-06-14 | 1965-12-14 | Beckman Instruments Inc | Transition detector |
| US3619659A (en) * | 1969-12-02 | 1971-11-09 | Honeywell Inf Systems | Integrator amplifier circuit with voltage regulation and temperature compensation |
| FR2098925A5 (ja) * | 1970-07-31 | 1972-03-10 | Trt Telecom Radio Electr |
-
1975
- 1975-10-27 FR FR7532759A patent/FR2330206A1/fr active Granted
-
1976
- 1976-10-14 DE DE2646367A patent/DE2646367C2/de not_active Expired
- 1976-10-19 US US05/733,873 patent/US4079327A/en not_active Expired - Lifetime
- 1976-10-22 GB GB43942/76A patent/GB1505059A/en not_active Expired
- 1976-10-25 CA CA264,078A patent/CA1081788A/en not_active Expired
- 1976-10-26 JP JP51127916A patent/JPS5931898B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4079327A (en) | 1978-03-14 |
| CA1081788A (en) | 1980-07-15 |
| DE2646367C2 (de) | 1981-09-24 |
| JPS5254359A (en) | 1977-05-02 |
| FR2330206A1 (fr) | 1977-05-27 |
| FR2330206B1 (ja) | 1980-10-17 |
| GB1505059A (en) | 1978-03-22 |
| DE2646367A1 (de) | 1977-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538119A (en) | Clock extraction circuit using an oscillator and phase-locked programmable divider | |
| US4131856A (en) | Electrical synchronizing circuits | |
| JPH03108828A (ja) | スペクトラム拡散受信機 | |
| US3602828A (en) | Self-clocking detection system | |
| JPH0127618B2 (ja) | ||
| JPH0120823B2 (ja) | ||
| US4206414A (en) | Electrical synchronizing circuits | |
| US3925732A (en) | Signal detecting device | |
| EP0199448A2 (en) | Frequency and phase error determination apparatus | |
| JPS5931898B2 (ja) | 信号転移検出器 | |
| US5818881A (en) | Digital frequency demodulator | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US4974234A (en) | Method of and circuit for the measurement of jitter modulation of zero-related digital signals | |
| US5500627A (en) | Precision duty cycle phase lock loop | |
| US4335354A (en) | Sensitive demodulator for frequency shift keyed carrier signals | |
| US3947775A (en) | Phase and frequency comparator | |
| US20060056565A1 (en) | Frequency synthesizer, pulse train generation apparatus and pulse train generation method | |
| JPS5811139B2 (ja) | 位相ロツク・ル−プ装置 | |
| GB1515214A (en) | Signal conditioning circuit | |
| JPH06327138A (ja) | ショートディレイ機能付電子トリップ装置 | |
| JPH0157539B2 (ja) | ||
| NL8000607A (nl) | Fm-ontvanger met zenderkarakterisering. | |
| SU1758846A1 (ru) | Генератор опорной частоты | |
| SU1107314A1 (ru) | Устройство синхронизации | |
| JPH028438Y2 (ja) |