JPS5931090B2 - キ−ニユウリヨクソウチ - Google Patents

Description

【発明の詳細な説明】 この発明は、例えばタイプライタのような多数の入力
キーを有する装置において、その入力キーの操作に対応
した入力情報をコード化して出力させるキー入力装置に
関する。

キー入力装置を構成する各入力キーから情報入力を行
なう場合、その各々の入力キーに対応したコード信号を
発生させる必要のあるものであるが、このコード信号と
入力キーとをそれぞれ対応させるためには、入力キーの
数だけ歩進するカウンタを設け、その計数値に応じて各
入力キーに対して走査信号を振り分けるための回路構成
が必要である。

しだがつて、入力キーの数が増加するにしたがつてコー
ド信号を発生するための回路構成が複雑化するものであ
り、集積回路化をさまたげ、種種の故障の原因ともなり
易いものである。 この発明は上記のような点に鑑みな
されたもので、入力キー部の構成を充分簡易化して構成
することができるばかりか、入力キーの重複操作に対し
て確実に新しく操作されたキーを検知し、入力情報のコ
ード化制御を確実に実行させることができるようにする
キー入力装置を提供しようとするものである。

すなわち、この発明に係るキー入力装置は、複数の入
力キーがそれぞれ交差部を指定するようにした、Ｘおよ
びＹ方向のそれぞれ複数のラインを有するマトリクスを
備える。

このマトリクスのＸ方向ラインおよびＹ方向ラインは交
互に選択され、この選択された方向のラインに対して計
数走査信号を順次供給するようにするものであり、上記
選択の対象外のラインから上記走査信号を、操作設定さ
れた入力キーに対応する交差部を介して検出する。そし
て、ＸおよびＹ方向ラインそれぞれから取出される検出
信号のタイミングから、上記操作された入力キーに対応
するコード信号が発生されるようにする。また、Ｘ方向
およびＹ方向のラインそれぞれに対応する上記検出され
た走査信号のタイミングを記憶手段に対して記憶設定す
るともので、この記憶手段に記憶されたタイミングは、
入力キーの操作状態に対応する上記のようにして発生さ
れた検出信号のタイミングと比較し、そのタイミングの
一致状態で新たなキー操作が行われたことを確認し、ま
たその不一致状態で新たな入力キーの操作状態を判別し
て、そのキーに対応するコード信号が入力信号として発
生出力されるようにしたものである。以下、図面を参照
してこの発明の一実施例を説明する。

添附図面はその構成を示すもので、１１は入力キー部で
ある。この入力キー部１１はＸおよびＹ方向のそれぞれ
複数（実施例の場合は各８本）のラインより構成される
マトリクスを備え、このマトリクスの各ラインで構成さ
れる多数の交差部にそれぞれスイツチを設定して、その
スイツチの投入時に対応する交差部のＸおよびＹのライ
ン相互を電気的に接続するようにしてなり、この各交差
部のスイツチを多数の入力キーそれぞれに対応させ、そ
の対応する入力キーの操作時に投入されるようにする。
すなわち、入力キー操作でマトリクスの交差部の１つを
指定し、この指定された交差部のＸおよびＹ方向のライ
ン相互を接続するものである。この入力キー部１１を構
成するマトリクスのＸおよびＹ方向のそれぞれ複数（８
本）のラインは、それぞれデコーダ１２，１３に結合さ
れるもので、このデコーダ１２，１３には発振器１４の
発振クロツク信号を計数する８進のカウンタ１５からの
３ビツトの計数値信号を並列的に供給し、その各計数値
に対応してデコーダ１２，１３からマトリクスラインに
信号を分配結合するようにしてなる。この場合カウンタ
１５のキヤリー信号を２進のバイナリカウンタ１６に供
給し、このバイナリカウンタ１６の出力、およびその出
力端に接続されるインバータ１７の出力でデコーダ１２
，１３を交互に駆動するようにしてなる。すなわち、バ
イナリカウンタ１６の出力が「１」ｑの場合を想定する
と、この時にはデコーダ１２を動作状態に設定し、カウ
ンタ１５の計数値に対応してデコーダ１２の出力の結合
される８本のＸ方向ラインに順次信号を分配結合する。
そして、カウンタ１５からキヤリ一信号の発生された時
からデコーダ１３を動作設定し、カウンタ１５の計数値
に応じてマトリクスのＹ方向ラインに順次信号を分配結
合する。また、入力キー部１１のマトリクスのＸ方向ラ
インはオア回路１８に結合し、Ｙ方向ラインはオア回路
１９に結合するもので、このオア回路１８および１９か
らの出力信号はアンド回路２０，２１に供給する。

このアンド回路２０にはインバータ１７の出力信号を、
アンド回路２１にはバイナリカウンタ１６からの出力信
号をそれぞれゲート信号として結合し、アンド回路２０
，２１からの出力信号はオア回路２２を介してアンド回
路２３に供給する。このアンド回路２３の出力信号は、
オア回路２４を介して１６ビツトのシフトレジスタ２５
の入力端に結合するもので、このシフトレジスタ２５の
出力端からの信号はアンド回路２３に供給する。この場
合、シフトレジスタ２５は前記発振器１４からのクロツ
ク信号で駆動されるもので、タイミング信号記憶部を構
成するようになる。前記アンド回路２０，２１からの出
力信号は、さらにアンド回路２６，２７にそれぞれ結合
されるもので、このアンド回路２６，２７ぱシフトレジ
スタ２５の出力信号の結合されるインバータ２８の出力
信号でゲートが開かれるものである。

そして、アンド回路２６，２７からの出力信号は、それ
ぞれ発振器１４からのクロツク信号でゲート制御される
アンド回路２９，３０に供給すると共に、オア回路２４
に供給し、アンド回路２９，３０からの出力信号は記憶
装置３１，３２にそれぞれ記憶指令として供給する。こ
の記憶装置３１，３２は、それぞれ前記カウンタ１５か
らの３ビツトの計数値信号を記憶する３つの記憶素子か
らなり、この記憶装置３１，３２のそれぞれ記憶計数値
情報はエンコーダ３３に供給し、その記憶数値の組み合
せからコート精報を作成するようにする。エンコーダ３
３はアンド回路３４からの出力信号が結合された時にエ
ンコード動作するものであり、このアンド回路３４の一
方の入力端には、インバータ１７からの出力信号と、デ
コーダ１３の最終計数値検知信号と発振器１４からのク
ロツク信号の結合されるアンド回路３５の出力信号を結
合し、さらにアンド回路３４の他方の入力端には、前記
アンド回路３５からの出力信号で駆動されて入力情報を
出力する遅延回路３８が結合される。そして、この遅延
回路３８の入力端にはアンド回路２６，２７の出力信号
の結合されるオア回路３６の出力信号でセツトされるフ
リツプフロツプ回路３７のセツト時出力信号が結合され
るもので、この遅延回路３８の出力信号はフリツプフロ
ツプ回路３７をりセツトしてこの回路部分はワンシヨツ
ト回路を構成するようになる。また、オア回路３６の出
力はオア回路３９およびアンド回路４０に供給し、オア
回路３９の出力信号は発振器１４のクロツク信号で駆動
される遅延回路４１に供給する。

そして、この遅延回路４１からの出力信号は、アンド回
路４２を介してオア回路３９に帰還させると共に、アン
ド回路４０に結合し、このアンド回路４０からの出力信
号は上記遅延回路３８、オア回路３６およびインバータ
１７の各々の出力が結合されるアンド回路４４からの出
力信号と共にオア回路４５に結合され、このオア回路４
５からエラー信号を発するようにする。上記アンド回路
４２には、カウンタ１５のキャリ一信号の結合されるイ
ンバータ４３の出力信号をゲート信号として与える。す
なわち、上記のように構成される装置にあつては、バイ
ナリカウンタ１５によつてデコーダ１２，１３が交互に
指定され、その指定されたデコーダ１２あるいは１３に
カウンタ１５の計数値信号が結合される。

そして、入力キー部１１のマトリクスのｘおよびＹ方向
のラインに順次計数値に応じて信号を分配するものであ
る。したがつて、この入力キー部１１で、あるキーが操
作され、対応するライン交差部のスイツチが投入された
とすると、その交差部のＸおよびＹ方向のラインは相互
に接続されるようになるものである。この時、例えばバ
イナリカウンタ１６の出力が「１」であり、デコーダ１
２が動作状態にあると仮定すると、操作されたキーの交
差部に対応するｘ方向ラインにデコーダ１２からの信号
が分配されると、その交差部のＹ方向ラインに信号が取
り出される。この信号はオア回路１９を介してバイナリ
カウンタ１６でゲートの開かれるアンド回路２１に供給
されることになり、このアンド回路２１から出力信号が
取り出されるようになる。すなわち、交差部のＸ方向ラ
インがカウンタ１５の計数に対応したタイミングとして
表現され、アンド回路２１から取り出されるもので、こ
のタイミング信号はアンド回路２７に供給される。この
時、シフトレジスタ２５において上記タイミング信号に
対応する記憶が存在しないときは、インバータ２８の出
力信号は「１」であり、アンド回路２７に結合されたタ
イミング信号はオア回路２４を介してシフトレジスタ２
５に情報「１」として記憶されると同時に、オア回路３
６を介してフリツプフロツプ３７をセツトする。また、
クロツク信号でゲートの開かれるアンド回路３０を介し
て記憶装置３２に書き込み指令を与え、そのタイミング
に相当するカウンタ１５の計数値を記憶するようになる
。すなわち、記憶装置３２では操作キーに対応するマト
リクス交差部のＸ方向ラインを計数値として記憶するよ
うになる。そして、８進のカウンタ１５の計数が進行し
、キヤリ一信号が発生されると、バイナリカウンタ１６
の出力が反転して「１］から「０」になり、デコーダ１
３が動作状態に設定される。

したがつて、上記同様にして操作キーに対応するＹ方向
・ラインにデコーダ１３から信号が分配された時に、そ
の交差部のＸ方向ラインから出力信号が得られ、同様に
オア回路１８、アンド回路２０を介してアンド回路２６
にそのＹ方向ラインに相当するタイミング信号が結合さ
れ、そのタイミングをシフトレジスタ２５に書き込むと
共に記憶装置３１に指令を与え、そのタイミングに相当
するカウンタ１５の計数値を記憶する。そして、８進カ
ウンタ１５の計数が進行して最高計数値に達すると、デ
コーダ１３の最終ラインから信号が出力されるようにな
り、この時アンド回路３５から出力信号が得られる状態
となるので遅延回路３８の出力と共にアンド回路３４の
ゲートを開き、エンコーダ３３から記憶装置３１，３２
に記憶された数値に対応する、すなわち操作された人力
キーに対応するコード化情報出力を得るものである。こ
の場合、入カギ―部１１におけるキー操作は人為的に行
われるものであるため、ある程度の時間連続的に操作さ
れているものであり、その間にカウンタ１５の計数は繰
り返し行われ、上記のようなタイミング信号の検出は繰
り返して行われる。

しかし、前述したようにこの操作キーに対するＸおよび
Ｙ方向のタイミングは、シフトレジスタ２５によつて記
憶されているものであり、アンド回路２０あるいは２１
から信号の得られるタイミングでオア回路２２からの出
力信号でアンド回路２３のゲートが開かれ、これがシフ
トレジスタ２５の記憶タイミングに対応する記憶ビツト
出力と同期するものであるため、キーの継続する操作を
確認することができ、またこのタイミング信号の得られ
る時にインバータ２８でアンド回路２６，２７のゲート
を閉じ、新しいコード作成作業が行われないようにする
。すなわち、１つのコード化情報のみが出力されるよう
になる。そして、その操作キーが離されたときには、オ
ア回路２２からシフトレジスタ２５の出力に対応してタ
イミング信号が発生しないため、シフトレジスタ２５の
記憶が消去され、新しいキー入力操作を待機する状態と
なる。また、あるキーが操作され、そのキーを離す前に
次のキーを操作するような連続的重複操作があつた場合
には、まず最初の操作に対応して、その操作キーに対応
するＸおよびＹ方向のタイミング信号がシフトレジスタ
２５に記憶される。

この状態で、次のキーが重複してさらに操作されると、
この新しい操作キーに対応するＸおよびＹ方向のタイミ
ング信号もオア回路１９，１８から同時に得られ、アン
ド回路２７，２６に結合される。この時、シフトレジス
タ２５にあつては、先に操作されたキーのタイミング信
号のみを記憶しているものであり、このため新しい操作
キーのタイミング信号が発生する時は、インバータ２８
の出力信号は「１」である。したがつて、この新しい操
作キーのＸおよびＹ方向のタイミング信号は記憶装置３
２，３１に対して新たに書き込まれ、エンコーダ３３か
らコード化情報として出力されるようになる。すなわち
、入力キー部１１において連続的なキー操作が行われ、
その操作状態が」部重複するような状態であつても、確
実に新しい操作キーを検知し、コード化情報出力が得ら
れるものである。

しかしながら、上記重複操作が非常に近接した時間内、
例えばデコーダ１２あるいは１３の信号分配１循の間に
なされた場合には、誤入力される可能性があり、また操
作面からみれば非常に近接した重複操作は目的のキーと
隣接するキーを誤つて同時操作する誤操作の可能性が強
い。したがつて、このような場合にはエラー信号として
検知する必要がある。すなわち、この実施例においては
、オア回路３６によりキーが操作されたことを検知し、
この信号をオア回路３９、クロツクで駆動される遅延回
路４１、さらに常時は開かれキヤリ一信号で閉じられる
アンド回路４２を介してオア回路３９に結合し、これに
より保持回路を形成する。

そして、カウンタ１５の計数１循の間、すなわちデコー
ダ１２あるいは１３の信号分配１循の間にオア回路３６
から２個以上の信号出力が発生した場合には、アンド回
路４４によりエラー信号を、さらに誤り操作検知のため
カウンタ１５の計数の１循の間には重複操作されず、次
の１循でキーが操作された場合には、アンド回路４０よ
りエラー信号が発生されるようになるものである。尚、
上記実施例においては、記憶装置３１，３２に記憶させ
た計数値をエンコーダ３３でコード変換してコード出力
を得るようにしているが、これは計数値をそのままコー
ド出力として用いるようにしてもよいものであり、この
場合にはエンコーダ３３はアンド回路３４からの同期パ
ルスにより記憶装置３１，３２の計数値を出力するゲー
ト回路であつてもよい。

またキーマトリクスＸ，Ｙの数も種々変更可能であり、
さらにはデコーダ１２，１３を順次出力の得られるシフ
トレジスタ等で構成し、この出力をエンコードして記憶
装置３１，３２に結合するようにしてもよく、その他こ
の発明の要旨を逸脱しない範囲で種々の応用、変形が可
能なことはもちろんである。以上のようにこの発明によ
れ、入力キー部のＸ方向ラインおよびＹ方向ラインの走
査を行なうための計数手段を別体とすることなく、１つ
の計数手段によりＸ方向ラインおよびＹ方向ラインを選
択的に走査し得るようにして、小容量の計数手段で入力
キーに対応するコード信号を発生することを可能にする
ものであり、したがつてキー入力装置の回路構成が小形
化されかつ単純化される状態となると共に、入力キーの
重複操作に際しても確実に新しく操作されたキーを検出
することができるものであり、充分早いキー操作に対し
て対応できるようになるものである。

このため、各種計数機装置の入力装置等として効果的に
使用することができるものである。

【図面の簡単な説明】

添附図面は、この発明の一実施例に係るキー入力装置を
説明する構成図である。 １１・・・・・・入力キー部、１２，１３・・・・・・
デコーダ、１４・・・・・・発振器、１５・・・・・・
カウンタ、１６・・・・・・バイナリカウンタ。

Claims (1)

【特許請求の範囲】
1. １ ＸおよびＹ方向のそれぞれ複数のラインにより構成
   されるマトリクスの交差部をそれぞれ指定するように構
   成した複数の入力キーと、上記ＸおよびＹ方向のライン
   の本数以上の計数値となるごとに循環計数を行なう計数
   手段と、この計数手段で計数が循環されるごとに上記Ｘ
   方向ラインとＹ方向ラインとを交互に選択する選択手段
   と、この選択手段で選択された上記ＸあるいはＹ方向ラ
   インの各々に対し上記計数手段の計数値に対応する走査
   信号を順次供給する走査手段と、上記選択手段により非
   選択状態にあるＸあるいはＹ方向ラインから操作された
   入力キーに対応する交差部を介して得られる走査信号の
   有無を検出する検出手段と、この検出手段によりＸおよ
   びＹ方向ラインから走査信号有りが検出された際にそれ
   ぞれの走査信号出力タイミングで上記計数手段の計数値
   を入力し対応するコード信号を発生するコード信号発生
   手段と、上記ＸおよびＹ方向ラインからの走査信号出力
   タイミングをそれぞれ記憶する記憶手段と、この記憶手
   段で記憶されたタイミングと今回操作された入力キーに
   対応する走査信号出力タイミングを対比してタイミング
   不一致の状態で上記コード信号発生手段に上記計数手段
   の計数値を入力させるように制御する制御手段とを具備
   したことを特徴とするキー入力装置。