JPS5926916B2 - clock with keyboard - Google Patents

clock with keyboard

Info

Publication number
JPS5926916B2
JPS5926916B2 JP51017426A JP1742676A JPS5926916B2 JP S5926916 B2 JPS5926916 B2 JP S5926916B2 JP 51017426 A JP51017426 A JP 51017426A JP 1742676 A JP1742676 A JP 1742676A JP S5926916 B2 JPS5926916 B2 JP S5926916B2
Authority
JP
Japan
Prior art keywords
gate
time
signal
clock
keyboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51017426A
Other languages
Japanese (ja)
Other versions
JPS52100265A (en
Inventor
栄作 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP51017426A priority Critical patent/JPS5926916B2/en
Publication of JPS52100265A publication Critical patent/JPS52100265A/en
Publication of JPS5926916B2 publication Critical patent/JPS5926916B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G9/00Visual time or date indication means
    • G04G9/0064Visual time or date indication means in which functions not related to time can be displayed
    • G04G9/007Visual time or date indication means in which functions not related to time can be displayed combined with a calculator or computing means

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Calculators And Similar Devices (AREA)

Description

【発明の詳細な説明】 本発明はテンキーにより時刻修正するキーボード付時計
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a keyboard-equipped watch whose time is adjusted using a numeric keypad.

本発明は誤まつた時刻修正のないキーポート付時計を提
供するものである。
The present invention provides a watch with a keyport that prevents erroneous time adjustment.

更には計算機と組み合わせた計算機付時計を提供するも
のである。
Furthermore, the present invention provides a calculator watch that is combined with a calculator.

電子技術の発達により計算が一般化してきた。With the development of electronic technology, calculations have become commonplace.

この様な計算機と時計を組み合わせた計算機付時計が考
えられるようになつてきた。計算機はチッキー、ファン
クションキーを含むキーボードを有しており、このキー
ボードにより時計の時刻修正をすると従来の修正方法よ
り簡単に時刻修正することができる。しかし計算機の屋
敷は全ての桁が0〜9を屋敷することができる。
Calculator watches that combine such a calculator and a clock are now being considered. The calculator has a keyboard that includes tick keys and function keys, and when the time on a clock is adjusted using this keyboard, the time can be adjusted more easily than with conventional adjustment methods. However, all digits of a computer can be 0 to 9.

時刻修正に於いては0〜9を屋敷できる桁とある数に限
定される桁が出てくるので、計算機の負数回路を利用す
ると時計として表示されない時刻が表示されてしまう。
時計として表示されない時刻とは、分と秒の(60〜9
9)、時と月の(00.13〜99)ただし時は12時
間制、日の(00.32〜99)などである。
When correcting the time, there are digits that can be used for numbers 0 to 9 and digits that are limited to a certain number, so if you use the negative number circuit of your computer, the time that is not displayed on the clock will be displayed.
Times that are not displayed as a clock include minutes and seconds (60 to 9
9), hour and month (00.13-99), but hour is in 12-hour system, day (00.32-99), etc.

本発明は前記の時計として表示されない時刻が屋敷され
たとき、これを検出して誤まつた時刻修正(屋敷)をさ
れなくし、しかも正しい時刻に修正するように使用者に
知らせるものである。
The present invention detects when a time that is not displayed on the clock is set, prevents the time from being erroneously adjusted, and notifies the user to adjust the time to the correct time.

以下本発明の実施例に基づき説明する。第1図は本発明
を用いた計算機付時計のブ頭ノク図を示したものである
The present invention will be explained below based on examples. FIG. 1 shows a block diagram of a computer watch using the present invention.

1はタイミング信号(φ、を−を4、D1〜Dll・・
・・ ・ ・)発生回路、2はタイミング信号制御ゲー
ト、3はキーボード4から送られてくる負数信号をBC
D信号に変換する負数回路、4はキーボードであり、テ
ンキー、ファンクションキー、制御スイツチから構成さ
れ、制御スイツチは通常はノーマル状態aにあり、押し
込まれるごとに、時計表示ならば演算表示、演算表示な
らば時計表示に切替わる。
1 is the timing signal (φ, - is 4, D1~Dll...
・ ・ ・) generation circuit, 2 is a timing signal control gate, 3 is a BC for negative number signals sent from the keyboard 4
Negative number circuit converts to D signal, 4 is a keyboard, consisting of a numeric keypad, function keys, and a control switch.The control switch is normally in the normal state a, and each time it is pressed, it changes the calculation display and the calculation display if it is a clock display. If so, the display will switch to the clock display.

この押し込まれた制御スイツチの状態はbである。制?
スイツチをアンロツク状態dにす 5るとキーボードに
より時刻修正することができる。5は数置部レジスタゲ
ート、6はレジスタXl7はレジスタYl8はレジスタ
Zである。
The state of this pressed control switch is b. Regulation?
When the switch is placed in the unlocked state (d), the time can be adjusted using the keyboard. 5 is a register gate, 6 is a register Xl7, and register Yl8 is a register Z.

9は加減算ゲート、10は加減算器、11はフアンクシ
ヨンキ一,コントロール回路、12は演算制御回路、1
13は時計制御回路、14は時計用レジスタWである。
9 is an addition/subtraction gate, 10 is an adder/subtractor, 11 is a function key, a control circuit, 12 is an arithmetic control circuit, 1
13 is a clock control circuit, and 14 is a clock register W.

15は演算信号と時計信号を切替える表示信号切替回路
でありキーボード3の制御スイツチにより制御される。
Reference numeral 15 denotes a display signal switching circuit for switching between a calculation signal and a clock signal, which is controlled by a control switch on the keyboard 3.

16はデコーダ、17は表示部である。16 is a decoder, and 17 is a display section.

2のタイミング信号制?ゲートはキー 1ボード3の制
御スイツチにより制御され時計表示になるとタイミング
信号が演算回路(5〜10,12)に入力されることを
禁止する。
2 timing signal system? The gate is controlled by a control switch on the keyboard 1 board 3, and when the clock is displayed, the timing signal is prohibited from being input to the arithmetic circuits (5 to 10, 12).

これにより演算回路にC−MOSを用いた時にば月”又
は゛L”に固定されるので非常に消費電力を少なく 二
することができる。これにより計算機付時計の電源に電
池を用いても低消費電力となるので使用時間の長い計算
機付時計を提供することができる。第2図はタイミング
信号発生回路により作られた本発明の種々の部分に於い
て使用されるタイミング信号の波形図。第3図はデイジ
ツト信号Dnとレジスタに記憶される演算情報と時刻情
報を示したものである。
As a result, when a C-MOS is used in the arithmetic circuit, the power consumption is fixed at "L" or "L", so power consumption can be extremely reduced. As a result, even if a battery is used as a power source for the computer-equipped watch, the power consumption is low, making it possible to provide a computer-equipped watch that can be used for a long time. FIG. 2 is a waveform diagram of timing signals generated by a timing signal generation circuit and used in various parts of the present invention. FIG. 3 shows the digit signal Dn, calculation information and time information stored in the register.

第4図は本発明の実施例であり、テンキ一により時計と
して表示されない時刻が置数されたとき設定された時刻
に修正する機能を有した計算機付時計の時計回路を示し
たものであり、第5図は第4図の修正制御回路を示した
ものである。第6図は第4,5図の実施例における表示
部の表示内容を示したものである。第4図において、加
算器81,4ビツトシフトレジスタ18,アンドゲート
28,オアゲート29,28ビツトシフトレジスタ19
による循環ループを構成しており、加算器81により時
刻情報を加算保持している。
FIG. 4 is an embodiment of the present invention, and shows a clock circuit of a computer-equipped clock having a function of correcting the set time when a time that is not displayed as a clock is set on the numeric keypad. FIG. 5 shows the modified control circuit of FIG. FIG. 6 shows the display contents of the display section in the embodiment shown in FIGS. 4 and 5. In FIG. 4, adder 81, 4-bit shift register 18, AND gate 28, OR gate 29, 28-bit shift register 19
The time information is added and held by an adder 81.

通常状態に於いては従来の回路の働きと異ならないので
詳細な説明は省略する。
In a normal state, the operation is the same as that of a conventional circuit, so a detailed explanation will be omitted.

ただし、分と秒、時と分の桁を区切つて時計表示をわか
りやすくするために、これに対応するレジスタ及び桁上
げ信号は異なる。第4,5,6図によりテンキ一により
時計として表示されない時刻が置数された時、設定され
た時刻に修正する機能を説明する。
However, in order to make the clock display easier to understand by separating the minute and second digits and the hour and minute digits, the corresponding registers and carry signals are different. With reference to FIGS. 4, 5, and 6, the function of correcting the set time when a time that is not displayed as a clock is set using the numeric keypad will be explained.

第6図aは時計表示(7時56分43秒)と演算表示(
12345678)を示したものでありどちらかの表示
が選択されて表示されている。
Figure 6a shows the clock display (7:56:43) and the calculation display (7:56:43).
12345678), and either display is selected and displayed.

7時56分43秒から12時34分00秒に時刻修正す
る過程を説明する。
The process of adjusting the time from 7:56:43 to 12:34:00 will be explained.

キーボードの制(財)スイツチをアンロツク状態にする
と、第6図bの様になり全桁が点滅を始める。
When the control switch on the keyboard is set to the unlocked state, all digits start flashing as shown in Figure 6b.

これは第5図のオアゲート36が働き全桁点滅信号をア
ンドゲート49に送るためである。この状態に於いて、
桁指定キーDフ?口を押すと秒F・F33がセツトされ
、オアゲート44からアンドゲート49に秒点滅信号が
送られ第6図Cの様になり秒の桁が点滅する。この状態
に於いて、00秒になつた時テンキ一6を置数するとア
ンドゲート37により00秒規正信号Eが作られ第4図
のアンドゲート24に送られる。アンドゲート24は3
0秒以上を判断するゲートであり、この場合は44秒な
ので30秒以上の判断をしてF−F25に信号を送る。
F−F25はりセツト信号をオアゲート26、桁上げ信
号をオアゲート32に送る。アンドゲート28はオアゲ
ート26のりセツト信号により、シフトレジスタ18か
らの秒情報を禁止するので秒の内容は00となつてシフ
トレジスタ19に送られる。又、オアゲート32の桁上
げ信号により分の桁に斗1がおこなわれる。第5図アン
ドゲート45のlワード信号によりF−F39がセツト
され出力をF−F42に送る。F−F42はりセツト信
号をF−F33,34,35,39,4O,4lに送る
ので、オアゲート36が動き全桁点滅信号をアンドゲー
ト49に送る。この時の表示部は第6図dである。秒の
修正は、00,10・・・・・・40,50の様に10
秒単位で修正することができる。第6図dの状態に於い
て、桁指定キー[フ)0を押すと分F−F34がセツト
され、第6図eの様に分が点滅する。
This is because the OR gate 36 shown in FIG. 5 works and sends an all-digit flashing signal to the AND gate 49. In this state,
Digit designation key D? When the button is pressed, the seconds F.F33 is set, and the OR gate 44 sends a seconds flashing signal to the AND gate 49, causing the seconds digit to flash as shown in Figure 6C. In this state, when the number reaches 00 seconds, the numeral 16 is entered, and the AND gate 37 generates a 00 second regulation signal E, which is sent to the AND gate 24 in FIG. And gate 24 is 3
This is a gate that judges 0 seconds or more, and in this case it is 44 seconds, so it judges 30 seconds or more and sends a signal to F-F25.
F-F25 sends a reset signal to the OR gate 26 and a carry signal to the OR gate 32. The AND gate 28 inhibits second information from the shift register 18 by the OR gate 26 reset signal, so the contents of the second become 00 and are sent to the shift register 19. Further, a carry signal from the OR gate 32 causes a dot 1 to be applied to the minute digit. F-F39 is set by the l word signal of AND gate 45 in FIG. 5, and the output is sent to F-F42. Since the F-F42 beam set signal is sent to the F-Fs 33, 34, 35, 39, 4O, and 4l, the OR gate 36 moves and sends an all-digit flashing signal to the AND gate 49. The display section at this time is shown in FIG. 6d. Second correction is 10, like 00, 10...40, 50.
It can be corrected in seconds. In the state shown in FIG. 6d, when the digit designation key [F] 0 is pressed, the minute F-F34 is set, and the minute flashes as shown in FIG. 6e.

この状態に於いて、テンキ一(3)を置数するとオアゲ
ート50により3の内容の置数人力が作られ、アンドゲ
ート47によりタイミングを取つて第4図オアゲート2
9により10分の桁に3が入力される。第5図アンドゲ
ート45によりlワード信号が作られ、F−F4Oをセ
ツトするので点滅信号が変わり表示部は第6図fの様に
なる。この状態に於いて、テンキ一(4)を置数すると
同様にして4が入力され表示部は第6図gの様になる。
この状態に於いて、桁指定キー[を押す と時F−F35がセツトされ、オアゲート36が働らい
て同様に第6図hの様になり時の桁が点滅する。
In this state, when the number 1 (3) is entered, the or gate 50 creates a number entry with the content of 3, and the AND gate 47 takes the timing and enters the or gate 2 in Figure 4.
9 inputs 3 into the 10th minute digit. An l word signal is generated by the AND gate 45 in FIG. 5, and F-F4O is set, so that the blinking signal changes and the display becomes as shown in FIG. 6f. In this state, if you enter the number on the numeric keypad (4), 4 will be input in the same way and the display will become as shown in FIG. 6g.
In this state, when the digit designation key [ is pressed, the hour F-F 35 is set, and the OR gate 36 is activated so that the hour digit blinks as shown in FIG. 6h.

この状態に於いて、テンキ一(1)を置数すると同様に
して1が入力されると、第4図アンドゲート23が17
時を検出してF−F25に信号を送り、F−F25はり
セツト信号をオアゲート26、セツト信号をアンドゲー
ト27、桁上び信号をオアゲート32に送る。この各信
号によりアンドゲート28は1時の桁をりセツトしてオ
アゲート29により1にセツトされる。桁上げ信号は1
H修正信号Gと第5図アンドゲート46のlワード遅れ
信号Fにより禁止される。この時の表示部は第6図1で
ある。この状態に於いて、テンキ一(2)を置数すると
同様にして1時の桁に2が入力されF−F4lがセツト
されF−F42によりセツト信号が各F−Fに送られて
、オアゲート36が働き全桁点滅信号がアンドゲート4
9に送られ表示部は第6図jの様になる。これで時刻修
正が終了したので制御スイツチをノーマル状態にもどす
と第6図kの様になる。第6図cの状態に於いて、テン
キ一6〜(9)が置数されると置数されたキーの内容が
アンドゲート47、第4図オアゲート29を通りシフト
レジスタ19に入力される。
In this state, if 1 is input in the same way as when entering the number key (1), the AND gate 23 in FIG. 4 becomes 17.
The time is detected and a signal is sent to F-F25, and F-F25 sends a set signal to OR gate 26, a set signal to AND gate 27, and a carry signal to OR gate 32. These signals cause the AND gate 28 to reset the 1 o'clock digit, and the OR gate 29 sets it to 1. The carry signal is 1
This is inhibited by the H correction signal G and the l word delay signal F of the AND gate 46 in FIG. The display section at this time is as shown in FIG. 6. In this state, when the numeric key (2) is entered, 2 is entered in the 1 o'clock digit in the same way, F-F4l is set, a set signal is sent to each F-F by F-F42, and the OR gate is set. 36 works and all digits flashing signal is AND gate 4
9 and the display section becomes as shown in FIG. 6j. Now that the time adjustment is complete, return the control switch to the normal state and the result will be as shown in Figure 6k. In the state shown in FIG. 6c, when keys 6 to (9) are entered, the contents of the entered keys are input to the shift register 19 through the AND gate 47 and the OR gate 29 in FIG.

するとアンドゲート21が働きF−F25に信号を送る
。F−F25はりセツト信号、桁上げ信号を送る。よつ
て秒の内容は00になる。桁上げ信号は1ワード遅れ信
号Fにより禁止され第6図d′の様になる。又、第6図
eの状態に於いて、テンキ一6〜(9)が置数されると
同様にしてシフトレジスタ19に入力される。
Then, AND gate 21 operates and sends a signal to F-F25. F-F25 Sends set signal and carry signal. Therefore, the contents of seconds become 00. The carry signal is inhibited by the one-word delay signal F, as shown in FIG. 6d'. Further, in the state shown in FIG. 6e, when numerals 6 to 9 are entered, they are input to the shift register 19 in the same manner.

するとアンドゲート21が働らく。あとは秒と同様であ
り表示部は第6図f′の様になる。更には、第6図hの
状態に於いて、テンキ一2〜(9)が置数されると同様
にしてシフトレジスタ19に入力される。
Then, AND Gate 21 works. The rest is the same as the second, and the display section looks like the one shown in FIG. 6 f'. Furthermore, in the state shown in FIG. 6h, when numeric keys 2 to (9) are entered, they are input to the shift register 19 in the same manner.

するとアンドゲート22が働らきF−F25に信号を送
る。F−F25はりセツト信号、桁上げ信号を送る。よ
つて10時の内容はOになる。桁上げ信号は1ワード遅
れ信号Fにより禁止されるので表示部は第6図1′の様
になる。更には、第6図1の状態に於いて、テンキ一(
3)〜nが置数されると同様にして第4図シフトレジス
タ19に入力される。
Then, AND gate 22 operates and sends a signal to F-F 25. F-F25 Sends set signal and carry signal. Therefore, the content at 10 o'clock becomes O. Since the carry signal is inhibited by the one word delay signal F, the display section becomes as shown in FIG. 6, 1'. Furthermore, in the state shown in FIG.
3) When the numbers .about.n are entered, they are input to the shift register 19 in FIG. 4 in the same manner.

するとアンドゲート23が働らきF−F25に信号を送
る。F−F25はりセツト信号,桁上げ信号,およびセ
ツト信号を送る。よつて1時の桁の内容はりセツト信号
によりOになり、セツト信号によりlになりシフトレジ
スタ19に入力される。桁上げ信号は1H修正信号Gと
1ワード遅れ信号により禁止され表示内容は11時が表
示される。更には、第6図gの状態に於いて、テンキ一
Uが2回置数されると、F−F3O,3lが共にOを検
出してアンドゲート27にセツト信号を送るので、l時
の桁がlの内容にセツトされ表示内容は01時となる。
Then, AND gate 23 operates and sends a signal to F-F 25. F-F25 sends a set signal, a carry signal, and a set signal. Therefore, the content of the 1 o'clock digit becomes O by the reset signal, becomes L by the set signal, and is input to the shift register 19. The carry signal is inhibited by the 1H correction signal G and the one word delay signal, and the display content is 11 o'clock. Furthermore, in the state shown in Fig. 6g, when ten key U is set twice, F-F3O and 3l both detect O and send a set signal to AND gate 27, so that The digit is set to the content of l and the display content becomes 01 o'clock.

以上の様に従来の修正方式の様にlづつ加算して修正し
ていく方法に於いては、アンドゲート21は6、アンド
ゲート22は2、アンドゲート23は13の内容を判断
するように構成すればよかつた。
As described above, in the conventional correction method in which the correction is made by adding l at a time, the AND gate 21 judges the contents of 6, the AND gate 22 judges the contents of 2, and the AND gate 23 judges the contents of 13. I should have configured it.

しかしテンキ一による修正に於いては、従来の修正回路
のように構成すると93分の様に時計として表示されな
い時刻に修正されてしまう場合もでてくる。本発明は、
アンドゲート21は6以上、アンドゲート22は2以上
、アンドゲート23は13以上の内容を判断するように
構成して、時計として表示されない時刻に修正された時
には、前もつて設定された時計として表示される時刻に
自動的に修正するものである。
However, when making corrections using a numeric keypad, if a conventional correction circuit is configured, the time may be corrected to a time that is not displayed as a clock, such as 93 minutes. The present invention
The AND gate 21 is configured to judge 6 or more, the AND gate 22 judges 2 or more, and the AND gate 23 judges 13 or more, so that when the time is adjusted to a time that is not displayed as a clock, it is displayed as a previously set clock. It is automatically adjusted to the displayed time.

なおアンドゲート20は10の内容の判断をすれば、携
帯時、修正時は問題は無いが、電源が入つた時10以上
の内容になる場合があるので10以上の判断をするよう
に構成した。第7図は本発明の実施例であり、テンキ一
により時計として表示されない時刻が着数された時、時
刻修正を禁市する機能を有した計算機付時計の時計回路
を示したものであり、第8図は第7図の修正制御回路を
示したものである。
In addition, if ANDGATE 20 makes a judgment of 10 or more, there will be no problem when carrying or editing, but when the power is turned on, the content may be 10 or more, so it was configured to make a judgment of 10 or more. . FIG. 7 is an embodiment of the present invention, and shows a clock circuit of a computer watch that has a function of prohibiting time adjustment when a time that is not displayed on a clock is entered on the numeric keypad. FIG. 8 shows the modified control circuit of FIG.

第9図は第7,8図の実施例における表示部の表示内容
を示したものである。通常状態に於いては時刻情報は、
シフトレジス夕51,アンドゲート54,55,オアゲ
ート56,シフトレジスタ57より構成される循環ルー
プに情報を記憶しており、他の構成は従来の1づつ加算
して修正する方式と異ならないので詳細な説明は省略す
る。
FIG. 9 shows the display contents of the display section in the embodiment shown in FIGS. 7 and 8. Under normal conditions, time information is
Information is stored in a circular loop consisting of a shift register 51, AND gates 54, 55, an OR gate 56, and a shift register 57, and the other configurations are the same as the conventional correction method by adding 1 at a time. Explanation will be omitted.

ただし、分と秒,時と分の桁を区切つて時計表示をわか
りやすくするために、これに対応するレジスタ及び桁上
げ信号の構成は異なる。第7,8,9図によりテンキ一
により時計として表示されない時刻が置数されたとき、
時刻修正を禁止する機能を説明する。
However, in order to make the clock display easier to understand by separating the minute and second digits and the hour and minute digits, the configurations of the corresponding registers and carry signals are different. When a time that is not displayed as a clock is set on the numeric keypad according to Figures 7, 8, and 9,
Explain the function that prohibits time adjustment.

第9図aは時計表示(7時56分43秒)と演算表示(
12345678)を示したものでありどちらかの表示
が選択されて表示されている。
Figure 9a shows the clock display (7:56:43) and the calculation display (
12345678), and either display is selected and displayed.

7時56分43秒から12時34分00秒に時刻修正す
る過程を説明する。
The process of adjusting the time from 7:56:43 to 12:34:00 will be explained.

キーボードの制御スイツチをアンロツク状態にすると第
9図bの様になり全桁が点滅を始める。
When the control switch of the keyboard is set to the unlocked state, all the digits start blinking as shown in Fig. 9b.

これは第8図オアゲート61が働らき全桁点滅信号をオ
アゲートJモVに送るためである。この状態に於いて、桁
指定キー日フ?口を押すと秒F−F58がセツトされ、
オアゲートJモVには秒の桁点滅信号が送られる。この状
態の表示部は第9図cである。この状態において、00
秒になつた時テンキ一nを置数すると、アンドゲート6
2により00秒規正信号Lが作られ第4図と同様にして
30秒以上を判断し、りセツト信号と桁上げ信号を送る
。りセツト信号は第7図アンドゲート55によりアンド
ゲート54からの秒の隋報を禁止する。又、第8図アン
ドゲート63の信号によりアンドゲート75が働らいて
、シフト制卿信号Kを第7図アンドゲート54に送り、
シフトレジスタ51から送られてくる秒の情報を禁止す
る。テンキ一〜(5)が置数された時には同様にシフト
レジスタ51から送られてくる秒の情報が禁止され、置
数されたキーの内容がオアゲート68,アンドゲート7
4を通り置数人力Hとして第7図オアゲート56からシ
フトレジスタ57に送られる。この様に10秒単位で修
正することができる。テンキ一回が置数されるとF−F
64がセツトされ、F−F67に信号を送りF−F67
はりセツト信号をF−F58,59,6O,64,65
,66に送る。これによりオアゲート61が働らき、全
桁点滅信号をオアゲートJモVに送るので表示部は第9図
dの様になる。この状態に於いて、桁指定キーEを押す と分F−F59がセツトされ分の桁点滅信号がオアゲー
トJモVに送られ第9図eの様に分の桁が点滅を始める。
This is because the OR gate 61 in FIG. 8 works and sends a blinking signal for all digits to the OR gate JMoV. In this state, is the digit specified key date? Press the button to set seconds F-F58,
A second digit flashing signal is sent to the or gate JMoV. The display section in this state is shown in FIG. 9c. In this state, 00
When it reaches the second, if you enter the numeral number n, then the AND gate 6
2, a 00 second regulation signal L is generated, and in the same manner as in FIG. 4, it is determined whether the time is 30 seconds or more, and a reset signal and a carry signal are sent. The reset signal inhibits the second alarm from AND gate 54 by AND gate 55 in FIG. Also, the AND gate 75 is activated by the signal from the AND gate 63 in FIG. 8, and sends a shift control signal K to the AND gate 54 in FIG.
Second information sent from the shift register 51 is prohibited. When numeric keys 1 to (5) are entered, the second information sent from the shift register 51 is similarly prohibited, and the contents of the entered keys are changed to OR gate 68 and AND gate 7.
4 and is sent to the shift register 57 from the OR gate 56 in FIG. 7 as the input number H. In this way, corrections can be made in 10 second increments. When ten key is placed once, F-F
64 is set and sends a signal to F-F67
Transmit the beam set signal to F-F58, 59, 6O, 64, 65
, 66. As a result, the OR gate 61 is activated and sends a blinking signal for all digits to the OR gate JMOV, so that the display section becomes as shown in FIG. 9d. In this state, when the digit designation key E is pressed, the minute FF59 is set and a minute digit blinking signal is sent to the OR gate JMOV, and the minute digit starts blinking as shown in Figure 9e.

この状態に於いて、テンキ一(3)を置数すると秒と同
様にして、第7図アンドゲート54により分の桁の情報
が禁止され、オアゲート56によりl分の桁に3の内容
がシフトレジスタ57に送られる。第8図F−F65が
セツトされるので表示部は第9図fの様になる。この状
態に於いて、テンキ一(4)を置数すると同様にして、
第7図アンドゲート54により分の桁の情報が禁止され
、オアゲート56により1分の桁に4の内容がシフトレ
ジスタ57に送られる。この時4ビツトのシフトレジス
タ52には、前に入力された3の内容が入つており、第
3図アンドゲート76が働き左シフト制御信号Jを第7
図アンドゲート53に送る。これにより3の内容がアン
ドゲート53を通つてシフトレジスタ57に送られる。
これにより34分の内容の情報がシフトレジスタ57に
送られる。テンキ一団が置数されるとF−F66がセツ
トされ、F−F67に信号を送り、F−F67はりセツ
ト信号を秒の時と同様に送るので、オアゲート61が働
き全桁点滅信号をオアゲートJモVに送り表示部は第9図
gの様になる。この状態に於いて、反指定キー[=]田
を押すと時F−F6Oがセツトされ、第9図hの様に時
の桁が点滅を始める。この状態に於いて、テンキ一田が
置数されると、分と同様にして第9図1の様になり、テ
ンキ一(2)が置数されると表示部は第9図jの様にな
る。これで時刻修正が終了したので制御スイツチをノー
マル状態にもどすと第9図kの様になる。第9図cの状
態に於いて、テンキ一6〜(9)が置数されるとアンド
ゲート70が働き、修正のための1ワード信号(アンド
ゲート80により作られる)を禁止するので時刻修正が
禁止される。
In this state, when the numeral numeral (3) is entered, information on the minute digit is prohibited by the AND gate 54 in FIG. It is sent to register 57. 8F-F65 is set, so the display section becomes as shown in FIG. 9f. In this state, in the same way as if you set the number one (4),
FIG. 7 AND gate 54 inhibits information on the minute digit, and OR gate 56 sends the contents of 4 to the one minute digit to shift register 57. At this time, the 4-bit shift register 52 contains the contents of 3 previously input, and the AND gate 76 in FIG.
Send it to the figure AND gate 53. As a result, the contents of 3 are sent to the shift register 57 through the AND gate 53.
As a result, 34 minutes of information is sent to the shift register 57. When a group of ten keys is set, F-F66 is set and sends a signal to F-F67, and F-F67 sends a reset signal in the same way as for seconds, so OR gate 61 works and sends a flashing signal for all digits to OR gate J. The display section will appear as shown in Figure 9g. In this state, when the counter designation key [=] field is pressed, the hour F-F6O is set and the hour digit starts blinking as shown in FIG. 9h. In this state, if the numeral 1 (1) is placed, the display will appear as shown in Figure 9 (1) in the same way as the minutes, and if the 1 (2) is placed, the display will appear as shown in Figure 9 (j). become. Now that the time adjustment is complete, return the control switch to the normal state and the result will be as shown in Figure 9k. In the state shown in FIG. 9c, when numerals 6 to (9) are entered, the AND gate 70 operates and prohibits the one-word signal for correction (generated by the AND gate 80), so that the time is corrected. is prohibited.

表示部はF−F64がセツトされるので第9図d′0様
になる。第9図eの状態に於いて、テンキ一6〜(9)
が置数されると置数されたキーの内容が入力され表示部
は第9図f′の様になり、アンドゲート69によりF−
F73がセツトされる。
Since F-F64 is set, the display section looks like d'0 in FIG. 9. In the state shown in Figure 9e, ten keys 6 to (9)
When is entered, the contents of the entered key are input, and the display section becomes as shown in FIG.
F73 is set.

この状態に於いてテンキ一回〜nが置数されるとF−F
73により修正のためのlワード信号が禁止されるので
時刻修正が禁止される。F−F66がセツトされるので
表示部は第9図f″の様になる。第9図hの状態に於い
て、テンキ一(2)〜9が置数されるとアンドゲート7
1が働き、F−F73をセツトするので表示部の内容は
第9図Iの様になり、次にテンキ一6〜(9)が置数さ
れると修正のためのlワード信号が禁止されるので、時
刻修正が禁止され表示部は第9図1″の様になる。
In this state, if numeric key is entered once to n, F-F
73, the l word signal for correction is prohibited, and therefore time correction is prohibited. Since F-F66 is set, the display becomes as shown in Fig. 9 f''. In the state shown in Fig. 9 h, when numeric keys 1 (2) to 9 are entered, the AND gate 7
1 works and sets F-F73, so the contents of the display section become as shown in Figure 9 I. Next, when numeric keys 6 to (9) are set, the l word signal for correction is inhibited. Therefore, time adjustment is prohibited and the display section becomes as shown in FIG. 91''.

第9図1の状態に於いて、テンキ一(3)〜(9)が置
数されるとアンドゲート72が働いて、修正のための1
ワード信号を禁止するので、時刻修正が禁市され第9図
jの様に全桁点滅を始める。第9図hの状態に於いて、
テンキ→6が置数されるとアンドゲート78が働いて、
修正のための1ワード信号を禁止するので0の時刻修正
が禁示される。
In the state shown in FIG.
Since the word signal is prohibited, time adjustment is prohibited and all digits start flashing as shown in Figure 9j. In the state shown in Figure 9h,
When numeral → 6 is entered, AND gate 78 works,
Since the 1-word signal for correction is prohibited, 0 time correction is prohibited.

以上の様にテンキ一により置数された時刻が時計として
表示されるか判断してシフトレジスタに入力するので、
時計として表示されない時刻が置数された時には、シフ
トレジスタの入力を禁止するものである。
As mentioned above, we judge whether the time entered by the numeric keypad is displayed as a clock and input it to the shift register.
When a time that is not displayed as a clock is entered, input to the shift register is prohibited.

又、時計として表示されない時刻が置数された時には、
F−F73の信号とオアゲート79の信号を利用して、
時計として表示されない時刻が置数されたことを使用者
に知らせる手段を設けることが望ましい。
Also, when a time that is not displayed as a clock is entered,
Using the signal of F-F73 and the signal of OR gate 79,
It is desirable to provide a means for notifying the user that a time that is not displayed on the clock has been set.

たとえば、計算機付時計に於いては演算表示Eの(エラ
ー)表示を表示する。又は専用の表示を設けてもよい。
更にはブザー等の警報手段を用いてもよい。
For example, in a watch with a calculator, an (error) display of calculation display E is displayed. Alternatively, a dedicated display may be provided.
Furthermore, a warning means such as a buzzer may be used.

実施例に於いては、時,分,秒しか説明しなかつたが、
曜日,日,月,年などに於いても同様である。又、テン
キ一により時計として表示されない時刻が置数された時
、設定された時刻に修正する方法に於いて、実施例に於
いては設定された時刻は秒,分は0、時は1と定めたが
これに限定されるものではない。又、修正方法も秒一分
一時の順に限定されるものではなく、修正桁に対応した
桁指定キーを持つているので修正順序も自由にすること
ができる。又、本発明は計算機付時計に限定されるもの
ではなく、キーボードを有したアラーム時計,ストツプ
ウオツチなどにも用いることができる。以上の様に本発
明はテンキ一により時計として表示されない時刻が置数
されたとき、これを検出して設定された時刻に修正する
、又は修正を禁止することにより正しい時刻修正がおこ
なえると同時に、修正が簡単、明瞭におこなえるキーボ
ード付時計を提供するものである。
In the example, only hours, minutes, and seconds were explained, but
The same applies to the day of the week, date, month, year, etc. In addition, when a time that is not displayed as a clock is set using the numeric keypad, in the method of correcting the set time, in the embodiment, the set time is set as seconds, minutes as 0, and hours as 1. However, it is not limited to this. Further, the correction method is not limited to the order of seconds, minutes, hours, and so on, and since there are digit designation keys corresponding to the correction digits, the correction order can be changed freely. Further, the present invention is not limited to a computer watch, but can also be used for an alarm watch, a stopwatch, etc. that have a keyboard. As described above, the present invention is capable of correct time adjustment by detecting when a time that is not displayed as a clock is set on the numeric keypad and correcting it to the set time, or prohibiting the correction. To provide a clock with a keyboard that can be easily and clearly corrected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を用いた計算機付時計のプロツク図、第
2図は本発明の種々の部分に於いて使用されるタイミン
グ信号の波形図。
FIG. 1 is a block diagram of a computer watch using the present invention, and FIG. 2 is a waveform diagram of timing signals used in various parts of the present invention.

Claims (1)

【特許請求の範囲】 1 テンキーを含むキーボードを有し、前記キーボード
により時刻修正する機能を持つキーボード付時計に於い
て、時刻修正は時刻単位から成る修正桁を選択する選択
手段と、時刻修正時に前記テンキーにより時計として表
示されない時刻が置数されたことを検出する検出手段と
、所定の時刻に設定する設定手段とを有し、前記検出手
段の出力により、前記設定手段を制御するようにして成
ることを特徴とするキーボード付時計。 2 テンキーを含むキーボードを有し、前記キーボード
により時刻修正する機能を持つキーボード付時計に於い
て、時刻修正は時刻単位から成る修正桁を選択する選択
手段と時刻情報を記憶しているレジスタと、前記テンキ
ーの数値情報を前記レジスタに転送する転送手段と、時
刻修正時に前記テンキーにより時計として表示されない
時刻が置数されたことを検出する検出手段とを有し、前
記検出手段の出力により、前記転送手段を制御するよう
にして成ることを特徴とするキーボード付時計。
[Scope of Claims] 1. In a keyboard-equipped watch that has a keyboard including a numeric keypad and has a function of adjusting the time using the keyboard, the time adjustment includes a selection means for selecting a correction digit consisting of a time unit, and a selection means for selecting a correction digit consisting of a time unit; It has a detection means for detecting that a time which is not displayed as a clock has been set by the numeric keypad, and a setting means for setting a predetermined time, and the setting means is controlled by the output of the detection means. A clock with a keyboard characterized by: 2. In a keyboard-equipped watch having a keyboard including a numeric keypad and having the function of adjusting the time using the keyboard, the time adjustment includes a selection means for selecting a correction digit consisting of a time unit, and a register storing time information; It has a transfer means for transferring the numerical information of the numeric keypad to the register, and a detection means for detecting that a time that is not displayed as a clock is set by the numeric keypad when the time is adjusted, and the output of the detection means is used to detect the A clock with a keyboard, characterized in that it is configured to control a transfer means.
JP51017426A 1976-02-19 1976-02-19 clock with keyboard Expired JPS5926916B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51017426A JPS5926916B2 (en) 1976-02-19 1976-02-19 clock with keyboard

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51017426A JPS5926916B2 (en) 1976-02-19 1976-02-19 clock with keyboard

Publications (2)

Publication Number Publication Date
JPS52100265A JPS52100265A (en) 1977-08-23
JPS5926916B2 true JPS5926916B2 (en) 1984-07-02

Family

ID=11943677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51017426A Expired JPS5926916B2 (en) 1976-02-19 1976-02-19 clock with keyboard

Country Status (1)

Country Link
JP (1) JPS5926916B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS541067A (en) * 1977-06-04 1979-01-06 Omron Tateisi Electronics Co Error setting preventing system of digital timer
JPS54115167A (en) * 1978-02-28 1979-09-07 Toshiba Corp Electronic watch apparatus
JPS54116967A (en) * 1978-03-02 1979-09-11 Toshiba Corp Time limit device
JPS5564727U (en) * 1978-10-28 1980-05-02
JPS6242087A (en) * 1985-08-20 1987-02-24 Seikosha Co Ltd Generating device for set hand confirmation tone

Also Published As

Publication number Publication date
JPS52100265A (en) 1977-08-23

Similar Documents

Publication Publication Date Title
GB1576725A (en) Interactive wristwatch calculator
GB1570897A (en) Electronic timepiece having an adjustable rate of division and method for its manufacture
JPS5926916B2 (en) clock with keyboard
US4216649A (en) Function selection circuit for multi-function timepiece
GB2217484A (en) Setting electronic watches
CH615316B (en) ELECTRONIC CALCULATOR WATCH.
JPS6030913B2 (en) Electronic clock with keyboard
JPS5619492A (en) Alarm information setter
JPS5920995B2 (en) Keisankitsukitokei
JPS5941154B2 (en) clock with keyboard
JPS5684585A (en) Time-setting method
US4766578A (en) Method of setting time in digital clock and system therefor
JPS5922195B2 (en) clock with keyboard
JPS5920996B2 (en) Keisankitsukitokei
JPS601437Y2 (en) electronic clock
JPS5815884Y2 (en) Digital Toll Scale Protection Device
JPH0325261Y2 (en)
JPS628159B2 (en)
JPS5842437B2 (en) clock with keyboard
JPS5843048A (en) Electronic calculator with timepiece
JPS6019537B2 (en) Key input method
JPH0134149Y2 (en)
JPS6135988Y2 (en)
JPS61262864A (en) Data storage unit
JPS5793283A (en) Electronic watch