JPS592573Y2

JPS592573Y2 - 定電圧電源回路

Info

Publication number: JPS592573Y2
Application number: JP2505378U
Authority: JP
Inventors: 民次永井; 良夫石垣
Original assignee: ソニー株式会社
Priority date: 1978-02-28
Filing date: 1978-02-28
Publication date: 1984-01-24
Also published as: JPS54128141U

Description

【考案の詳細な説明】本考案は、ラジオ受信機やテレビジョン受像機その他の
電子装置を直流駆動するのに用いられる定電圧電源回路
に関し、特に、その制御回路を集積回路化し得るように
改良した定電圧電源回路を提供するものである。

従来より、定電圧電源回路としては、例えば第１図に示
すように、電源入力端子１より直列制御トランジスタ２
のコレクタ・エミッタ間を介して出力端子３に出力され
る出力電圧を直列接続されている２個の抵抗４ａ、４ｂ
で電圧分割して得られる電圧と、ツェナーダイオード５
で得られる基準電圧とを電圧比較用トランジスタ６のベ
ースとエミッタとに供給して電圧比較し、得られる誤差
信号を制御信号として上記の直列制御トランジスタ２の
ベースに帰還して該直列制御トランジスタ２の動作を帰
還制御するように構成したものが知られている。

このような構成の従来例では、直列制御用トランジスタ
２の動作を帰還制御するための制御信号を出力する電圧
比較用トランジスタ６が、常時オン状態でアナログ動作
を行っているとともに、上記の制御信号としての誤差信
号の増幅動作も行っている。

そこで、上記の電圧比較用トランジスタ６は、その内部
損失および耐圧が該トランジスタのベース開路コレクタ
・エミッタ間直流電圧（ＶＣＥＯ）に依存することにな
り、特に、大電力あるいは広範囲に亘って直列制御トラ
ンジスタ２によって出力電圧を安定化させようとする場
合に、ベース開路コレクタ・エミッタ間降伏電圧の大き
な大容量のものを用いる必要がある。

一般に、トランジスタのベース開路コレクタ・エミッタ
間降伏電圧は、エミッタ開路コレクタ・ベース間降伏電
圧よりも低い。

従って、上述の如き従来例により大電力で広範囲に亘る
制御を行い得るようにすると、上記の直列制御トランジ
スタ２に制御信号を供給するための制御回路の構成が複
雑となり、製品のコストが著しく増加する欠点がある。

また、上述の如き従来例を実際に使用する場合には、外
乱等により直列制御トランジスタ２の動作が乱されない
ように、第１図中に破線で示す如く、大容量のコンデン
サ８を介して上記の直列制御用トランジスタ２のベース
を接地するようにするが、このような定電圧電源回路の
起動時にト記のコンデンサ８が充電されるまでの間に上
記の直列制御用トランジスタ２のベース・エミッタ間に
逆電圧が印加されて、該トランジスタ２の破損を招くこ
とがある。

さらに、上記の電圧比較用トランジスタ６は、その内部
損失による自己加熱で温度上昇が著しく、このような電
圧比較用トランジスタ６を含んで構成される制御回路を
集積回路化するのは極めて困難で近来、電子装置を構成
する各種の回路ブロックの集積回路化が図られており、
このような電子装置に用いられる定電圧電源回路も集積
回路化し得るような構成となっていることが望まれてい
る。

そこで、本考案は内部損失や耐圧等の小さな回路素子で
制御回路を構成し得るようになし、制御回路の集積回路
化を可能にするとともに、大電力や広範囲に亘る制御を
容易に行い得るようにした定電圧電源回路を低コスＩ・
で提供しようとするものである。

以下、本考案について一実施例を示す図面に従って詳細
に説明する。

なお、各実施例において同一の構成部分には同一の番号
を図面に付して説明する。

まず、本考案の第１の実施例について、その回路構成を
示す第２図を用いて説明する。

第２図に示す第１の実施例において、直列制御トランジ
スタ１０は、コレクタが電源入力端子１１に接続され、
そのエミッタが出力端子１２に接続され、さらに、その
ベースがコンデンサ１３を介して接地されているととも
に第１の抵抗１４を介して上記の電源入力端子１１に接
続されている。

また、上記の直列制御トランジスタ１０の動作を制御す
るための制御回路部１５は、所定の繰返周波数の基準パ
ルス信号を出力する基準パルス発生器１６と、上記の直
列制御トランジスタ１０を介して出力される電源電圧の
変動に応じて上記の基準パルス信号のパルス巾を変化さ
せるようにパルス巾変調を行うパルス巾変調回路１７と
、このパルス巾変調回路１７からの出力によってスイッ
チング制御されるスイッチング素子としてのスイッチン
グトランジスタ１Ｂと、このトランジスタ１８のコレク
タと上記の直列制御トランジスタ１０のベースとの間に
介在されている第２の抵抗１９とから構成されている。

そして、上記の基準パルス発生器１６は、例えば、第３
図Ａに示すように、テ゛ユテイ比が１：１の矩形波形の
基準パルス信号を出力する。

また、上記のパルス巾変調回路１７は、上記の直列制御
トランジスタ１０を介して出力される出力電圧（Ｖｏｕ
ｔ）の変動に応じたパルス巾変調を上記の基準パルス信
号に施して、第３図Ｃあるいは第３図りに示すような変
調出力信号を出力する。

すなわち、上記のパルス巾変調回路１７は、上記の出力
電圧（Ｖｏｕｔ）が第３図Ｂに示すように所定の電圧値
（図中実線で示す。

）よりも＋△Ｖｏの電圧だけ上昇した場合（図中一点鎖
線で示す。

）には、第３図Ｃに示すように、上記の上昇電圧＋△Ｖ
ｏに対応したパルス巾＋△τだけ基準パルス信号のパル
ス巾τよりも広いパルス巾ビの変調出力信号を出力する
。

また、上記パルス巾変調回路１７は上記の出力電圧（Ｖ
ｏｕｔ）が−△Ｖｏの電圧だけ降下した場合（図中二点
鎖線で示す。

）には、第３図りに示すように、上記の降下電圧−△Ｖ
ｏに対応したパルス巾−△τだけ狭いパルス巾τ−の変
調出力信号を出力する。

さらに、上記のスイッチングトランジスタ１８は、上記
のパルス巾変調回路１７からの変調出力信号に応じたス
イッチング動作によって、上記のコンデンサ１３の放電
時間を制御する。

すなわち、上記コンデンサ１３は、第１の抵抗１４を介
して充電電流が供給されるとともに、第２の抵抗１９お
よび上記のスイッチングトランジスタ１Ｂのコレクタ・
エミッタ間を通じて放電電流が流され、該トランジスタ
１８のスイッチング動作によって放電時間が制御されて
、その放電時間に応じて定まる端子電圧Ｖｃを上記の直
列制御トランジスタ１０のベースに供給している。

上記のコンデンサ１３の端子電圧Ｖｃは出力電圧（Ｖｏ
ｕｔ）が所定値以上に上昇すると、その上昇電圧＋Ｖｏ
に対応した時間だけスイッチングトランジスタ１８の導
通時間が長くなるので、コンデンサ１３の放電時間が長
くなって、第３図Ｅに一点鎖線で示すように所定電圧値
（実線で示す。

）よりも低下する。また、上記の端子電圧Ｖｃは、出力
電圧（Ｖｏｕｔ）が所定値以下に降下すると、その降下
電圧−△Ｖｏに対応した時間だけスイッチングトランジ
スタ１８の導通時間が短くなるので、コンテ゛ンサ１３
の放電時間が短くなって、第３図Ｅ中に二点鎖線で示す
ように所定電圧値よりも上昇する。

このような、コンデンサ１３の端子電圧Ｖｃがベースに
供給されている直列制御トランジスタ１０を介して出力
される出力電圧（Ｖｏｕｔ）は、第３図中に実線で示す
ように、常に所定電圧値に安定化制御される。

そこで、上述の如き構成の実施例においては、スイッチ
ングトランジスタ１８のスイッチング動作によって直列
制御トランジスタ１０の安定化動作を制御しているので
、スイッチングトランジスタ１８の内部損失および耐圧
がエミッタ開路コレクタ・ベース間降伏電圧（ＶＣＢＯ
）に依存することになるとともに、該トランジスタ１８
のコレクタ側に接続しである第２の抵抗１９に制御損失
を負わせることができる。

従って、上記のスイッチングトランジスタ１Ｂの耐圧を
向上させることができるばかりでなく、該トランジスタ
１８の内部損失が小さいので自己加熱による温度特性の
向上を図ることができる。

また、上記の第２の抵抗１９の抵抗値を小さくして放電
電流を大きくすることによって、直列制御トランジスタ
１０による制御範囲を広げることができるとともに、該
直列制御トランジスタ１０の電流増中度が小さくても充
分に制御することが可能になる。

さらに、上記のコンデンサ１３の放電時定数は、第２の
抵抗１９の抵抗値およびスイッチングトランジスタ１８
の内部抵抗とに依存し、極めて小さく設定できるので、
出力端子１２に接続される負荷が何等の原因によって端
絡される事故を生じた場合に、該トランジスタ１８を直
ちに導通状態にさせるようにすれば、この実施例に簡単
に保護動作機能を付加することができる。

また、上述の実施例では、スイッチングトランジスタ１
８のコレクタを第２の抵抗１９を介して直列制御トラン
ジスタ１０のベースとコンデンサ１３一端との接続点に
接続するようにして、上記のスイッチングトランジスタ
１８のスイッチング動作によって、上記のコンデンサ１
３の端子電圧（すなわち制御電圧）を制御するようにし
ているが、第４図に示すように、スイッチングトランジ
スタ１８のコレクタをトランス２０の１次側巻線２０Ａ
を介して出力端子１２に接続するとともに、上記トラン
ス２０の２次側巻線２０Ｂの一端を上記の出力端子１２
に接続し他端を順方向のダイオード２１を介して直列制
御作用トランジスタ１０のベースに接続するように構成
しても良い。

このような構成とすれば、コンテ゛ンサ１３の充電時定
数が、トランス２０の２次側巻線２０Ｂおよび順方向の
ダイオード２１のインピーダンスによって小さくできる
ので、直列制御トランジスタ１０のベース・エミッタ間
に起動時に大きな逆電圧の印加状態を生ずることなく、
該直列制御トランジスタ１０の逆電圧印加による破損事
故を防止することができる。

次に、第５図あるいは第６図に示すように、ＮＰＮ型ト
ランジスタ１８ＡあるいはＰＮＰ型トランジスタ１８Ｂ
をスイッチング素子として用いて、コンデンサ１３の充
電時間を制御することによって、直列制御トランジスタ
１０に安定動作を行わせるように構成しても良い。

すなわち、これらの実施例では、パルス中変調出力信号
がベースに供給されるトランジスタ２２のコレクタを２
個の直列接続抵抗２３．２４を、介して電源入力端子１
１に接続するとともに、スイッチング素子としてのＮＰ
Ｎ型トランジスタ１８ＡあるいはＰＮＰ型トランジスタ
１８Ｂのベースを上記の各抵抗２３．２４の接続点に接
続しである。

なお、上記トランジスタ２２のエミッタは接地されてい
る。

そして、第５図に示の実施例では、ＮＰＮ型トランジス
タ１８Ａは、そのエミッタが直列制御トランジスタ１０
のベースとコンデンサ１３の一端との接続点に接続され
、そのコレクタが抵抗１４を介して電源入力端子１１に
接続されている。

また、第６図に示す実施例では、ＰＮＰ型トランジスタ
１８Ｂは、そのエミッタが電源入力端子１１に接続され
、そのコレクタが逆方向のダイオード２５を介して接地
されているとともにコイル２６を介して直列制御トラン
ジスタ１０のベースとコンデンサ１３との接続点に接続
されている。

このような構成の各実施例では、直列制御トランジスタ
１０を介して得られる出力電圧（Ｖｏｕｔ）が所定電圧
値以下であるとスイッチング素子としてのトランジスタ
１８Ａ、１８Ｂの導通時間を長くし、また、所定値以上
であるとトランジスタ１８Ａ、１８Ｂの導通時間を短く
するようにスイッチング制御することによって、コンデ
ンサ１３の充電時間を制御して、上記の直列制御トラン
ジスタ１０に安定化動作を行わせることができる。

なお、第６図に示す実施例では、パルス巾変調回路１７
′は、出力電圧が上昇すると変調出力信号のパルス巾が
狭くなるように動作するものが用いられている。

さらに、″本考案に係る定電圧電源回路は、出力電圧の
変動量に応じたパルス巾を有するパルス巾変調出力信号
によって制御されるので、大電力用の電源回路と小電力
用の電源回路とを並設して、共通の制御回路を用いて各
電源回路を負荷に応じて切換使用することが簡単にでき
る。

第７図は、大電力を必要とするテレビジョン受像機と比
較的小電力で良いビデオテープレコーダとを、組合せて
使用する場合に、好適な電源装置に本考案を適用した一
実施例のブロック回路図を示している。

すなわち、この実施例において、基準パルス発生器１６
からの基準パルス信号について出力電圧（Ｖｏｕｔ）の
変動に応じてパルス中変調を施すパルス巾変調回路１７
は、その変調出力信号を、第１のスイッチングトランジ
スタ１８のベースに供給しているとともに、第１の切換
スイッチ２７を介して駆動回路２８に供給し、この駆動
回路２８より第２のスイッチングトランジスタ２９のベ
ースに供給している。

そして、第１のスイッチングトランジスタ１８は、その
エミッタが接地されているとともに、そのコレクタが直
列制御トランジスタ１０のベースとコンデンサ１３の一
端との接続点に接続されており、そのスイッチング動作
によって上記のコンデンサ１３の放電時間を制御して、
上記の直列制御トランジスタ１０に安定化動作を行わせ
る。

この直列制御トランジスタ１０を介して、低電力用の出
力電圧を得て所定電圧に安定化された電源をビデオテー
プレコーダ３０に供給している。

また、第２のスイッチングトランジスタ２９は、そのエ
ミッタが接地されているとともに、そのコレクタがトラ
ンス３１の１次側巻線３１Ａを介してダイオードブリッ
ジ型整流回路３２の出力側に接続されており、そのスイ
ッチング動作によって上記のトランス３１の１次側巻績
３１Ａに流れる電流を断続させている。

そして、上記のトランス３１の２次側巻線３１Ｂに得
られる大電力の交番出力をダイオード３３によって整流
して、大電力の安定化直流出力を得、この直流出力を上
記の第１のスイッチ２７に連動する第２のスイッチ３４
を介して、テレビジョン受像機３５に供給している。

そこで、このような構成の実施例では、低電力で駆動し
得るビデオテープレコーダ３０のみ駆動する場合には、
互に連動する第１および第２のスイッチ２７．３４を開
成しておき、第１のスイッチング川・ランジスタ１Ｂの
スイッチング動作によって直列制御トランジスタ１０に
安定化動作させて得られる安定化直流出力を上記のビデ
オテープレコーダ３０に供給すれば良い。

また、上記のビデオテープレコーダ３０と大電力で駆動
されるテレビジョン受像機３５とを駆動する場合には、
第１および第２のスイッチ２７．３４を閉成して、第２
のスイッチングトランジスタ２９をスイッチング動作さ
せてダイオード３３を介して得られる安定化直流出力を
、テレビジョン受像機３５にも供給するようにすればよ
い。

この実施例では、各スイッチングトランジスタ１Ｂ、
２９にスイッチング動作させるための制御回路を共用し
ているので、構成が簡単になる。

ここで、上述の如き各実施例を用いてテレビジョン受像
機用の電源回路に適用する場合には、基準パルス発生器
として、テレビジョン受像機の水平同期信号発生器等を
利用すれば良い。

また、上述の如く各実施例におけるスイッチング素子と
して用いられるスイッチングトランジスタに生ずる自己
加熱による温度特性は、極めて良好であるので、スイッ
チング素子を含んだ制御回路全体を集積回路化すること
も可能である。

上述の実施例の説明から明らかなように、本考案によれ
ば、電源入力端子に供給される入力電源の電圧を所定の
電圧に安定化して出力端子より出力するための制御トラ
ンジスタと、所定の繰返周期の基準パルス信号を出力す
る基準パルス発生器と、この基準パルス発生器からの基
準パルス信号のパルス巾を上記出力端子に得られる出力
電圧の変動に応じて変化させるパルス巾変調回路と、こ
のパルス巾変調回路からの変調出力信号によりスイッチ
ング制御されるスイッチング素子と、このスイッチング
素子によって充電あるいは放電が制御されるコンデ゛ン
サとを備え、上記コンデンサの端子電圧により上記制御
トランジスタの動作を制御するように構成したことを特
徴とする定電圧電源回路とすることによって、スイッチ
ング素子として電力容量の小さなトランジスタを用いる
ことかで゛きるばかりで゛なく、スイッチング素子の自
己加熱による温度特性を極めて良好にできるので、上記
のスイッチング素子を含んだ制御回路を集積回路化する
ことが可能になる。

また、スイッチング素子のスイッチング動作によって、
コンデンサの充電あるいは放電を制御しているので、出
力電圧の制御範囲を広くすることができるとともに、低
増幅度の制御トランジスタでも確実に出力電圧を安定化
させることができる。

【図面の簡単な説明】

第１図は、定電圧電源回路の従来例を示す回路図である
。第２図は、本考案に係る定電圧電源回路の一実施例を示
すブロック回路図である。第３図Ａないし第３図Ｅは、この実施例の動作を示す説
明図で゛ある。第４図ないし第７図は、本考案の他の各実施例を示す各
ブロック回路図である。１０・・・・・・直列制御トランジスタ、１３・・・・
・・コンデンサ、１４．１９・・・・・・抵抗、１５・
・・・・・制御回路、１６・・・・・・基準パルス発生
器、１７・・・・・・パルス巾変調回路、１８゜１８Ａ
、１８Ｂ・・・・・・スイッチングトランジスタ。

Claims

【実用新案登録請求の範囲】

電源入力端子に供給される入力電源の電圧を所定の電圧
に安定化して出力端子より出力するための制御トランジ
スタと、所定の繰返周期の基準パルス信号を出力する基
準パルス発生器と、この基準パルス発生器からの基準パ
ルス信号のパルス巾を上記出力端子に得られる出力電圧
の変動に応じて変化させるパルス巾変調回路と、このパ
ルス巾変調回路からの変調出力信号によりスイッチング
制御されるスイッチング素子と、このスイッチング素子
によって充電あるいは放電が制御されるコンデンサとを
備え、上記コンデンサの端子電圧により上記制御トラン
ジスタの動作を制御するように構成したことを特徴とす
る定電圧電源回路。