JPS5925524A - V/f方式デイジタル保護継電器 - Google Patents

V/f方式デイジタル保護継電器

Info

Publication number
JPS5925524A
JPS5925524A JP57134458A JP13445882A JPS5925524A JP S5925524 A JPS5925524 A JP S5925524A JP 57134458 A JP57134458 A JP 57134458A JP 13445882 A JP13445882 A JP 13445882A JP S5925524 A JPS5925524 A JP S5925524A
Authority
JP
Japan
Prior art keywords
signal
value
input
digital
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57134458A
Other languages
English (en)
Inventor
松尾 聰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Electric Co Ltd
Original Assignee
Seiko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Electric Co Ltd filed Critical Seiko Electric Co Ltd
Priority to JP57134458A priority Critical patent/JPS5925524A/ja
Publication of JPS5925524A publication Critical patent/JPS5925524A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電力系統を1呆護する保護継電器に係り、特に
電力系統から得られたアナログ信号をV/F変喚変換用
してΔ/D変換して入力するディジクル形保護継電器に
関するものごある。
一般に電力系統を保護する保護継電器は、電力系統の電
圧・電流等の電気量の16報を入力し、この入力mから
被保護系統としての?n電力系統おりる事故の有無を判
定し、事、1りと判定した場合には事故区間を切りあ1
1ずため遮1υ1器に1、す、ブ指令を出力するもので
ある。ごのよ・)な(λ: 護&l′I]電器として、
近年マイクロコンピュータを応用したディジクル(Mi
 Rh IIF’1.電器が開発され、かつ実用化され
つつある。この種のディジタル(5: AFi IYl
l電器は、マイクi−1」ンビュークの記11′!機能
、比較?3ij例機能、論理演算機能を利用し−で、複
数のり定植を記L1. L、種々のリレー演省を行ない
正ri(cに種々の事故にり1応することができる。
電力、そのためには電力1?−統の電圧 電流等の電気
量の−1すし1グ情報をディジクル化してマイク1:l
 二Iンピュークに入力する7L!・]JJがある。1
111らΔ/I〕;仮換を行なう郷、要がある。これに
ついでtjt来のディジクル保護111電に(では、電
力RN統から口器用変成:(:)を介して取り出された
?Il化・電’/Jj等のアナし1グ信冒を−・定周期
で9°ンプル十−ル1し、;1z−ル1′されたアナl
コグ量(1辰幅)をΔ/L)変換器でディジクル量に変
換した後マ・イク口コンピュータに入力して演算を行な
っていた。
このような15式では、ザンブリング周期に対応した高
速度のマイクロコンピュータが必要である。
また、アナログ借りに高11J fJJL成分等の雑音
が含まれている場合、ディジタルフィルタで雑音を除去
するためには、アナログ信号1ザイクルのサンプル数を
多くしなげればならない。その結果マイクロコンピュー
タの負荷が増え、CPUの演箆時間が増大する。逆にサ
ンプル数を少なくすると、アナログ信号実効値とディジ
タル値の誤差が大きくなる等の欠点を有していた。
この発明は」二連した問題点に鑑みなされたもので、高
δIla波成分の影響が少なく、変換誤差の少ないΔ/
D変換器を用いるとともに、マイクロコンピュータの負
担を大幅に軽減するディジタル保護継電器を提供するこ
とを目的とする。
以下、図面を参照して本発明の実施例にフいて九゛r“
細に説明する。
第1図は本発明のディジクル1采護紺電器の楯要を示ず
ブロック構成図である。電力系統tl)から入等のアナ
IJグ信号は、Δ/I)変換器(4)、(5)でそれぞ
れディジタル信号に変換される。このディジクル信号は
振幅情報とじ−ζマイクIIコンピュータ(+3)に入
力される。また二つのアナIIグ信司は位相比軸器(7
)で位相差が検出され、位相1??q弔としてマイクロ
コンピュータ(6)に人力される。Δ/D変換器(’1
1. +51、位相比軸器(7)でΔ/D宸挨部(13
)を構成しCいる。一方、継電器の整定値も整定Ol(
t8+によってマ・イクロコンビJ−−タ(ム)の人力
データとなる。これらのデータはデータメモ1月9)に
格納される。CPIJ (10)は、ブt)グラムメモ
リ (11)に収に内されたプログラムに(j(=って
リレー演浣を行ない、事1ムのイ1’ jjj%を判定
Jる。事−夕と判定した場合は出力装置(12)を介し
て遮1すi器)・す・ノブの指令を出す。
第2121は、第1しlのΔ/D変1負器(4)の構成
を示ずブl:1 ノクレ1であり、g(S 3図は第2
し1のΔ/D変換器各部の動作タイミングを示す図であ
る。Δ/l)変換器(5)はへ/D変換器(4)と間し
構成であるので図示を省略する。第31閑ta)に示す
ような入ノJ(言号は、過大入力から機器を保護するゾ
こめの1ノミ・ツタ(14)を介し半波整流回路価)と
ゼロクロス回路(17)に入力する。整流1;a% (
1B) LJ、第3図fblに示すように半波整流され
る。−ビロクUス回1eft(17)の出力は第3図(
C1のような矩形波となる。
アイソレータ(22)は例えば絶i多1−ランフ、やフ
メトカプラ等であり、電力系統につt【力くるりh O
++回123とマイクロコンピュータ回路を絶縁するノ
こめのちのである。従ってゼロクロス回1洛(17)の
出ノjし上、アイソレータ(22)を介しても波形しよ
変1つら−J’ ■S3図(C1の矩形波であり、図中
では同一・番号−ご扱う。
この矩形波(23)は後述するように、その立ら上がり
でカウンタ (24)をリセノ1−するりセット(君号
として使用される。また、矩形波(23)のコ゛1t)
下がりでは、ヱ1χ安定マルチノ\イブレータ(25)
 ヲ>’トリガされ、第3図(c)のよ・)なラッチl
i’15(2G)を送出する。う・ノチ信号(2G) 
L;l、1及述の、、l:うtこラソーy−回路(27
)のラッチ信号となる。V/F変換器(+9)は、入力
電圧に比例した周波数のf言腎を出力J’るものである
。1足つ−4人ツノさ]ジノこ21−波整流信号(18
)は、第3図((+)のよ・)に−rす・じ1り゛f言
弯−から周波数信号 (20)&こ宸1算さ、1シる。
121力・らう)るようしこ人力信号の最大ピークN’
 i斤−ζ最t)宙U+l閂波数)となる。周波数信号
 (20)&よジノ・シンク (24)のnll大入力
して槙′lI’、fil数さ11.るの゛である力く、
j二連のセ′ロクロス出力の場合と同(イ1Lこ、V/
F変1史器(19)とカウンタ (24)の間G、二む
よ一1イ゛ル−ク(21)が挿入されて1色縁をし1つ
“てし)る。上1本しゾこよ・うに、カウンタ (24
) t;l:’J−ヒ・ノ1(言司 (23)の立し上
がりでリセノ1−さ]t、171波数1−(20)を半
波整流信号(18)の半J°イクルの1:1 b、= 
+ri所n所載1数ランチ信号 (2G)4こよつ゛ζ
ラッグー回1fli (27)にラッチする。1jf1
 ツて、力・シンク(24)のl’J容むま第3し1(
r)のように半波整流信号−(1B)の:14−g・(
クルのI(1団1人し糺゛εす、次のリセット<==(
23) −c IJセノ1される。う・ノチ回1712
7)の1ノJ′稈ε上、2Ii波整流(合η (1B)
の半づイクノ11Gこりl)、シ、しノこソJlシンタ
(24)の積算側数値がラッグ−さ、1t、次のジノ(
〜fハ何まで();l存される。力・シンク (24)
(7ン4?I 3γδ1°数1il(は入力(8号の実
効値に比例するから、ランチ出力(29)はアナログ入
力信号をディジタル信号に変換したものになる。
このΔ/D変換は、人力信号の1g・イクルに1回また
はmザイグルに1回(ゼロクロス回路出力を1/m分周
すれば容易に実現できる)のデータであり、これは入力
信号の実効値及びピーク値に比例するためCPUではデ
ータに定数を掛けるだt、lで物理量(工学単位)に変
換できる。またレベル判定を行なうためには、予めリレ
ー整定値の物理量レベルを積算計数値に換算した量を整
定値データとしてマイクロコンピュータに入力しており
ば、CPUではこれを人力データ(Δ/D変換出力)と
大小比較するだりで済め、大幅な負担の軽減になる。
次に過大振幅の信号が入力された場合について二lyえ
る。リミッタ (14)のリミッタレベル以下の入力レ
ベルの場合は、上述したように入力信号の実りJ値と積
算側数値は比例する。しかし、過大入力の場合はりミン
ク(I4)により、第4図(alに示ずように入力信号
レベルはりミソクレヘルに抑えられる。従って、リミソ
タレ・・ル以」二では、入力レベルのピーク値と積算泪
数値との関係は直線性を失なう。しかしΣ(S 41f
fl (61に示すように、入力レベルとそれに対応す
る徹11数(1/(はある関係をもっている。従って過
大入力にりjし゛(も予め換算したδ1数値を知ってお
りば、過大入力であっ一ζもディジタル値として検出す
ることができる。これにより、マイクロコンピュータで
行なうレベル判定も、過大入力信号に列する積詐n1数
(〆■と予め換算した1イ定値を比較すれば行なえるこ
とになる。
次に入力借υがirG調波を含んでいる場合について二
%える。この場合簡単のため基本波とjrう調波の位相
がそろっζいると考えると、第5図に示すようにll′
T!数次高羽波の場調波基本波半り・・Cクル中の正負
の数が等しいので、■/1?変1負された周波数信号の
Ji’l算n1算値1数値響しない。これに対して奇数
次I1眞周波は正負の数が1つたり異なるので47(昇
口1数値に影響してくる。しかしこの場合もその誤差&
J、比較的少ない6 (第5図れt線31i )次に、
第1図Δ/D変換部(13)の位相比較回路(7)につ
いて説明する。これは、入力変成器(2)。
(3)からの二つの入力信号の位相差を測るものである
が、このためには各へ/D変換器(41、(5)におけ
るゼロクロス回路の出力矩形波を利用する。第6IUI
 +a+に示すように、各矩形波の立ら上がりでセット
・リセフトされる信号をゲート信号としてクロックパル
スを組数すればよい。そのためには、第6図fblに示
すようにフリソプフロンプ(30)でゲート信号(31
)を作成し、クロック発生器(32)のクロックパルス
をゲート期間中カウンタ(33)で組数すればよい。組
数値は、デー1−信弯(31)からB1安定マルチハイ
ブレークで形成されたランチ信号により、ランチ回路(
35)にラッチされ、ディジタル箪の位相情報としてマ
イクロコンピュータに入力される。ILって、マイク1
コニ1ンビユータ内部で二つの人力信号の位相差につい
て祁算する必要はなくなる。
次に、このように構成されたディジタル保護継電器の作
用について第7図のフロー’f−ヤードを参照して説明
する。マイクI:に1ンビブー−りは、先J゛リレーの
整定値を読み込む。次に、」二連のΔ/l)変換O3で
、電力系統からの−1すI:Iグ信号をディジタル値に
変換する。この動作は、例えば6Q IIZの商用周波
数の系統の場合には1周期的IG 、7 m秒であるか
ら、16.7 m秒毎に入力信号がΔ/D変換さhるこ
とになる。マイクロコンピュータ夕はこのテークを読め
込んで整定値と比較6if 詐等を行ない、事故の判定
をする。事故とjrす定された場合は遮1υi器の1リ
ップ1斤令を山し、無事故の場合は次回の演算周1す1
の割込を待つ。次回のリレーζNJ ′f!1の7)す
込は、人力飴冒のΔ/D変換の周期と整合するようGこ
内81;ご発η二する6011Zクロツク信司で起動さ
れる。、二のようにして、電力系統からの1言号を読め
込み事故’I’11定をするリノ作を16.7 m秒毎
に繰り返す。
以」二連べてきたように、A1発明のディジクル(λ:
;1け電z:(ではアナログ(言+iJを周波数(自呼
に変換し、これをカウンタで191浣、−J゛る方式で
あり、この(貞詐。
値がアナし1グ信司のフ;′9JJ値に比例°Jるとい
う特性を利用して、マイクロニ1ンピー1.−タ内1i
IXではk 3j二値と積算11数値の大小比軸(レヘ
ル゛I’11定)等の簡単な演算のみを行なえばよい様
にしたものである。
また二人力信号の位相比軸も、マイクロコンピュータの
演算によらずにA / I)変換部で行なえるようにし
たものである。従って本発明は、マイクロコンピュータ
の負担が大1陥に軽減でき、高速度マイクロコンピュー
タ夕を使用する必要がないとともに、高調波成分に対し
ても誤差が比較的少なく、アナログ1呼系とディジタル
信号系の電気的絶縁が容易であるという特長を有するデ
ィジクル保護1け電器を提(Jk−3−ることができる
なお上述した実施例においては人力信号の1−’Jイク
ル毎にA/D変換したが、mザイクル毎の平均としてA
/D変換してもよい。この場合は比較器出力を1 / 
nt分周すればよい。なお、入力信号を全波整流ずれば
2サイクルの1ざ数イ(ηの平均値としてA/D変換す
ることができる。
【図面の簡単な説明】
百Slし1は本発明のディジクル保護継電器の概要を示
す図、第2図はA/D変換器の構成を示すブロック図、
第3図は第2図番部の動作タイミングを示す図、第4図
は過大入力時のΔ/D変換11¥性を示す図、第5図は
Δ/1つ変換器の入力信号にini調波が重畳される場
合の説明し1、第6し1は位相IL校回路の動作説明と
そのブロック図、第7図はディジクル保護継電器のマイ
クr−】コンピユータの動作説明用フローヂャートであ
る。 特許出願人    株式会社 正興電機製作所代 理 
人    小 堀  益 (ほか葎名)第1図 第 2  図               6第 3
  PK (e 第  4  図 ((1)           (b)第5図 第6図 −,+11111111111...−、、−    
□−第  7  図

Claims (1)

    【特許請求の範囲】
  1. 1、 電力系統から取り込まれた電気量をΔ/D変換し
    、このディジクル値を用いて事故の有無を判定する保護
    継電器においで、Δ/D変換手段が、アナログ入力信号
    の撮幅に比例した周波数の周波数信号を出力するV/F
    変換回路と、該周波数信汀をアナログ人力信号のmサイ
    クル毎に積算引数する泪数回1/8とからなり、該nl
    数回路のni数内容をもって該Δ/D変換手段のディジ
    タル出力信号としたことを特徴とするV/F方式ディジ
    タル保護れ1;電器。
JP57134458A 1982-07-31 1982-07-31 V/f方式デイジタル保護継電器 Pending JPS5925524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57134458A JPS5925524A (ja) 1982-07-31 1982-07-31 V/f方式デイジタル保護継電器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57134458A JPS5925524A (ja) 1982-07-31 1982-07-31 V/f方式デイジタル保護継電器

Publications (1)

Publication Number Publication Date
JPS5925524A true JPS5925524A (ja) 1984-02-09

Family

ID=15128800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57134458A Pending JPS5925524A (ja) 1982-07-31 1982-07-31 V/f方式デイジタル保護継電器

Country Status (1)

Country Link
JP (1) JPS5925524A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162822A (en) * 1988-10-31 1992-11-10 Hitachi, Ltd. Saw filter chip mounted on a substrate with shielded conductors on opposite surfaces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162822A (en) * 1988-10-31 1992-11-10 Hitachi, Ltd. Saw filter chip mounted on a substrate with shielded conductors on opposite surfaces

Similar Documents

Publication Publication Date Title
US4245290A (en) Sliding notch pulse width modulation (PWM)
JPS5925524A (ja) V/f方式デイジタル保護継電器
US4379347A (en) Receiver for PCM-encoded multifrequency dialing signals
AU606528B2 (en) Electric quantity detecting method
GB2113485A (en) An a.c. supply converter
Sharda et al. Microprocessor control of cycloconverter: Techniques for implementation and testing
SU1691957A1 (ru) Делитель частоты
JP2513069B2 (ja) ディジタル保護継電装置
SU1429217A1 (ru) Устройство дл защиты параллельно работающих тиристорных преобразователей
JPS6051328B2 (ja) デイジタル保護継電装置
SU1181042A1 (ru) Устройство дл контрол чередовани и обрыва фаз трехфазной сети
SE9600541D0 (sv) Counting circuit
RU1817245C (ru) Цифроаналоговый преобразователь
SU1631717A1 (ru) Синхронный делитель частоты
SU1290536A1 (ru) Устройство дл преобразовани числа из системы остаточных классов в позиционный код
SU510718A1 (ru) Устройство дл моделировани систем массового обслуживани
RU93049069A (ru) Устройство защиты максимального тока
JPS62155719A (ja) 高調波対策付デジタル保護継電装置
SU1091157A1 (ru) Устройство дл вычислени процентного отношени двух чисел
JPH0118648B2 (ja)
SU1383495A2 (ru) Делитель частоты с дробным коэффициентом делени
SU1279072A1 (ru) Преобразователь код-временной интервал
SU669457A1 (ru) Устройство дл ограничени угла управлени одноканальной асинхронной системы фазового управлени
JPS582622U (ja) 光電型エンコ−ダの異常検出回路
SU1665363A1 (ru) Устройство дл ввода информации