JPS5925394B2 - ダイアフラム形半導体圧力電気変換器 - Google Patents

Description

【発明の詳細な説明】 本発明はダイアフラム形半導体圧力電気変換器、特に半
導体単結晶よりなるダイアフラムの起歪部土に複数個の
半導体歪ゲージ素子の形成されているダイアフラム形半
導体圧力電気変換器に関するものである。

ダイアフラム形半導体圧力電気変換器として従来用いら
れていたものは、Ｎ形シリコン単結晶の（１００）面に
Ｐ形ピエゾ抵抗歪ゲージ素子を形成したもので、第１図
はその半導体歪ゲージ素子の配置例を示すものである。

すなわち、半導体歪ゲージ素子はＮ型シリコン単結晶よ
りなる（１００）面方位を有するシリコンダイアフラム
面上の起歪部１の中心を通る＜１１０〉軸に対して対称
であυかかる軸に並行に配置されｆｃ２ケの径方向歪ゲ
ージ素子２、３、および、かかる軸と直交する軸に並行
に配設された２ケの周方向歪ゲージ素子４、５によつて
構成さわている。これらの径方向歪ゲージ素子２、３お
よび周方向歪ゲージ素子４、５はシリコンダイアフラム
の面上に、例えば、ボロン等の不純物を拡散して形成さ
れ、これらのゲージ素子２と３，卦よび４と５とをそれ
ぞれ対向辺とする４−アクテイブホイートストンブリツ
ジ（フルブリツジ）を構成する。このようなダイアフラ
ム形半導体圧力電気変換器に卦いては、歪ゲージ素子を
全て、シリコンダイアフラムの起歪部１の中心から等距
離の位置に形成して卦り、しかもその位置がシリコンダ
イアフラムの赴歪部１端部に近い点にあり１さらにこの
歪ゲージ素子を流れる電流の方向が全ての歪ゲージ素子
についてく１１０〉軸になつている。

この半導体圧力電気変換器Ｖｃ．卦いては、圧力が零の
ときのブリツジ出力電圧の値、すなわち、零点は０（Ｍ
Ｖ）ＦｌＣ極力近い状態にあつて外部の補償電気回路を
必要としないことが望ましい。しかし、この状態はブリ
ツジを構成する４ケの歪ゲージ素仔の圧力が零のときの
抵抗値が完全に等しい場合、もしくはブリツジの平衝条
件を満足する場合にのみ実現可能であつて、実際に歪ゲ
ージ素子を形成する際には必ず抵抗値にばらつきが生じ
るため、いずれの場合にも実現は困難である。そこで、
かかる零点のずれを極力小さく抑えられるような方法の
検討が重要となる。かかる背景のもとで、従来例は歪ゲ
ージ素子間の拡散条件等のばらつきを極力小さく抑えて
ほぼ均一な抵抗値を得るために、４ケの歪ゲージ素子を
できる限り近い位置に形成する方法を用いている。

このような方法を用いることはブリツジ出力の非直線誤
差を最小にするような歪ゲージ素子の配置を検討する場
合に、径方向歪ゲージ素子卦よび周方向歪ゲージ素子と
シリコンダイアフラムの起歪部の中心から等距離の位置
に集約して形成しなければならないという制約条件が課
されることｆ／Ｃなる。この制約条件のもとで非直線誤
差を剃＼とする歪ゲージ素子の配置を検討した結果、従
来例に卦いては第１図のようにシリコンダイアフラムの
起歪部の端部近辺を最適な位置として使用している。し
かしながら、この位置は必ずしも安定な最適位置ではな
いことがその後の検討によつて明らかとなつた。第２図
は２リコンダイアフラムが加圧されたとき、その面上に
発生する応力の分布を示すもので、横軸にはダイアフラ
ムの起歪部中心からの距離とシリコンダイアフラム半径
との比がとつてあり，これらの値が、０，１．０なる位
置はそれぞれ起歪部の中心、端部を示している。

縦軸には応力が示してある。図中、σＲ，σθはそれぞ
れ径方向応力卦よび周方向応力を表わしている。シリコ
ンダイアフラム面上に形成さわた歪ゲージ素子の抵抗変
化ΔＲ／Ｒは素子に流れる電流に並行な応力σ１．｝よ
び電流に直交する応力σ，によつて近似的には次式で表
わせる。

ΔＲ／Ｒさπ１０１＋πＴＯｔ・・《１）ここで、π１
，π，はそれぞれ縦方向ピエゾ抵抗係数（電流と応力の
方ｍｌが並列の場合の係数）、横方向ピエゾ抵抗係数（
電流と応力の方向が直交する場合の係数）を意味し、（
１００）面Ｖｃ卦いては面上の結晶軸について第３図の
ような分布を示す。

第３図から明らかなように（１００）面方位な有するシ
リコンはπ１とπ，が共に〈１１０〉軸で最大値を示し
、かつ両者の値がほぼ等しい。２種類の歪ゲージ素子、
すなわち、径方向歪ゲージ素子訃よび周方向歪ゲージ素
子に作用する応力は第２図に示すσＲ，σθで近似でき
るが、径方向歪ゲージ素子の場合にはσ１が（１）式の
σ１ＶＣ対応し、σθがσｔに対応するのに対して、周
方向歪ゲージ素子の場合にはこれとは逆にσθガス１）
式のσ１ＶＣ対応し、σ１がσＴＶＣ対応する。

歪ゲージ素子単体に一軸応力が作用する場合、電流方向
と直交する応力が作用する場合の方が電流方向に並行な
応力が作用する場合に比べ非直線誤差が極めて大きく、
さらに新たな問頂として、周囲温度変化による非直線誤
差の変化も極めて大きいことが実験によつて判明してい
る。このように、従来例に卦いては、基礎的検討が十分
なされて訃らず、かつ歪ゲージ素子の配置に関する制約
条件のために、歪ゲージ素子の真に安定か最適配置を得
るに至つていない状態にある。

したがつて、このような従来例は、常温Ｋ訃ける非直線
誤差は小さいが、周囲温度の変化によつて極めて大きな
変化を示し、さらに歪ゲージ素子が形成されている面の
中心と裏面の凹形円形穴の中心とのずれによつて生ずる
歪ゲージ素子の相対的な位置の変化に対して極めて大き
い変化を示す。すなわち、かかる従来の半導体歪ゲージ
の配置に基いて製作した半導体圧力電気変換器ＦｌＣ卦
いては、高精度を目的とすれば、許容温度範囲が小さく
なり、逆に、許容温度範囲を広げれば精度は著しく低下
するという欠点を有している。さらに、かかる半導体圧
力電気変換器は製品ロッド間の特性のばらつきが極めて
大きい欠点を有している。本発明は、高精度でかつ許容
温度範囲の広い高感度圧力電気変換器を提供することを
目的とするもので、半導体単結晶よりなるダイアフラム
の起歪部土に複数個の半導体歪ゲージ素子を形成してな
る半導体圧力電気変換器ＶＣ訃いて、ダイアフラム面が
（２１１）面方位を有し、半導体歪ゲージ素子のうち起
歪部の中心を通る軸に沿つて配置された径方向歪ゲージ
素子の起歪部中心からの距離が、起歪部の中心を通る軸
に該中心以外の点で直交する軸に沿つて配置された周方
向歪ゲージ素子の起歪部の中心からの距離より大である
ことを特徴とするものである。本発明は歪ゲージ素子を
形成する半導体技術の向上を背景として、前述の歪ゲー
ジ素子の配置に関する制約条件にとられれることなく、
２種類の歪ゲージ素子、すなわち、径方向歪ゲージ素子
、周方向歪ゲージ素子の位置をそれぞれ全く独立に変化
させ、双方の歪ゲージ素子の相対的位置関係が全く異な
る互いに独立なフルブリツジの全てについて、非直線誤
差及びその温度影響を前述の基礎検討結果を十分に考慮
した土で検討した結果得られたものである。

前述した歪ゲージ素子単体に一軸応力が作用する場合の
基礎検討結果をシリコンダイアフラム面土のような：軸
応力σＲ，σθが作用する場合に適用して（１）式を考
慮すると、径方向歪ゲージ素子の非直線誤差訃よびその
温度影響が最小となるのは（１式のσ，Ｋ対応する周方
向応力σθが零となる位置（第２図のＡ点）の近辺であ
り、周方向歪ゲージ鼾子の非直線誤差およびその温度影
響が最小となるのは（１）式のσ，ＦｆＣ対応するσ１
が零となる位置（第２図のＢ点）の近辺である。

しかし、従来例においては、前述の制約条件のもとに導
出された見かけ上の最適位置は２種類の歪ゲージ素子そ
れぞれ単体の非直線誤差が最小となる位置とは全く別の
位置である。

この見かけ上の最適位置ＦｌＣ訃いて常温ＶＣ｝ける非
直線誤差が最小となるのはこれらの歪ゲージ素子によつ
て構成されるブリツジの相殺効果によるものに過ぎない
。しかも、シリコンダイアフラムの起歪部の端部近辺は
応力が第２図のように急峻に変化しており、歪ゲージ素
子の相対的位置が変化すれば、非直線誤差卦よびその温
度影響が大きく変化してしまうわけである。本発明は、
ブリツジの相殺効果だけでなく、各歪ゲージ素子単体の
非直線誤差卦よびその温度影響の最小となる位置に、各
歪ゲージ素子を各々独立に配置すること、特に前述よシ
明らかなようにシリコンダイアフラム面内で周方向歪ゲ
ージ素子を径方向歪ゲージ素子よりも内側に配置するこ
とにより、従来例の欠点を解消するものである。

さらに、本発明はＮ形シリコン単結晶からなる（２１１
）面方位を有するシリコンダイアフラム面上のく１１１
〉軸又は〈０１１〉軸に沿つて歪ゲージ素子を形成して
いる。第４図は（２１１）面上の各結晶軸に対する縦方
向ピエゾ抵抗係数π１卦よび横方向ピエゾ抵抗係数π，
の分布を示すものである。π１，π，は共にく１１１〉
軸卦よび〈０１１〉軸に卦いて極値を示し、特に〈１１
１〉軸で最大となる。第３図に示した（１００）面の場
合には、π１とπ１が絶対値としてほぼ等しい（πＩ〉
０，π，くＯ）値を示すのに対し、（２１１）面の場合
は両者の絶対値は大きく異なる。この（１００）面と（
２１１）面との相違点は、径方向歪ゲージ素子と周方向
歪ゲージ素子で構成するブリツジの出力電圧感度に顕著
な差を生ぜしめ、本発明のように、シリコンダイアフラ
ム面内で周方向歪ゲージ素子を径方向歪ゲージ素子より
も内側に配置した場合、（１００）面では感度が急激に
低下してしまうのに対し（２１１）面ではわずかに低下
するだけである。第１表は、従来例で用いている（１０
０）面と本発明の（２１１）面について、各歪ゲージ素
子の配置と特性の関係の計算結果の一例を示すものであ
る。

以下、実施例について説明する。

第５図に示した実施例はＮ形シリコン単結晶よりなる（
２１１）面方位を有するシリコンダイアフラムの起歪部
１１の中心を通るく１１１〉軸に対称に、この軸に並行
に配置した２ケの径方向歪ゲージ素子１２，１３，卦よ
びかかる軸と直交するく０１１〉軸に並行に配置した２
ケの周方向歪ゲージ素子１４，１５をもつて構成されて
いる。

かかる歪ゲージ素子１２，１３，１４，１５はシリコン
ダイアフラムの起歪部１１上に、例えば、ボロン等の不
純物の拡散によつて形成され、このシリコンダイアフラ
ムの起歪部１１の中心と周方向歪ゲージ素子１４，１５
の中心までの距離を、このシリコンダイアフラムの起歪
部１１の中心と径方向歪ゲージ素子１２，１３の中心ま
での距離よりも小さくするように配置されてふ・り、こ
れらの４ケの歪ゲージ素子によつてフルブリツジを構成
している。第６図に示す実施例は、第５図の場合と同様
にＮ形シリコン単結晶よりなる（２１１）面方位を有す
るシリコンダイアフラムの起歪部２１の中心を通る〈１
１１〉軸に対称に、かかる軸に並行に配置さｔｌた２ケ
の径方向歪ゲージ素子２２，２３訃よびシリコンダイア
フラムの起歪部２１の中心を通るく０１１〉軸に対称に
、かかる軸と直交するく１１１〉軸に並行に配置した２
ケの周方向歪ゲージ素子２４，２５をもつて構成されて
いる。

この場合も第５図の実施例と同様に、かかる歪ゲージ素
子、２２，２３，２４，２５はシリコンダイアフラムの
起歪部２１上に、例えばボロン等の不純物の拡散によつ
て形成され、周方向歪ゲージ２４，２５の中心とシリコ
ンダイアフラムの起歪部２１の中心との距離が径方向歪
ゲージ素子２２，２３の中心とシリコンダイアフラムの
起歪部２１の中心との距離より小さくなるよう配置され
ている。この実施例Ｖｒ卦いても第５図の場合と同様に
周方向歪ゲージ２４，２５訃よび径方向歪ゲージ２２，
２３の４ケの歪ゲージ素子によつてフルブリツジが構成
虹れる。このような構成を有する本実施例の半導体圧力
電気変換器は、従来の半導体歪ゲージの配置の場合に生
じていた欠点が除去さね、非直線誤差訃よびその温度影
響の小さい、すなわち、高精度でかつ許容温度範囲の広
い高感度圧力電気変換器の提供が可能となわ、さらに、
シリコンダイアフラムの製作に伴う諸特性のロッド間の
ばらつきを極めて小さくすることができた。

以上、本発明ダイアフラム形半導体圧力電気変換器は高
精度でかつ許容温度範囲の広い高感度圧力電気変換器を
提供するもので工業的効果の大なるものである。

【図面の簡単な説明】

第１図は従来のダイアフラム形半導体圧力電気変換器に
訃ける半導体歪ゲージの配置を示す平面図、第２図はダ
イアフラムの起歪部上の応力分布を示す説明図、第３図
は第１図で用いたダイアフラム面上のピエゾ抵抗係数を
示す説明図、第４図は本発明で用いたダイフッラム面上
のピエゾ抵抗係数を示す説明図、第５図卦よび第６図は
本発明ダイアフラム形半導体圧力電気変換器のそれぞれ
異なる実施例における半導体歪ゲージの配置を示す平面
図である。 １１，２１・・・・・・起歪部、１２，１３，２２，２
３・・・・・径方向歪ゲージ素子、１４，１５，２４，
２５・・・・・・周方向歪ゲージ素子。

Claims (1)

1. 【特許請求の範囲】 １ 半導体単結晶よりなるダイアフラムの起歪部上に複
   数個の半導体歪ゲージ素子を形成してなる半導体圧力電
   気変換器において、前記ダイアフラム面が（２１１）面
   方位を有し、前記半導体歪ゲージ素子のうち前記起歪部
   の中心を通る軸に沿つて配置された径方向歪ゲージ素子
   の前記起歪部中心からの距離が、前記起歪部の中心を通
   る軸に該中心以外の点で直交する軸に沿つて配置された
   周方向歪ゲージ素子の前記起歪部中心からの距離より大
   であることを特徴とするダイアフラム形半導体圧力電気
   変換器。 ２ 前記歪ゲージ素子が〈１１１〉軸または〈０１１〉
   軸に沿つて形成されている特許請求の範囲第１項記載の
   ダイアフラム形半導体圧力電気変換器。 ３ 前記半導体単結晶がＮ型シリコンであり、前記歪ゲ
   ージ素子が、Ｎ型シリコン中に拡散形成されたＰ形層で
   ある特許請求の範囲第１項または第２項記載のダイアフ
   ラム形半導体圧力電気変換器。