JPS5924469B2 - Voltage-current conversion circuit - Google Patents
Voltage-current conversion circuitInfo
- Publication number
- JPS5924469B2 JPS5924469B2 JP666079A JP666079A JPS5924469B2 JP S5924469 B2 JPS5924469 B2 JP S5924469B2 JP 666079 A JP666079 A JP 666079A JP 666079 A JP666079 A JP 666079A JP S5924469 B2 JPS5924469 B2 JP S5924469B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- terminal
- equation
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
この発明は、入力電圧−出力電流変換特性が制御入力端
子に加えられる制御電圧の指数関数にしたがって決定さ
れる電圧−電流変換回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a voltage-to-current conversion circuit whose input voltage-to-output current conversion characteristic is determined according to an exponential function of a control voltage applied to a control input terminal.
従来の電圧−電流変換回路の−flIを第1図に示す。FIG. 1 shows -flI of a conventional voltage-current conversion circuit.
この図に示す回路は、電圧−電流変換回路1と電流−電
圧変換回路2とから構成されており、入力端子3に加え
られる入力電圧v1とトランジスタ4のコレクタ電流1
2との変換特性が、制御入力端子5に加えられる制御入
力電圧v2の指数関数にしたがって決定されるものであ
る。The circuit shown in this figure is composed of a voltage-current conversion circuit 1 and a current-voltage conversion circuit 2, and includes an input voltage v1 applied to an input terminal 3 and a collector current 1 of a transistor 4.
2 is determined according to an exponential function of the control input voltage v2 applied to the control input terminal 5.
すなわち、第1図に示す回路において、入力端子3は抵
抗6(値R1)を介して演算増幅器80反転入力端およ
びトランジスタ1のコレクタに接続され、トランジスタ
10ベースは接地され、またトランジスタ1のエミッタ
は演算増幅器8の出力端およびトランジスタ4のエミッ
タに接続されている。That is, in the circuit shown in FIG. 1, input terminal 3 is connected to the inverting input terminal of operational amplifier 80 and the collector of transistor 1 via resistor 6 (value R1), the base of transistor 10 is grounded, and the emitter of transistor 1 is connected to is connected to the output terminal of operational amplifier 8 and the emitter of transistor 4.
トランジスタ40ベースには制御入力端子5が接続され
、トランジスタ4のコレクタは演算増幅器90反転入力
端に接続され、演算増幅器90反転入力端および出力端
間には抵抗10(値R2)が介挿され、また演算増幅器
9の出力端は出力端子11に接続されている。The control input terminal 5 is connected to the base of the transistor 40, the collector of the transistor 4 is connected to the inverting input terminal of the operational amplifier 90, and a resistor 10 (value R2) is inserted between the inverting input terminal and the output terminal of the operational amplifier 90. , and the output terminal of the operational amplifier 9 is connected to the output terminal 11.
しかして、上記構成になる回路においてトランジスタγ
のコレクタ電流11およびトランジスタ4のコレクタ電
流12は、トランジスタ1のベース−エミッタ間電圧を
vbl、トランジスタ4のベース−エミッタ間電圧をV
b2 とすればトランジスタのPN接合の性質から、
なる式によって求められる。Therefore, in the circuit with the above configuration, the transistor γ
The collector current 11 of and the collector current 12 of transistor 4 are such that the base-emitter voltage of transistor 1 is Vbl, and the base-emitter voltage of transistor 4 is Vbl.
If b2 is assumed, it can be obtained from the following formula from the properties of the PN junction of the transistor.
但し、この(1)式にお(・て、
Is: )ランジスタ4および1のベース−エミッタ接
合の逆方向飽和電流
q:電子の電荷
に:ボルソマン定数
である。However, in this equation (1), (Is: ) reverse saturation current q of the base-emitter junction of the transistors 4 and 1: electron charge: Borsomann's constant.
この(1)式を変形すると、なる式が得られる。By transforming this equation (1), the following equation is obtained.
この(2)式において11 .12) ■sとすると、 “°・“Klog”・」(3) V b 2 中Kto g 12 なる式が得られる。In this equation (2), 11. 12) ■If it is s, then “°・“Klog”・” (3) V b 2 medium Kto g 12 The following formula is obtained.
また、制御入力端子5に印加される制御入力電圧v2は
、
V 二vb −vb ・・・・・・・・・・・
・・・・・・・・・・ (4)2 2
1
である。Further, the control input voltage v2 applied to the control input terminal 5 is V2vb -vb . . .
・・・・・・・・・・・・ (4) 2 2
It is 1.
したがって、この(4)式に前記(3)式を代入するこ
とにより、
なる関係が得られる。Therefore, by substituting the above equation (3) into this equation (4), the following relationship is obtained.
一方、演算増幅器の性質から入力端子3に印加される入
力電圧v1とトランジスタγのコレクタ電流11との間
には、
なる関係が成立している。On the other hand, due to the nature of an operational amplifier, the following relationship holds between the input voltage v1 applied to the input terminal 3 and the collector current 11 of the transistor γ.
したがって、この(6)式を前記(5)式に代入し変形
すれば、
なる式が得られる。Therefore, by substituting this equation (6) into the above equation (5) and transforming it, the following equation is obtained.
この(7)式は第1図に示す電圧−電流変換回路10入
力電圧v1と出力電流12の変換特性を示しており、こ
の変換特性は制御入力端子5に印加される制御電圧v2
の指数関数にしたがって決定されている。This equation (7) shows the conversion characteristic between the input voltage v1 and the output current 12 of the voltage-current conversion circuit 10 shown in FIG.
It is determined according to the exponential function of
また、前記電圧−電流変換回路1の相互コンダクタンス
gmは上記(7)式から、
となり、この相互コンダクタンスgmもまた前記制御電
圧v2の指数関数にしたがって決定されている。Further, the mutual conductance gm of the voltage-current conversion circuit 1 is expressed as follows from the above equation (7), and this mutual conductance gm is also determined according to the exponential function of the control voltage v2.
更に、第1図に示す回路全体の利得を求めてみると、出
力端子11に得られる出力電圧をv3 とすれば、演算
増幅器の性質から、
・・・・・・・・・・・・・・・・・・・・・・・・・
・・ (9)V 二R2・12
なる関係が成立つ。Furthermore, when determining the gain of the entire circuit shown in Fig. 1, if the output voltage obtained at the output terminal 11 is v3, then from the properties of the operational amplifier, we get...・・・・・・・・・・・・
... (9) The following relationship holds true: V2R2・12.
この(9)式に前記(7)式を代入すれば、 なる式が得られる。If we substitute the above equation (7) into this equation (9), we get The following formula is obtained.
この(10)式から、第1図に示す回路の利得AVは、 として求められる。From this equation (10), the gain AV of the circuit shown in FIG. It is required as.
ところで、上記第1図に示す回路において、演算増幅器
8はその位相回転等不安定要素が多く、特定の周波数で
はv2を小さくしても所定の減衰特性を得られない欠点
があった。Incidentally, in the circuit shown in FIG. 1, the operational amplifier 8 has many unstable elements such as phase rotation, and has the disadvantage that a predetermined attenuation characteristic cannot be obtained at a specific frequency even if v2 is made small.
また、第1図に示す回路は構成に演算増幅器が欠かせな
いことからコスト高になる、あるいはまた入力電圧V、
が正の場合のみにしか適用できない等の欠点を有してい
た。In addition, the circuit shown in Fig. 1 requires an operational amplifier in its configuration, which increases the cost.
This method has the disadvantage that it can only be applied when is positive.
この発明は上記欠点に鑑み、周波数特性がよくかつ入力
電圧が正負いずれの場合にも適用できる電圧−電流変換
回路を、簡単かつ安価な構成で実現したものであり、入
力端子を第1の抵抗を介して第1の共通端子に接続する
と共に、第2の抵抗を介して第2の共通端子に接続し、
正電源端子を第1の定電流源を介して前記第1の共通端
子に接続する一方、負電源端子を第2の定電流源を介し
て前記第2の共通端子に接続し、第1のPNP)ランジ
スタおよび第2のPNP)ランジスタのエミッタを各々
前記第1の共通端子に接続する一方、第1のNPN)ラ
ンジスタおよび第2ONPN)ランジスタのエミッタを
各り前記第2の共通端子に接続し、前記第1のPNP)
ランジスタのベースおよびコレクタ、前記第1のNPN
)ランジスタのベース、前記第2のNPN)ランジスタ
のコレクタを各り接地し、前記第2のPNP)ランジス
タおよび前記第1ONPN)ランジスタのコレクタを各
り出力端子に接続し、前記第2のPNPトランジスタお
よび前記第2ONPN)ランジスタのベースを各り制御
入力端子に接続してなるものである。In view of the above drawbacks, this invention realizes a voltage-to-current conversion circuit with a simple and inexpensive configuration that has good frequency characteristics and can be applied to both positive and negative input voltages. connected to the first common terminal via the resistor and connected to the second common terminal via the second resistor;
A positive power supply terminal is connected to the first common terminal via a first constant current source, and a negative power supply terminal is connected to the second common terminal via a second constant current source. The emitters of a PNP) transistor and a second PNP) transistor are each connected to the first common terminal, while the emitters of a first NPN) transistor and a second ONPN) transistor are each connected to the second common terminal. , the first PNP)
base and collector of transistor, said first NPN
) the base of the second PNP) transistor and the collector of the second NPN) transistor are each grounded, the collectors of the second PNP) transistor and the first ONPN) transistor are each connected to an output terminal, and the second PNP transistor and the second ONPN), the bases of the transistors are connected to respective control input terminals.
以下、図面を参照しこの発明の実施例について説明する
。Embodiments of the present invention will be described below with reference to the drawings.
第2図は、この発明の一実施例を示す回路図であり、こ
の図において、入力端子15は抵抗16(値Ra)(第
1の抵抗)を介して第1の共通端子1γに接続されると
ともに、抵抗18(値Ra)(第2の抵抗)を介して第
2の共通端子19に接続され、正電源端子20は第1の
定電流源21を介して第1の共通端子17に接続されま
た負電源端子22は第2の定電流源23を介して第2の
共通端子19に接続されている。FIG. 2 is a circuit diagram showing an embodiment of the present invention, in which the input terminal 15 is connected to the first common terminal 1γ via a resistor 16 (value Ra) (first resistor). The positive power supply terminal 20 is connected to the first common terminal 17 via the first constant current source 21. Further, the negative power supply terminal 22 is connected to the second common terminal 19 via the second constant current source 23.
前記第1の共通端子1γは、更にトランジスタ24(第
1のPNP)ランジスタ)、トランジスタ25(第2の
PNP)ランジスタ)のエミッタにそれぞれ接続され、
前記第2の共通端子19は、更にトランジスタ26(第
1ONPN)ランジスタ)。The first common terminal 1γ is further connected to the emitters of a transistor 24 (first PNP transistor) and a transistor 25 (second PNP transistor), respectively;
The second common terminal 19 further includes a transistor 26 (first ONPN transistor).
トランジスタ21(第2のNPN)ランジスタ)のエミ
ッタにそれぞれ接続されている。They are respectively connected to the emitters of transistors 21 (second NPN transistors).
そして、トランジスタ240ベースおよびコレクタ、ト
ランジスタ26のベース、トランジスタ21のコレクタ
は各り接地され、トランジスタ25,26のコレクタは
各々出力端子28に接続され、トランジスタ25.27
のベースは各々制御入力端子29に接続されている。The base and collector of transistor 240, the base of transistor 26, and the collector of transistor 21 are each grounded, the collectors of transistors 25 and 26 are each connected to output terminal 28, and transistors 25 and 27
The bases of each are connected to a control input terminal 29.
以上が電圧−電流変換回路30を構成しており、その出
力端子28は演算増幅器310反転入力端に接続されて
いる。The above constitutes the voltage-current conversion circuit 30, the output terminal 28 of which is connected to the inverting input terminal of the operational amplifier 310.
演算増幅器310反転入力端および出力端間には抵抗3
2(値Rb)が介挿され、非反転入力端は接地され、ま
た出力端は端子33に接続されている。A resistor 3 is connected between the inverting input terminal and the output terminal of the operational amplifier 310.
2 (value Rb) is inserted, the non-inverting input terminal is grounded, and the output terminal is connected to the terminal 33.
そして、演算増幅器31および抵抗32が電流−電圧変
換回路34を構成している。The operational amplifier 31 and the resistor 32 constitute a current-voltage conversion circuit 34.
しかして、上記構成になる回路において、トランジスタ
25のエミッタ電流を11 al トランジスタ24の
エミッタ電流をI2 B、トランジスタ27のエミッタ
電流をil b、 )ランジスタ26のエミッタ電
流をi2b、制御入力端子29に加えられる制備圧をV
。Thus, in the circuit configured as described above, the emitter current of the transistor 25 is 11 al, the emitter current of the transistor 24 is I2 B, the emitter current of the transistor 27 is il b, the emitter current of the transistor 26 is i2b, and the control input terminal 29 is The control pressure to be applied is V
.
とすればトランジスタのPN接合の性質から なる関係が成立つ。Then, from the properties of the PN junction of the transistor, A relationship is established.
なお、この(12)式におけるKは前記(2)式におけ
るKと全く同じであり、またこの(12)式を導く過程
は前記(5)式を導く過程と略同じであるので記述を省
略する。Note that K in this equation (12) is exactly the same as K in the above equation (2), and the process of deriving this equation (12) is almost the same as the process of deriving the above equation (5), so the description is omitted. do.
上記(12)式を変形すると、 なる式が得られる。Transforming the above equation (12), we get The following formula is obtained.
また、第1および第2の定電流源21.23の電流をそ
れぞれI1、入力端子15に印加される入力電圧をvi
、)ランラスタ24乃至21のベースーエミッタ間電圧
をそれぞれvbとすれば、
なる関係が成立つ。Further, the currents of the first and second constant current sources 21 and 23 are respectively I1, and the input voltage applied to the input terminal 15 is vi.
, ) If the base-emitter voltages of the run rasters 24 to 21 are respectively vb, the following relationship holds true.
但しこの(14)式においてvDシvbとする。However, in this equation (14), it is assumed that vD and vb.
この(I4)式を変形すると、なる式が得られる。When this formula (I4) is transformed, the following formula is obtained.
前記U式にこの05)式を代入すれば、 なる式が得られる。If we substitute this equation 05) into the above equation U, we get The following formula is obtained.
この(16)式を変形すれば、なる式が得られる。If this equation (16) is transformed, the following equation can be obtained.
一方、出力端子28の出力電流i。On the other hand, the output current i of the output terminal 28.
は、i0二i1a i2b ・・・・・・・
・・・・・(18)であるから、この(18)式に前記
(17)式を代入し整理すれば、
が得られる。is i02i1a i2b...
...(18) Therefore, by substituting the above equation (17) into this equation (18) and rearranging, the following is obtained.
また、電圧−電流変換回路30の相互コンダクタンスを
gmとすれば、上記1′19)式からが得られる。Further, if the mutual conductance of the voltage-current conversion circuit 30 is gm, then the above equation 1'19) can be obtained.
すなわち、上記α9) 、 (20i式が第2図に示す
電圧−電流変換回路30の変換特性を示す式であり、0
9)式かられかるように、電圧−電流変換回路30の出
力電流i。That is, the above α9), (20i equation is the equation showing the conversion characteristics of the voltage-current conversion circuit 30 shown in FIG. 2, and 0
9) As can be seen from the equation, the output current i of the voltage-current conversion circuit 30.
は入力電圧viに比例し、またその比例常数は制御電圧
vcをパラメータとする指数関数特性を有している。is proportional to the input voltage vi, and its proportionality constant has an exponential characteristic with the control voltage vc as a parameter.
次に、上記電圧−電流変換回路30の出力電流ioを、
電流−電圧変換回路34により電圧に変換した場合の第
2図に示す回路全体の利得AV□を計算する。Next, the output current io of the voltage-current conversion circuit 30 is
The gain AV□ of the entire circuit shown in FIG. 2 when converted into voltage by the current-voltage conversion circuit 34 is calculated.
端子33に得られる出力電圧をV。とすれば、演算増幅
器の性質から、
voエニーgRb ・・・・・・・・・・・・・・
・・・・・・・・・・・・ (21)である。The output voltage obtained at terminal 33 is V. Then, from the properties of operational amplifiers, vo anygRb ・・・・・・・・・・・・・・・
・・・・・・・・・・・・ (21).
この(21式に前記09)式を代入し入力電圧viで割
れば、
として第2図に示す回路全体の利得AVIが求められる
。By substituting equation (09) into equation (21) and dividing by the input voltage vi, the gain AVI of the entire circuit shown in FIG. 2 can be obtained as follows.
第3図は、第2図に示す回路の具体的回路例であり、こ
の図において第2図の各部に対応する部分には同一の符
号が付しである。FIG. 3 shows a specific circuit example of the circuit shown in FIG. 2, and in this figure, parts corresponding to those in FIG. 2 are given the same reference numerals.
以上説明したように、この発明によれば2個のPNP
)ランジスタと2個のNPN )ランジスタとから電圧
−電流変換回路を構成したので、入力電圧が正負いずれ
の場合にも適用できると共に位相回転等不安定要素を除
くことができ、この結果周波数特性のよい電圧−電流変
換回路を簡単かつ安価な構成で得ることができる。As explained above, according to this invention, two PNPs
) A transistor and two NPN) transistors constitute a voltage-to-current conversion circuit, so it can be applied to both positive and negative input voltages, and unstable elements such as phase rotation can be eliminated, resulting in improved frequency characteristics. A good voltage-current conversion circuit can be obtained with a simple and inexpensive configuration.
したがって、この発明は電圧制御増幅器、電圧制御発振
器、電圧制御インダクタ、電圧制御キャパシタ等に広く
用いて好適である。Therefore, the present invention is suitable for wide use in voltage controlled amplifiers, voltage controlled oscillators, voltage controlled inductors, voltage controlled capacitors, and the like.
また、この発明による電圧−電流変換回路は、基本的に
は可変gm回路、すなわち可変抵抗器(電圧制御抵抗)
と考えられ、従来の摺動形の可変抵抗器を使用していた
部分に広く適用することができる。Further, the voltage-current conversion circuit according to the present invention is basically a variable gm circuit, that is, a variable resistor (voltage control resistor).
Therefore, it can be widely applied to parts where conventional sliding type variable resistors are used.
そして、可変抵抗器として用いた場合は、■摺動部分が
ないので耐久性がよい、■摺動雑音をなくすことができ
る。When used as a variable resistor, (1) it has good durability because there are no sliding parts, and (2) it can eliminate sliding noise.
■従来10%位いあった連動形可変抵抗器におけるギヤ
ングエラ(素子相互の特性の偏差)を極小とすることが
できる、■実装上場所的任意性があるため信号コードを
長く延ばすことなく接続でき、S/Nの向上をはかるこ
とができる、等の利点が得られる。■Giang error (deviation in characteristics between elements) in interlocking variable resistors, which was conventionally about 10%, can be minimized. ■Since the mounting location is arbitrary, it is possible to connect without extending the signal cord. , it is possible to improve the S/N ratio, and other advantages can be obtained.
第1図は、従来の電圧−電流変換回路の→1を示す回路
図、第2図は、この発明の一実施例を示す回路図、第3
図は、第2図に示す実施例の具体的回路例である。
15・・・・・・入力端子、16・・・・・・第1の抵
抗(抵抗)、17・・・・・・第1の共通端子、18・
・・・・・第2の抵抗(抵抗)、19・・・・・・第2
の共通端子、20・・・・・・正電源端子、21・・・
・・・第1の定電流源、22・・・・・・負電源端子、
23・・・・・・第2の定電流源、24・・・・・・第
1のPNP)ランジスタ(トランジスタ)、25・・・
・・・第2のPNPトランジスタ(トランジスタ)、2
6・・・・・・第1のNPN)ランジスタ(トランジス
タ)、2γ・・・・・・第2のNPN)ランジスタ(ト
ランジスタ)、28・・・・・・出力端子、29・・面
制御入力端子、30・・・・・・電圧−電流変換回路。FIG. 1 is a circuit diagram showing →1 of a conventional voltage-current conversion circuit, FIG. 2 is a circuit diagram showing an embodiment of the present invention, and FIG.
The figure shows a specific circuit example of the embodiment shown in FIG. 15...Input terminal, 16...First resistor (resistance), 17...First common terminal, 18.
...Second resistance (resistance), 19...Second
Common terminal, 20...Positive power supply terminal, 21...
...First constant current source, 22...Negative power supply terminal,
23... Second constant current source, 24... First PNP) transistor (transistor), 25...
...Second PNP transistor (transistor), 2
6...First NPN) transistor (transistor), 2γ... Second NPN) transistor (transistor), 28... Output terminal, 29... Surface control input Terminal, 30...Voltage-current conversion circuit.
Claims (1)
続すると共に、第2の抵抗を介して第2の共通端子に接
続し、正電源端子を第1の定電流源を介して前記第1の
共通端子に接続する一方、負電源端子を第2の定電流源
を介して前記第2の共通端子に接続し、第1のPNP
)ランジスタおよび第2のP、NP)ランジスタのエミ
ッタを各り前記第1の共通端子に接続する一方、第1O
NPNトランジスタおよび第2のNPN)ランジスタの
エミッタを各り前記第2の共通端子に接続し、前記第1
のPNPトランジスタのベースおよびコレクタ、前記第
1ONPN)ランジスタのベース、前記第2のNPN)
ランジスタのコレクタを各々接地し、前記第2のPNP
トランジスタおよび前記第1ONPN)ランジスタの
コレクタを各す出力端子に接続し、前記第2のPNP)
ランジスタおよび前記第2のNPN)ランジスタのベー
スを各に制御入力端子に接続してなる電圧−電流変換回
路。1 The input terminal is connected to the first common terminal via the first resistor, and the second common terminal is connected via the second resistor, and the positive power supply terminal is connected via the first constant current source. connected to the first common terminal, while connecting a negative power terminal to the second common terminal via a second constant current source,
) transistor and a second P, NP) transistor are connected to the first common terminal, while the emitters of the second P, NP) transistor are connected to the first common terminal;
The emitters of an NPN transistor and a second NPN transistor are each connected to the second common terminal;
the base and collector of the PNP transistor of the first ONPN); the base of the transistor of the first ONPN; the base of the second NPN transistor;
The collectors of the transistors are each grounded, and the second PNP
and the collectors of the first ONPN transistor and the first ONPN transistor are connected to the output terminals of the second ONPN transistor and the second ONPN transistor.
A voltage-current conversion circuit comprising a base of a transistor and a base of the second NPN transistor connected to a control input terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP666079A JPS5924469B2 (en) | 1979-01-24 | 1979-01-24 | Voltage-current conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP666079A JPS5924469B2 (en) | 1979-01-24 | 1979-01-24 | Voltage-current conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5599674A JPS5599674A (en) | 1980-07-29 |
JPS5924469B2 true JPS5924469B2 (en) | 1984-06-09 |
Family
ID=11644526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP666079A Expired JPS5924469B2 (en) | 1979-01-24 | 1979-01-24 | Voltage-current conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5924469B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4866312A (en) * | 1988-09-06 | 1989-09-12 | Delco Electronics Corporation | Differential voltage to current converter |
-
1979
- 1979-01-24 JP JP666079A patent/JPS5924469B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5599674A (en) | 1980-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0322723B2 (en) | ||
JPS5820482B2 (en) | amplifier | |
JPH0770935B2 (en) | Differential current amplifier circuit | |
JP2825076B2 (en) | Demodulation circuit using gyrator circuit | |
JPS5924469B2 (en) | Voltage-current conversion circuit | |
JPS5934169Y2 (en) | amplifier circuit | |
JP3129071B2 (en) | Voltage controlled amplifier | |
JPS631454Y2 (en) | ||
JPH0145766B2 (en) | ||
JP2588164B2 (en) | Inverting amplifier | |
JPH0513051Y2 (en) | ||
JPH0462608B2 (en) | ||
JP2661303B2 (en) | Modulation circuit | |
JP2943513B2 (en) | Variable gain amplifier | |
JP2901248B2 (en) | Variable reactance circuit | |
JP2991727B2 (en) | Active filter circuit | |
JPH0363847B2 (en) | ||
JPH0532872Y2 (en) | ||
JPH0720969Y2 (en) | Variable gain circuit of differential amplifier | |
JPS6323573B2 (en) | ||
JPH066612Y2 (en) | Variable gain circuit | |
JP3258202B2 (en) | Differential circuit | |
JPS6216015Y2 (en) | ||
JPH0817310B2 (en) | Low pass filter circuit | |
JPS62133810A (en) | Multiplication circuit |