JPS592375B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JPS592375B2
JPS592375B2 JP2285079A JP2285079A JPS592375B2 JP S592375 B2 JPS592375 B2 JP S592375B2 JP 2285079 A JP2285079 A JP 2285079A JP 2285079 A JP2285079 A JP 2285079A JP S592375 B2 JPS592375 B2 JP S592375B2
Authority
JP
Japan
Prior art keywords
insulating film
mesa
junction
layer
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2285079A
Other languages
Japanese (ja)
Other versions
JPS55115337A (en
Inventor
久男 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
Original Assignee
NEC Home Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd filed Critical NEC Home Electronics Ltd
Priority to JP2285079A priority Critical patent/JPS592375B2/en
Publication of JPS55115337A publication Critical patent/JPS55115337A/en
Publication of JPS592375B2 publication Critical patent/JPS592375B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特にガラスパシ
ベーシヨン層を有するメサ型半導体装置に好適する製造
方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of manufacturing a mesa-type semiconductor device having a glass passivation layer.

トランジスタ、サイリスタ、ダイオード等のメサ型半導
体装置において、メサ溝部に露出するPN接合の端而部
をガラスパシベーシヨン層によつて被覆保護することは
周知である。
In mesa type semiconductor devices such as transistors, thyristors, diodes, etc., it is well known that the end portion of a PN junction exposed in a mesa groove is covered and protected with a glass passivation layer.

例えば、メサ型ダイオードについて説明すると、第1図
において、1はP型領域、2はN−型領域、3はP型領
域1とN−型領域2の境界のPN接合、4は熱酸化膜等
の絶縁膜、5はPN接合3の端部を被覆保護しているガ
ラスパシベーシヨン層、6は絶縁膜4の窓孔4aに形成
したカソード電極、7はP型領域1に形成したアノード
電極である。ところで、このような構成のメサ型半導体
装置において、ガラスパシベーシヨン層5の形成が不十
分なため特性不良を生じたわ、信頼性が低い問題点があ
つた。
For example, to explain a mesa diode, in FIG. 1, 1 is a P-type region, 2 is an N-type region, 3 is a PN junction at the boundary between P-type region 1 and N-type region 2, and 4 is a thermal oxide film. 5 is a glass passivation layer covering and protecting the end of the PN junction 3, 6 is a cathode electrode formed in the window hole 4a of the insulating film 4, and 7 is an anode formed in the P-type region 1. It is an electrode. However, in the mesa-type semiconductor device having such a structure, the glass passivation layer 5 was insufficiently formed, resulting in poor characteristics and low reliability.

これはその製造方法に基因するものであるため、以下、
従来の製造方法と原因について、第2図A〜第2図Eを
用いて説明する。まず、第2図Aに示すように、N型の
シリコン基板2の片面にP型領域1を全拡散したPN接
合3を有する半導体基板10を用意し、N型領域2の全
面に絶縁膜4を形成し、絶縁膜4上にフォトレジスト膜
11を形成し、露光、現像処理を施してフォトレジスト
膜11に開口11aを形成する。なお、実際にはP型領
域1の全面にワックス層を形成したわするが、説明が煩
雑になるので、以下これを省略する。次に、第2図Bの
ように、フォトレジスト膜11の開口Ilaから露出す
る絶縁膜4をエッチング除去し、続いて、その開口から
露出した半導体基板10をエッチングして、PN接合3
を超える深さのメサ溝12を形成し、フォトレジスト膜
11を除去する。次に、第2図Cに示すように、メサ溝
12に電気泳動法によつてガラス粉末を付着し加熱焼結
してガラスパシペーシヨン層5を形成して、メサ溝12
を露出するPN接合3の端面を被覆保護する。続いて、
第2図Dに示すように、表u全面にアルミニウム蒸着層
13を形成し、さらにフォトレジスト膜14を積層形成
し、露光、現像処理を施してカソード電3、極6を形成
しようとする部分にのみフォトレジスト膜14を残す。
次に、第2図Eに示すように、露出しているアルミニウ
ム蒸着層13をエツチングで除去し、フオトレジスト膜
14を除去すると、所定パターンのカソード電極6が形
成される。こののち、P型領域1にアノード電極7を形
成し、図示一点鎖線位置から切断分離すると、第1図に
示すようなメサ型ダイオードが得られる。前記第2図C
のガラスパシベーシヨン層5の形成に際して、ガラスパ
シベーシヨン層5は、メサ溝12の底部で厚く、主面に
近い側で薄くなる傾向がある。
This is due to the manufacturing method, so below:
The conventional manufacturing method and causes will be explained using FIGS. 2A to 2E. First, as shown in FIG. 2A, a semiconductor substrate 10 having a PN junction 3 in which a P-type region 1 is completely diffused on one side of an N-type silicon substrate 2 is prepared, and an insulating film 4 is formed on the entire surface of the N-type region 2. A photoresist film 11 is formed on the insulating film 4, and exposed and developed to form an opening 11a in the photoresist film 11. Although a wax layer was actually formed on the entire surface of the P-type region 1, this will be omitted below since the explanation will be complicated. Next, as shown in FIG. 2B, the insulating film 4 exposed through the opening Ila of the photoresist film 11 is removed by etching, and then the semiconductor substrate 10 exposed through the opening is etched to remove the PN junction 3.
A mesa groove 12 having a depth exceeding 1 is formed, and the photoresist film 11 is removed. Next, as shown in FIG.
The exposed end face of the PN junction 3 is covered and protected. continue,
As shown in FIG. 2D, an aluminum vapor deposition layer 13 is formed on the entire surface U, and a photoresist film 14 is further laminated, and exposed and developed to form the cathode electrode 3 and the portion where the electrode 6 is to be formed. The photoresist film 14 is left only on.
Next, as shown in FIG. 2E, the exposed aluminum deposited layer 13 is removed by etching, and the photoresist film 14 is removed, thereby forming a cathode electrode 6 in a predetermined pattern. Thereafter, an anode electrode 7 is formed on the P-type region 1, and the anode electrode 7 is cut and separated from the position indicated by the dashed line shown in the figure, thereby obtaining a mesa diode as shown in FIG. Said Figure 2C
When forming the glass passivation layer 5, the glass passivation layer 5 tends to be thicker at the bottom of the mesa groove 12 and thinner at the side closer to the main surface.

底部のガラスパシペーシヨン層5が余り厚くなると、後
の切断分離作業が困難になるので、このメサ溝12の底
部のガラスパシベーシヨン層5を適当な厚さにすると、
主面に近い部分のガラスパシベーシヨン層5の厚さが不
足する場合がある。また、第2図Dに示すアルミニウム
蒸着層13も、ガラスパシベーシヨン層5の底部で厚く
、絶縁膜4の肩部で薄くなりやすい。
If the glass passivation layer 5 at the bottom becomes too thick, it will become difficult to cut and separate the material later, so if the glass passivation layer 5 at the bottom of the mesa groove 12 is made to have an appropriate thickness,
The thickness of the glass passivation layer 5 near the main surface may be insufficient. Further, the aluminum vapor deposited layer 13 shown in FIG. 2D is also thick at the bottom of the glass passivation layer 5 and tends to be thin at the shoulder of the insulating film 4.

このため゛、アルミニウム蒸着層13のエツチングの際
に、この肩部の薄い部分が先になくなつてしまい、底部
の厚い部分を除去しようとすると、ガラスパシベーシヨ
ン膜5もエツチングされることが起り、バシベーシヨン
効果が不十分となるために、特性劣化が生じたね信頼性
が低下するのである。そのため、本出願人は、第3図に
示すように、PN接合3を超える深さのメサ溝の周辺に
、PN接合3まで達しない浅い段24を設けて、ガラス
パシベーシヨン層5が十分な厚さに形成できる半導体装
置を提案した。
Therefore, when etching the aluminum evaporated layer 13, the thin shoulder portion is removed first, and when the thick bottom portion is removed, the glass passivation film 5 may also be etched. As a result, the vibration effect becomes insufficient, resulting in deterioration of characteristics and lower reliability. Therefore, as shown in FIG. 3, the applicant provided a shallow step 24 that does not reach the PN junction 3 around the mesa groove with a depth exceeding the PN junction 3, so that the glass passivation layer 5 is sufficiently deep. We have proposed a semiconductor device that can be formed to a certain thickness.

この種の半導体装置は、例えば第4図Aないし第4図G
に示すような製造工程を経て製造される。
This type of semiconductor device is illustrated in FIGS. 4A to 4G, for example.
It is manufactured through the manufacturing process shown below.

すなわち、まず第4図Aに示すように、P型領域1,N
型領域2およびPN接合3を有する半導体基板10を用
意し、N型領域2の全面に絶縁膜4を形成し、絶縁膜4
の上にフオトレジスト膜15を形成し、″露光、現像し
て形成しようとするメサ溝の幅よシも大きい幅の開口1
5aを形成する。次に、第4図Bに示すように、開口1
5aから露出する絶縁膜4をエツチング除去し、さらに
絶縁膜4の開口から露出する半導体基板10をエツチン
グして、PN接合3よ)も浅い段16を形成し、フオト
レジスト膜15を除去する。次に、全面に再びフオトレ
ジスト膜17を形成し、露光、現像処理して、第4図C
に示すように、段16上にこの段16の幅よシも小さい
開口17aを形成する。そして、第4図Dに示すように
、開口17aから露出する半導体基板10をエツチング
して、PN接合3を超える深さのメサ溝18を形成し、
フオトレジスト膜17を除去する。次に、第4図Eに示
すように、電気泳動法によつて段16卦よびメサ溝18
にガラス粉末を付着させ、加熱焼結してガラスパシベー
シヨン層5を形成する。このとき、メサ溝18の周辺に
浅い段16が形成されているので、ガラスパシベーシヨ
ン層5は十分な厚さに形成される。こののち、第4図F
に示すように、全面にアルミニウム蒸着層19を形成し
、フオトレジスト膜20を形成し、露光、現像してカソ
ード電極6を形成しようとする部分のみにフオトレジス
ト膜20を残す。続いて、フオトレジスト膜20で覆わ
れていないアルミニウム蒸着層19をエツチング除去し
、フオトレジスト膜20を除去すると、第4図Gに示す
ように、カソード電極6が形成されるので、P型領域1
にアノード電極7を形成し、図示一点鎖線位置から切断
分離すると、第3図に示すような半導体装置が得られる
。このような製造方法によれば、先に述べた問題点はな
くなるが、浅い段16}よびメサ溝18を形成するため
に、それぞれフオトレジスト膜17,20の形成、目合
せ、露光、現像といつた煩雑な工程が必要になシ面倒で
ある。のみならず、フオトレジスト膜15,17は一般
にガラスマスク等の傷やゴミ等に基因してピンホールが
生じやすく、もしフオトレジスト膜15にピンホールが
あると、絶縁膜4のエツチング時に、フオトレジスト膜
15の下部の絶縁膜4がエツチングされてピンホールが
できやすい。もし、絶縁膜4の不所望部分にピンホール
があると、後の段16の形成時に、半導体基板10の不
所望部分がエツチン7されるし、メサ溝18の形成時に
その不所望部分のエツチングが進行して、PN接合3に
達する場合もあつた。それゆえ、本発明の主たる目的は
、第3図に示すような構造の半導体装置を簡単に製造で
きる方法を提供することにある。
That is, first, as shown in FIG. 4A, P type regions 1, N
A semiconductor substrate 10 having a type region 2 and a PN junction 3 is prepared, an insulating film 4 is formed on the entire surface of the N-type region 2, and the insulating film 4 is
A photoresist film 15 is formed thereon, and an opening 1 with a width larger than the width of the mesa groove to be formed by exposure and development is formed.
5a is formed. Next, as shown in FIG. 4B, the opening 1
The insulating film 4 exposed from the insulating film 5a is removed by etching, and the semiconductor substrate 10 exposed from the opening of the insulating film 4 is further etched to form a shallow step 16 in the PN junction 3), and the photoresist film 15 is removed. Next, a photoresist film 17 is formed again on the entire surface, exposed and developed, and as shown in FIG.
As shown in FIG. 1, an opening 17a smaller than the width of the step 16 is formed on the step 16. Then, as shown in FIG. 4D, the semiconductor substrate 10 exposed from the opening 17a is etched to form a mesa groove 18 with a depth exceeding the PN junction 3.
Photoresist film 17 is removed. Next, as shown in FIG.
A glass passivation layer 5 is formed by applying glass powder to the substrate and heating and sintering it. At this time, since the shallow step 16 is formed around the mesa groove 18, the glass passivation layer 5 is formed to have a sufficient thickness. After this, Figure 4 F
As shown in FIG. 2, an aluminum vapor deposition layer 19 is formed on the entire surface, a photoresist film 20 is formed, and the photoresist film 20 is left only on the portion where the cathode electrode 6 is to be formed by exposure and development. Subsequently, the aluminum vapor deposited layer 19 that is not covered with the photoresist film 20 is etched away, and when the photoresist film 20 is removed, the cathode electrode 6 is formed as shown in FIG. 1
An anode electrode 7 is formed on the substrate, and the semiconductor device as shown in FIG. 3 is obtained by cutting and separating from the position indicated by the dashed dot line in the figure. According to such a manufacturing method, the above-mentioned problems are eliminated, but in order to form the shallow step 16 and the mesa groove 18, the formation, alignment, exposure, and development of the photoresist films 17 and 20 are required, respectively. It is troublesome as it requires complicated processes. In addition, the photoresist films 15 and 17 are generally prone to pinholes due to scratches on the glass mask, dust, etc., and if there are pinholes in the photoresist film 15, the photoresist films 15 and 17 will be damaged during etching of the insulating film 4. The insulating film 4 below the resist film 15 is easily etched and pinholes are easily formed. If there is a pinhole in an undesired part of the insulating film 4, the undesired part of the semiconductor substrate 10 will be etched 7 when the step 16 is formed later, and the undesired part will be etched when the mesa groove 18 is formed. In some cases, the process progressed to reach the PN junction 3. Therefore, the main object of the present invention is to provide a method for easily manufacturing a semiconductor device having the structure shown in FIG.

本発明は要約すると、開口を有する絶縁膜の上に、この
絶縁膜よりも小面積のワツクス層を形成し、まず絶縁膜
とワツクス層をマスクとしてPN接合を超える深さのメ
サ溝を形成し、次いでワツクス層をマスクとして、ワツ
クス層からはみ出している絶縁膜をエツチング除去した
のち、メサ溝の周辺にPN接合に達しない程度の浅い段
を形成することを特徴とする。
In summary, the present invention involves forming a wax layer with a smaller area than the insulating film on an insulating film having an opening, and first forming a mesa groove with a depth exceeding the PN junction using the insulating film and the wax layer as a mask. Then, using the wax layer as a mask, the insulating film protruding from the wax layer is etched away, and then a shallow step that does not reach the PN junction is formed around the mesa groove.

本発明の上述の目的卦よびその他の目的と特徴は図面を
参照して行なう以下の詳細な説明から一層明らかとなろ
う。
The above objects and other objects and features of the present invention will become more apparent from the following detailed description taken in conjunction with the drawings.

まず、第5図Aに示すように、P型領域1,N型領域2
}よびPN接合3を有する半導体基板10を用意し、N
一型領域2の全面に絶縁膜4を形成し、絶縁膜4の上に
開口21aを有するフオトレジスト膜21を形成する。
First, as shown in FIG. 5A, P type region 1, N type region 2
} and a semiconductor substrate 10 having a PN junction 3 is prepared,
An insulating film 4 is formed on the entire surface of the type 1 region 2, and a photoresist film 21 having an opening 21a is formed on the insulating film 4.

次に、第5図Bに示すように、フオトレジスト膜21の
開口21aから露出している絶縁膜4をエツチング除去
し、続いて絶縁膜4の上にこの絶縁膜4よ勺も小面積の
ワツクス層22を形成する。こののち、第5図Cに示す
ように、ワツクス層22および絶縁膜4をマスクとして
、半導体基板10をエツチングして、PN接合3を超え
る深さのメサ溝23を形成する。このとき、絶縁膜4の
中央部にピンホールがあつても、ワツクス層22が被覆
されているので、不二所望部分がエツチングされること
はない。次に、第5図Dに示すように、ワツクス層22
をマスクとして、このワツクス層22からはみ出してい
る絶縁膜4をエツチング除去し、続いて露出したメサ溝
23の周辺をエツチングして、メサ溝23の周辺にPN
接合3に達しない程度の浅い段24を形成して、ワツク
ス層22を除去する。こののち、第5図Eに示すように
、メサ溝23およびその周辺の段24の上にガラスパシ
ベーシヨン層5を形成する。次に、第5図Fに示すよう
に、全面にア,ルミニウム蒸着層25を形成し、その上
にフオトレジスト膜26を形成し、露光、現像してカソ
ード電極6を形成しようとする部分のみにフオトレジス
ト膜26を残す。続いて、第5図Gに示すように、露出
しているアルミニウム蒸着層25をエツチングして、フ
オトレジスト膜26を除去すると、カソード電極6が形
成される。最後にP型領域1にアノード電極7を形成し
て、図示一点鎖線位置から切断分離すると、第6図に示
すような半導体装置が得られる。本発明の製造方法によ
ると、第5図Bないし第5図Dに示すように、絶縁膜4
の上に、この絶縁膜4よりも小面積のワツクス層22を
形成し、ワツクス層22を利用して、周辺に浅い段24
を有するメサ溝23が、従来のフオトレジスト膜17を
用いるよりも格段に簡単に形成でき、しかも絶縁膜4が
ワツクス層22で被覆された状態で深いメサ溝23を形
成するので、絶縁膜4のピンホールによつて不所望部分
がエツチングされるといつたことがなくなるという効果
を奏する。
Next, as shown in FIG. 5B, the insulating film 4 exposed through the opening 21a of the photoresist film 21 is removed by etching. A wax layer 22 is formed. Thereafter, as shown in FIG. 5C, the semiconductor substrate 10 is etched using the wax layer 22 and the insulating film 4 as a mask to form a mesa groove 23 with a depth exceeding the PN junction 3. At this time, even if there is a pinhole in the center of the insulating film 4, the desired portion will not be etched because the wax layer 22 covers it. Next, as shown in FIG. 5D, the wax layer 22
Using as a mask, the insulating film 4 protruding from the wax layer 22 is etched away, and then the area around the exposed mesa groove 23 is etched to form a PN around the mesa groove 23.
A shallow step 24 is formed that does not reach the junction 3, and the wax layer 22 is removed. Thereafter, as shown in FIG. 5E, a glass passivation layer 5 is formed on the mesa groove 23 and the steps 24 around it. Next, as shown in FIG. 5F, an aluminium-deposited layer 25 is formed on the entire surface, a photoresist film 26 is formed thereon, and only the portion where the cathode electrode 6 is to be formed is exposed and developed. A photoresist film 26 is left behind. Subsequently, as shown in FIG. 5G, the exposed aluminum deposited layer 25 is etched and the photoresist film 26 is removed, thereby forming the cathode electrode 6. Finally, an anode electrode 7 is formed in the P-type region 1, and the semiconductor device as shown in FIG. 6 is obtained by cutting and separating from the position indicated by the dashed line shown in the figure. According to the manufacturing method of the present invention, as shown in FIGS. 5B to 5D, the insulating film 4
A wax layer 22 having a smaller area than this insulating film 4 is formed on top of the insulating film 4, and using the wax layer 22, shallow steps 24 are formed around the periphery.
The mesa groove 23 having a deep mesa groove 23 can be formed much more easily than using the conventional photoresist film 17, and since the deep mesa groove 23 is formed with the insulating film 4 covered with the wax layer 22, the insulating film 4 When the undesired portion is etched by the pinhole, it is effective in eliminating scratches.

な卦、上記実施例はダイオードについて説明したが、ト
ランジスタ、サイリスタ等に訃いても同様に実施できる
ものである。
Note that although the above embodiments have been explained using diodes, they can be similarly implemented using transistors, thyristors, and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のガラスパシベーシヨン型ダイオードの縦
断面図、第2図AないL第2図Eは従来の製造方法の各
工程における半導体基板の縦断面図、第3図は本発明の
前提となるガラスパシペーシヨン型ダイオードの縦断面
図、第4図Aないし第4図Gは本発明の前提となる製造
方法の各工程に訃ける半導体基板の縦断面図、第5図A
ないし第5図Gは本発明方法の各工程における半導体基
板の縦断面図である。 3・・・・・・PN接合、4・・・・・・絶縁膜、5・
・・・・・ガラスパシベーシヨン層、10・・・・・・
半導体基板、21,26・・・・・・フオトレジスト膜
、22・・・・・・ワツクス層、23・・・・・・メサ
溝、24・・・・・・段部、25・・・・・・アルミニ
ウム蒸着層。
FIG. 1 is a vertical cross-sectional view of a conventional glass passivation type diode, FIG. FIGS. 4A to 4G are vertical cross-sectional views of a glass passipation type diode, which are the premise of the present invention, and FIG.
5G to 5G are longitudinal sectional views of a semiconductor substrate at each step of the method of the present invention. 3...PN junction, 4...insulating film, 5...
...Glass passivation layer, 10...
Semiconductor substrate, 21, 26... Photoresist film, 22... Wax layer, 23... Mesa groove, 24... Step portion, 25... ...Aluminum vapor deposited layer.

Claims (1)

【特許請求の範囲】[Claims] 1 半導体基板の主表面に開口を有する絶縁体を形成す
るとともに、この絶縁膜上に絶縁膜よりも小面積のワッ
クス層を形成する工程と、前記絶縁膜の開口から露出す
る半導体基板をエッチングしてメサ溝を形成する工程と
、前記ワックス層からはみ出している絶縁膜を除去し、
絶縁膜を除去したあとの半導体基板の主表面をエッチン
グして前記メサ溝の周辺にメサ溝よりも浅い段を形成す
る工程と、前記メサ溝およびその周辺の浅い段にパッシ
ベーション膜を形成する工程とを含むことを特徴とする
半導体装置の製造方法。
1. Forming an insulator having an opening on the main surface of the semiconductor substrate, forming a wax layer having a smaller area than the insulating film on this insulating film, and etching the semiconductor substrate exposed from the opening in the insulating film. forming a mesa groove, and removing the insulating film protruding from the wax layer;
A step of etching the main surface of the semiconductor substrate after removing the insulating film to form a step shallower than the mesa groove around the mesa trench, and a step of forming a passivation film in the mesa trench and the shallow step around the mesa trench. A method for manufacturing a semiconductor device, comprising:
JP2285079A 1979-02-27 1979-02-27 Manufacturing method of semiconductor device Expired JPS592375B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2285079A JPS592375B2 (en) 1979-02-27 1979-02-27 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2285079A JPS592375B2 (en) 1979-02-27 1979-02-27 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPS55115337A JPS55115337A (en) 1980-09-05
JPS592375B2 true JPS592375B2 (en) 1984-01-18

Family

ID=12094185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2285079A Expired JPS592375B2 (en) 1979-02-27 1979-02-27 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JPS592375B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209082A (en) * 1988-02-17 1989-08-22 Hideaki Otaka On-snow sliding tool

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209082A (en) * 1988-02-17 1989-08-22 Hideaki Otaka On-snow sliding tool

Also Published As

Publication number Publication date
JPS55115337A (en) 1980-09-05

Similar Documents

Publication Publication Date Title
US4853343A (en) Method for fabricating a semiconductor integrated circuit device having thick oxide films and groove etch and refill
EP0558100B1 (en) Bipolar transistor
US4179794A (en) Process of manufacturing semiconductor devices
JPH051623B2 (en)
JPS61226929A (en) Formation of semiconductor device
US4497108A (en) Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region
JPH09167777A (en) Semiconductor device and its fabrication
JPH02277253A (en) Manufacture of semiconductor device
JPH0697297A (en) Semiconductor element provided with contact and its manufacture
JPS592375B2 (en) Manufacturing method of semiconductor device
JP3274349B2 (en) Semiconductor device
JPH0715991B2 (en) Method for manufacturing semiconductor device
JPH0258778B2 (en)
JPS60130163A (en) Semiconductor ic
JP2707901B2 (en) Method for manufacturing semiconductor device
JP2621607B2 (en) Method for manufacturing semiconductor device
JPH0550138B2 (en)
JP3222344B2 (en) Method for manufacturing light emitting diode array
KR0167260B1 (en) Manufacture of semiconductor device
JPS62183558A (en) Manufacture of bipolar transistor
JPS5936433B2 (en) Manufacturing method of thyristor
JPS6222266B2 (en)
JPS587057B2 (en) Hand tie souchi
JPS5910236A (en) Fabrication of semiconductor device
JPH0713999B2 (en) Method for manufacturing semiconductor device