JPS592221A - Thin film magnetic head - Google Patents
Thin film magnetic headInfo
- Publication number
- JPS592221A JPS592221A JP10993582A JP10993582A JPS592221A JP S592221 A JPS592221 A JP S592221A JP 10993582 A JP10993582 A JP 10993582A JP 10993582 A JP10993582 A JP 10993582A JP S592221 A JPS592221 A JP S592221A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- field effect
- film transistor
- substrate
- transistor circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Magnetic Heads (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は薄膜磁気ヘッドに係り、更に詳しくは同一基板
上に磁気抵抗効果型磁気ヘッド(以下MRヘッドという
)部と電界効果型薄膜トランジスタ回路部を設けた薄膜
磁気ヘッドに関するものでちる。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a thin film magnetic head, and more particularly to a thin film magnetic head in which a magnetoresistive magnetic head (hereinafter referred to as MR head) and a field effect thin film transistor circuit are provided on the same substrate. It's a thing.
磁気記録再生技術の向上に伴ない、記録密度の増大2周
波数特性の向上のために磁気抵抗効果素子(以下MR素
子という)を用いた薄膜磁気ヘッドが注目を集めている
。As magnetic recording and reproducing technology improves, thin-film magnetic heads using magnetoresistive elements (hereinafter referred to as MR elements) are attracting attention in order to increase recording density and improve two-frequency characteristics.
例えば、デジタルテープレコーダのように多チャンネル
化への傾向に答えるためにヘッドの数が多く、集積度も
高い磁気ヘッドが要求されてきている。For example, in order to respond to the trend toward multi-channel technology such as in digital tape recorders, magnetic heads with a large number of heads and a high degree of integration are required.
MR素子は定電流を流しておくと外部磁界の強さに応じ
て抵抗値が変わる素子で、この抵抗値の変化により磁気
信号を検出することができる。The MR element is an element whose resistance value changes depending on the strength of an external magnetic field when a constant current is passed through it, and a magnetic signal can be detected based on this change in resistance value.
一方、再生ヘッドについてみると、従来の磁気誘導型薄
膜磁気ヘッドの再生電圧はヘッドと記録媒体間の相対速
度に比例するために、低速度の場合再生出力も低くなり
、これに対応するためにはコイルの巻数を数100〜1
,000ターンと多くする必要があり、薄膜再生磁気ヘ
ッドとして製作することは事実上困難である。On the other hand, regarding the playback head, the playback voltage of a conventional magnetic induction type thin-film magnetic head is proportional to the relative speed between the head and the recording medium, so the playback output is also low at low speeds. The number of turns of the coil is several 100 to 1
,000 turns, making it practically difficult to manufacture as a thin film read magnetic head.
これに対しヘッドと磁気記録媒体間の相対速度に影響さ
れない磁束応答型のMRヘッドが注目を集めている。In contrast, magnetic flux responsive MR heads that are not affected by the relative speed between the head and the magnetic recording medium are attracting attention.
従来のMRヘッドの一例を第1図に示す。An example of a conventional MR head is shown in FIG.
第1図において符号1で示すものは基板で、この基板1
の記録媒体摺動面側にはMRR子2が薄膜堆積法等によ
り形成されている。In FIG. 1, the reference numeral 1 indicates a substrate, and this substrate 1
An MRR element 2 is formed on the recording medium sliding surface side by a thin film deposition method or the like.
MRR子2の両端は同じく基板上に薄膜堆積法等により
形成された導電層3に接続されている。Both ends of the MRR element 2 are connected to a conductive layer 3, which is also formed on the substrate by a thin film deposition method or the like.
、以上のような構成の基にMRR子2に導電層3を介し
て一定電流を供給しておくと磁気テープ等に記録された
磁気信号等の外部磁界が近づくと、MR累壬子2抵抗値
が変化する。Based on the above configuration, if a constant current is supplied to the MRR element 2 through the conductive layer 3, when an external magnetic field such as a magnetic signal recorded on a magnetic tape approaches, the MR element 2 resistor The value changes.
今、MR素子の変化した抵抗値をΔRとし電流をIとす
ると再生出力電圧ΔVは次の(1)式で表わされる。Now, assuming that the changed resistance value of the MR element is ΔR and the current is I, the reproduced output voltage ΔV is expressed by the following equation (1).
ΔV−ΔR−I ・・・・・・・・・・・・・・・
(1)MRR子2が外部磁界によってその抵抗を変化さ
せる変化率は一般にNi(”e、 Ni−Co等からな
る素子では1〜3q6程度である。ΔV−ΔR−I ・・・・・・・・・・・・・・・
(1) The rate of change in resistance of the MRR element 2 due to an external magnetic field is generally about 1 to 3q6 for elements made of Ni ("e, Ni--Co, etc.).
従って再生知力を大きくとるためにはMR素子の絶対抵
抗値を大きくとる必要がある。Therefore, in order to increase the reproducing power, it is necessary to increase the absolute resistance value of the MR element.
即ち、MR素子の抵抗値をR2ρMRをMR素子のの固
有抵抗値、lをMR素子の長さ、Wり幅、tを厚みとす
ると次の(2)式で表わされる。That is, the resistance value of the MR element is expressed by the following equation (2), where R2ρMR is the specific resistance value of the MR element, l is the length of the MR element, t is the warp width, and t is the thickness.
R= ρM几 ×スにニXt−・・・・・・・・・・・
・・・・ (2)(2)式から明らかなようKMR素
子の抵抗値はその長さを大きく、幅及び厚みを小さくす
ることにより大きく得られる。R= ρM 几
(2) As is clear from equation (2), the resistance value of the KMR element can be increased by increasing its length and decreasing its width and thickness.
しかし、MR素子の厚さは現在の薄膜技術ではあオリ薄
くはできず、MR素子の幅はフ第1・エツチング技術等
の製作上の制約があるためあまり小さくはできない。However, the thickness of the MR element cannot be made very thin using the current thin film technology, and the width of the MR element cannot be made very small due to manufacturing constraints such as the cutting edge and etching techniques.
−・方、MRR子2の長さは再生ヘッドのトラック幅に
相当し、高密度化され、多チャンネル化する現状ではト
ラック幅を小さくすること、即ち、MR素子の長さを小
さくすることが要求されてきている。- On the other hand, the length of the MRR element 2 corresponds to the track width of the reproducing head, and in the current state of increasing density and multi-channeling, it is necessary to reduce the track width, that is, the length of the MR element. It's been requested.
このように現状では再生出力の小さくなってしまう傾向
にある。As described above, there is a tendency for the reproduction output to become small at present.
更に、薄膜磁気ヘッドを実際に使用する場合には導電層
3と外部のプリアンプ回路等をフレキシブルリード線で
接続し、再生出力信号を処理しているため、導電層3及
びフレキシブルリード線の比抵抗も無視できないものと
なる。Furthermore, when actually using a thin film magnetic head, the conductive layer 3 and an external preamplifier circuit, etc. are connected with a flexible lead wire to process the reproduced output signal, so the specific resistance of the conductive layer 3 and the flexible lead wire is also cannot be ignored.
又、導電部及びフレキシブルリード線が長くなってしま
うために実際に再生信号を検出する場合、周囲のノイズ
の誘導を受け、S/N比の悪い出力となってしまう欠点
がある。Further, since the conductive portion and the flexible lead wire are long, when actually detecting the reproduced signal, the signal is induced by surrounding noise, resulting in an output with a poor S/N ratio.
本発明は以上のような従来の欠点を除去するためになさ
れたもので、S/N比を向上させ、外部ノイズの誘導を
小さくできるように構成した薄膜磁気ヘッドを提供する
ことを目的としている。The present invention has been made in order to eliminate the above-mentioned drawbacks of the conventional technology, and an object of the present invention is to provide a thin-film magnetic head configured to improve the S/N ratio and reduce the induction of external noise. .
本発明においては上記の目的を達成するために、基板上
にMRヘッド部と電界効果型の薄膜トランジスタ回路部
を薄膜堆積法により形成した構造を採用した。In order to achieve the above object, the present invention employs a structure in which an MR head section and a field effect thin film transistor circuit section are formed on a substrate by a thin film deposition method.
以下、図面に示す実施例に基づいて本発明の詳細な説明
する。Hereinafter, the present invention will be described in detail based on embodiments shown in the drawings.
第2図は、本発明の一実施例を説明する概略断面図で、
図において符号4は基板で、ガラス、石英、アルミナ、
フェライト等の絶縁材から形成されている。この基板4
上には後述するようにしてMRヘッド部及び電界効果型
薄膜トランジスタ回路部が形成された集積ヘッド部5が
形成されている。この集積−ラド部5の磁気記録媒体摺
動面側の端部の上面はガラス、石英、アルミナ、フェラ
イト等から成る絶縁性材料の保護板6が覆着されている
。FIG. 2 is a schematic sectional view illustrating an embodiment of the present invention.
In the figure, numeral 4 is a substrate, which can be made of glass, quartz, alumina, etc.
It is made of an insulating material such as ferrite. This board 4
An integrated head section 5 in which an MR head section and a field effect thin film transistor circuit section are formed is formed on the top, as will be described later. The upper surface of the end of the integrated-rad section 5 on the side where the magnetic recording medium slides is covered with a protective plate 6 made of an insulating material such as glass, quartz, alumina, ferrite, or the like.
符号7で示すものはフレキシブルリード線で、前述した
電界効果型薄膜トランジスタ回路と外部回路とを電気的
に接続するためのもので、電界効果型薄膜トランジスタ
回路部(以下薄膜トランジスタ回路部と略称する)とフ
レキシブルリード線7との間はワイヤ8によって接続さ
れている。The reference numeral 7 indicates a flexible lead wire, which is used to electrically connect the above-mentioned field effect thin film transistor circuit to an external circuit. A wire 8 is connected to the lead wire 7 .
第3図に集積ヘッド部5の一部拡大平面図を示す。第3
図において符号9で示すものは導電層3上に接続された
電極で、この電極9と薄膜トランジスタ回路部の入力側
とは電気的に接続されている。FIG. 3 shows a partially enlarged plan view of the collecting head section 5. As shown in FIG. Third
In the drawing, reference numeral 9 indicates an electrode connected to the conductive layer 3, and this electrode 9 is electrically connected to the input side of the thin film transistor circuit section.
符号10で示すものは、薄膜トランジスタ回路部の出力
側電極であり、第3図においてX−X及びY−Yの線で
挾まれた部分が薄膜トランジスタ回路部である。第4図
にこの薄膜トランジスタで構成されるプリアンプの等何
回路の一例を示す。Reference numeral 10 indicates the output side electrode of the thin film transistor circuit section, and the portion sandwiched by lines X-X and Y-Y in FIG. 3 is the thin film transistor circuit section. FIG. 4 shows an example of a preamplifier circuit composed of this thin film transistor.
第4図におい−C符号2で示す部分はMR素子で、符号
A、Bは第3図に示す電極9及び導電層3に相当する部
分である。In FIG. 4, the part indicated by the symbol -C 2 is an MR element, and the symbols A and B are parts corresponding to the electrode 9 and the conductive layer 3 shown in FIG.
第4図において符号2で示すMR素子には、電界効果型
薄膜トランジスタQI、Q2から定電流が供給される。A constant current is supplied to the MR element designated by numeral 2 in FIG. 4 from field effect thin film transistors QI and Q2.
そして、外部磁界により変調されたMR素子の抗効変化
は電圧変化に変換され、電界効果型薄膜トランジスタQ
3〜Qr3により構成される増幅器により増幅され、外
部に出力として取り出される。Then, the resistance change of the MR element modulated by the external magnetic field is converted into a voltage change, and the field effect thin film transistor Q
The signal is amplified by an amplifier constituted by Q3 to Qr3, and taken out as an output to the outside.
なお、電界効果型薄膜トランジスタQ、。、Q5.は、
電界効果型薄膜トランジスタQ+ 、 Q6のゲート電
極にバイアス電圧を供給するためのものである。符号R
は、増幅器の直流動作点を安定化するための抵抗、Cは
コンデンサを示す。Note that the field effect thin film transistor Q. , Q5. teeth,
This is for supplying a bias voltage to the gate electrodes of the field effect thin film transistors Q+ and Q6. Code R
is a resistor for stabilizing the DC operating point of the amplifier, and C is a capacitor.
第4図において、各トランジスタの形状、R及びCは増
幅器の利得が20〜30dBで所望の周波数帯域が得ら
れるよう決定される。In FIG. 4, the shape, R and C of each transistor are determined so that the gain of the amplifier is 20 to 30 dB and a desired frequency band is obtained.
ところで、電界効果型の薄膜トランジスタ(TPT)は
半導体層、電極層、絶縁層を用いたトランジスタとして
知られている。すなわち、半導体層に隣接したオーミン
クなコンタクトを持ったソース電極、ドレン電極間に電
圧を印加し、そこを流れるチーVンネル電流を絶縁層を
介して設けたゲート電極にかけるバイアス電圧により変
調される。第5図には、このようなTPTの典型的な基
本構造の一例が示されている。Incidentally, a field-effect thin film transistor (TPT) is known as a transistor using a semiconductor layer, an electrode layer, and an insulating layer. In other words, a voltage is applied between a source electrode and a drain electrode that have an ohmic contact adjacent to the semiconductor layer, and the channel current flowing there is modulated by the bias voltage applied to the gate electrode provided through an insulating layer. . FIG. 5 shows an example of a typical basic structure of such a TPT.
すなわち、第5図において符号11で示すものは絶縁性
基板で、その上に形成された半導体層12上にソース電
極13.ドレン電極14が接して設けてあり、これらを
被覆するように絶縁層15が形成され、この絶縁層15
上にゲート電極16が形成されている。That is, what is indicated by reference numeral 11 in FIG. 5 is an insulating substrate, and a source electrode 13 is formed on a semiconductor layer 12 formed thereon. A drain electrode 14 is provided in contact with the drain electrode 14, and an insulating layer 15 is formed to cover these.
A gate electrode 16 is formed thereon.
第5図に示す半導体層12は、前述した特性を有する多
結晶シリコン薄膜で構成され、半導体層12と2つの電
極、すなわちソース電極13.ドレン電極14のそれぞ
れとの間には非晶質シリコンで構成された第1のN+層
17.第2の1層18が設けられ、オーミックコンタク
トを形成している。絶縁層105はCVD (Che
mical Vapour De−position)
、 LPGVD (Low Pressure C
hemicalVapour Deposition)
、又はPCVD (Plasma Chemi−ca
l Vapour Deposition)等で形成さ
れるシ1ノコンナイトライド、 St、2. Aff
l、、03等の材料で構成される。半導体層12を形成
する多結晶シリコン薄膜の製作に用いる反応性気体とし
ては、シリコン構成原子とする物質であるモノ7ラン(
SiH2)+ ジシラン(S I 2H6)などがあ
げられ、これらは必要ニ応じてH2,fiJ 、 He
等のガスで希釈させて用いることもできる。The semiconductor layer 12 shown in FIG. 5 is composed of a polycrystalline silicon thin film having the characteristics described above, and includes the semiconductor layer 12 and two electrodes, namely, a source electrode 13. A first N+ layer 17 made of amorphous silicon is provided between each of the drain electrodes 14 . A second layer 18 is provided, forming an ohmic contact. The insulating layer 105 is formed by CVD (Che
(Mical Vapor De-position)
, LPGVD (Low Pressure C
chemical vapor deposition)
, or PCVD (Plasma Chemi-ca
1 Vapor Deposition) etc., cylindrical nitride, St, 2. Aff
It is made of materials such as 1, 03, etc. The reactive gas used in the production of the polycrystalline silicon thin film forming the semiconductor layer 12 is mono7ran (a substance that makes up silicon constituent atoms).
SiH2) + disilane (S I 2H6), etc., and these can be combined with H2, fiJ, He
It can also be used diluted with a gas such as
電界効果型TPTは、 ゲート電極上にゲート絶縁層が
ある型(下ゲート型)と、ゲート絶縁層にゲート電極が
ある型(上ゲート型)に分類される。Field-effect TPTs are classified into types with a gate insulating layer on the gate electrode (lower gate type) and types with the gate electrode on the gate insulating layer (upper gate type).
また、ソース電極、ドレン電極が、絶縁層と半導体層と
の界面にある型(C0pIanar型)と、ソース。In addition, there is a type (C0pIanar type) in which the source electrode and drain electrode are at the interface between the insulating layer and the semiconductor layer, and a source type.
ドレン電極が、絶縁層と半導体層との界面と対向した半
導体面上にある(Stagger型)とに分類され、そ
れぞれの組合せで4つの型があることが知られている。It is known that the drain electrode is located on the semiconductor surface facing the interface between the insulating layer and the semiconductor layer (Stagger type), and there are four types for each combination.
第5図に示された構造は、」ニゲートコープレナー型電
界効果型TPTと呼ばれる例を示したが、本発明に適用
される電界効果型TPTはこれらのうちいずれでも良い
ことはもちろんである。The structure shown in FIG. 5 shows an example called a "nigate coplanar field-effect TPT," but it goes without saying that the field-effect TPT applied to the present invention may be any of these. .
次に、集積ヘッド部5の製造方法について説明する。Next, a method of manufacturing the collecting head section 5 will be explained.
実施例1゜
この例は多結晶シリコン薄膜を基板上に形成し、TPT
を作成したもので、第6図に示した装置を用いて形成さ
れる。第6図において符号20で示すものは基板で、コ
ーニング社製の:#7059ガラスを用いた。まず、こ
の基板20を洗浄した後、(HF + HNO3+ C
H3CO0H)の混合液でその表面を軽くエツチングし
、乾燥した後ペルジャー真空堆積室21内のアノード側
においた基板加熱ホルダ22に装着する。Example 1 In this example, a polycrystalline silicon thin film is formed on a substrate, and TPT
It was created using the apparatus shown in FIG. In FIG. 6, the reference numeral 20 indicates a substrate, and #7059 glass manufactured by Corning Co., Ltd. was used. First, after cleaning this substrate 20, (HF + HNO3 + C
After lightly etching its surface with a mixed solution of H3CO0H) and drying it, it is mounted on the substrate heating holder 22 placed on the anode side in the Pelger vacuum deposition chamber 21.
次に、ペルジャー21を拡散ぎンプ23でバックグラウ
ンド真空度2 X IO−”I’orr以下まで排気を
行なう。このとき、この真空度が低いと、反応性ガスが
有効に膜析出してず動かないばかりか、膜中にO,Nが
混入し、著しく膜の抵抗を変化させる。Next, the Pelger 21 is evacuated using the diffusion pump 23 to a background vacuum level of 2 x IO-"I'orr or less. At this time, if this vacuum level is low, the reactive gas will not be effectively deposited into a film. Not only does it not move, but O and N are mixed into the film, significantly changing the resistance of the film.
次に、基板温度Tsを上げて基板20の温度を500℃
に保持する。基板温度は熱電対24によって監視する。Next, increase the substrate temperature Ts to bring the temperature of the substrate 20 to 500°C.
to hold. The substrate temperature is monitored by thermocouple 24.
次に、H2ガスをマスフローコントローラ25で制御し
ながらペルジャー21内に導入して、基板20の表面を
クリーニングした後、反応性気体を導入する。この時、
基板温度Tsは、450″Cvc設定した。Next, H2 gas is introduced into the Pelger 21 while being controlled by the mass flow controller 25 to clean the surface of the substrate 20, and then a reactive gas is introduced. At this time,
The substrate temperature Ts was set at 450''Cvc.
本実施例においては、導入する反応気体としては取り扱
いの容易なH2ガスで、 1体積係に希釈したSiH4
ガス(SiH,+ (1)/ H2と略称する)を用い
た。ガス流量は505CCMになるようにマスフローコ
ントローラ26でコントロールして導入した。In this example, the reaction gas to be introduced is H2 gas, which is easy to handle, and SiH4 diluted to 1 volume.
A gas (SiH, abbreviated as +(1)/H2) was used. The gas flow rate was controlled by a mass flow controller 26 to be introduced at 505 CCM.
ペルジャー21内の圧力は、ペルジャー21の排気側の
圧力調整パルプ27を調節し、絶対圧力計28を用いて
、0. OI Torrの圧力になるよ1うに設定した
。ペルジャー21内の圧力が安定した後、カソード電極
29に13.561viHzの高周波電界を電源30に
よって加え、グロー放電を開始させた。The pressure inside the Pel Jar 21 is determined by adjusting the pressure regulating pulp 27 on the exhaust side of the Pel Jar 21 and using the absolute pressure gauge 28 to a value of 0. The pressure was set to 1 so that the pressure was OI Torr. After the pressure inside the Pelger 21 became stable, a high frequency electric field of 13.561 viHz was applied to the cathode electrode 29 by the power source 30 to start glow discharge.
この時の電圧は0.5KV、電流は48mA、 RF放
電パワーはIOWであった。このように形成され°た膜
の厚みは5000人で、その均一性は円型リング型吹出
口を用いた場合には120X120+y+xの基板の大
きさに対して±10チ内におさまっていた。At this time, the voltage was 0.5 KV, the current was 48 mA, and the RF discharge power was IOW. The thickness of the film thus formed was 5,000 mm, and its uniformity was within ±10 inches with respect to the substrate size of 120×120+y+x when a circular ring-shaped outlet was used.
そして、形成された膜中の水素量は0.5 a tom
i cチであった。The amount of hydrogen in the formed film is 0.5 atom
It was icchi.
また、表面凸凹度は200人であり、前述したエツチン
グ液でのエツチングレートは15λ廓で、ρ−03Ω儂
の値を有するシリコンウェファ−のエツチングレートと
同じであった。The surface roughness was 200, and the etching rate with the above-mentioned etching solution was 15λ, which was the same as the etching rate of a silicon wafer having a value of ρ-03Ω.
また、X線回析のデータにより、上記薄膜の配向特性を
調べたところ、90%(=1 (220)/]、 to
talx 1oo)であり、平均結晶粒径は900人で
あった。In addition, when the orientation characteristics of the above thin film were investigated using X-ray diffraction data, it was found that 90% (=1 (220)/], to
talx 1oo), and the average crystal grain size was 900.
次に、以上のようにして形成された膜を素材として、第
7図に概略を示すプロセスに従って、TPTを作成した
。Next, using the film formed as described above as a material, a TPT was created according to the process outlined in FIG. 7.
すなわち、まず工程(a)に示すように、ガラス基板2
0上に、上述したようにして形成した多結晶シリコン膜
40を析出した後、水素ガスで 1100VoIppに
希釈されたPH3ガス(PH3(100ppm)/H2
と略称する)を、H2でl OVol・係に希釈された
5iH4(5iH4GO)/H2と略称する)ガスに対
して、Mol比にして5 X 10−”の割合でペルジ
ャー21 内に流入させ、ペルジャー21内の圧力を0
.12 Torrに調整してグロー放電を行ない、Pの
ドープされたN+層41を500人の厚さに形成した。That is, first, as shown in step (a), the glass substrate 2
After depositing the polycrystalline silicon film 40 formed as described above, PH3 gas (PH3 (100 ppm)/H2 diluted to 1100 VoIpp with hydrogen gas)
(abbreviated as 5iH4 (abbreviated as 5iH4GO)/H2) diluted with H2 to 1 OVol·H2 at a molar ratio of 5 x 10-'' into the Pelger 21, Pressure inside Pelger 21 to 0
.. Glow discharge was performed at a pressure of 12 Torr to form an N+ layer 41 doped with P to a thickness of 500 mm.
これが、(b)で示す工程である。This is the step shown in (b).
次に、工程(C)で示すように、フォトエツチングによ
り星層41をソース電極42の領域、ドレン電極43の
領域を除いて除去した。次に、ゲート絶縁膜を形成すべ
く、ペルジャー21内に再び上記の基板がアノード側の
加熱ホルダ22に装着した。そして、多結晶/リコンを
作成する場合と同様に、ペルジャー21内が排気され、
基板温度Tsヲ250°Cとして、NH31f スヲ2
0 SCCM、 5iH4(10)/馬ガスを55CC
M導入して、グロー放電を生起さ昼て5iNH膜44を
250OAの厚みに堆積させた。Next, as shown in step (C), the star layer 41 was removed by photoetching except for the source electrode 42 and drain electrode 43 regions. Next, in order to form a gate insulating film, the above-mentioned substrate was again mounted on the heating holder 22 on the anode side inside the Pelger 21. Then, as in the case of creating polycrystalline/recon, the inside of Pelger 21 is evacuated,
Assuming the substrate temperature Tswo is 250°C, NH31f Suwo2
0 SCCM, 55CC of 5iH4 (10)/horse gas
After introducing M and generating glow discharge, a 5iNH film 44 was deposited to a thickness of 250 OA.
これが(d)で示す工程である。This is the step shown in (d).
次に、フォトエツチング工程により、ソース電極42.
ドレン電極43用のコンタクトホール45゜46を第5
図(e)に示すように開け、その後でS i Nl(膜
44に全面Mを蒸着して電極膜47を形成した。Next, the source electrode 42.
Contact hole 45°46 for drain electrode 43
It was opened as shown in Figure (e), and then SiNl (M) was evaporated on the entire surface of the film 44 to form an electrode film 47.
これが(f)K示す工程である。次に、フ第1・エツチ
ング工程によりM電極膜47を加工して(g)に示すよ
うにソース電極用取出し電極48.ドレン電極用取出し
電極49及びゲート電極50を形成した。This is the step shown in (f)K. Next, the M electrode film 47 is processed by a first etching process to form a source electrode extraction electrode 48 as shown in FIG. A drain electrode extraction electrode 49 and a gate electrode 50 were formed.
この後、He雰囲気中で250℃の熱処理を行なった。After that, heat treatment was performed at 250° C. in a He atmosphere.
このようなプロセスによって形成された電界効果型薄膜
トランジスタから成る第4図に示すプリアンプ回路部は
、良好で安定した特性を示した。The preamplifier circuit section shown in FIG. 4, which is made of field-effect thin film transistors formed by such a process, exhibited good and stable characteristics.
実施例2゜
本実施例にあっては、前述した実施例1に示し′たプリ
アンプ部の電極部である9、10以外をリン酸ガラス等
の絶縁層で保護し、次に、 81%Ni −Fe合金か
ら成るMR素子膜、アルミニウム、 Cu。Example 2 In this example, the parts other than the electrode parts 9 and 10 of the preamplifier shown in Example 1 were protected with an insulating layer such as phosphoric acid glass, and then 81% Ni -MR element film made of Fe alloy, aluminum, Cu.
金などから成る符号3で示す導電部を蒸着法により形成
した。そして次にフ第1・エツチング法により電極部9
.導電部3.MR素子2を選択エツチングして形成し、
第4図に示すように集積ヘッド部を形成した。次に、保
護カバー、フレキシブルリード線を接続し、集積ヘッド
部を完成した。A conductive portion 3 made of gold or the like was formed by vapor deposition. Then, the electrode part 9 is etched by the first etching method.
.. Conductive part 3. MR element 2 is formed by selective etching,
A collecting head portion was formed as shown in FIG. Next, the protective cover and flexible lead wires were connected to complete the integrated head section.
このようにして得られた集積磁気ヘッドを用いて磁気テ
ープによる再生出力を試験したところ、増幅器の利得が
30dBで、S/Nの良い、外部ノイズを誘導しない良
好な集積磁気ヘッドであることがわかった。Using the integrated magnetic head obtained in this way, we tested the playback output on a magnetic tape and found that the amplifier gain was 30 dB, indicating that it was a good integrated magnetic head with a good S/N ratio and not inducing external noise. Understood.
このようにして得られた薄膜磁気ヘッドは、同一基板上
にMR素子と、TFTで構成されたプリアンプ−回路を
形成することにより、両者間の距離を短縮でき、再生信
号のS/N比の向上に著しい効果があった。The thin film magnetic head obtained in this way can shorten the distance between the MR element and the preamplifier circuit composed of TFTs on the same substrate, and improve the S/N ratio of the reproduced signal. There was a significant improvement effect.
すなわち、MRヘッドを使用する場合、MR素子とプリ
アンプを結合する信号線に誘導磁界が交差することによ
って発生するノイズが問題となる。That is, when using an MR head, noise generated by the induced magnetic field crossing the signal line connecting the MR element and the preamplifier becomes a problem.
このノイズの大きさは、上述した信号線が形成する閉ル
ープの断面積に比例する。ところが、従来構造では、M
R素子と離れた位置にあるプリアンプをフレキシブルリ
ード線のようなリード線によって結合するため、上述し
た断面積が大きくなり、ノイズ量も多かった。The magnitude of this noise is proportional to the cross-sectional area of the closed loop formed by the signal lines described above. However, in the conventional structure, M
Since the R element and the preamplifier located at a remote location are connected by a lead wire such as a flexible lead wire, the above-mentioned cross-sectional area becomes large and the amount of noise is also large.
これに対し、本発明によって得られた薄膜磁気ヘッドは
、MR素子とプリアンプとが極めて近接して形成される
ため、両者を結ぶ信号線が形成する断面積はほとんど無
視でき、その結果ノイズ量も著しく減少した。In contrast, in the thin-film magnetic head obtained by the present invention, the MR element and preamplifier are formed extremely close to each other, so the cross-sectional area formed by the signal line connecting them can be almost ignored, and as a result, the amount of noise is also reduced. significantly decreased.
なお、この場合、プリアンプの出力端から次段の入力端
までは従来通りにリード線で結ぶことになり、その部分
において誘導磁界によるノイズを発生するが、上述した
構造では信号成分がプリアンプにより増幅された後であ
るため、この部分において従来例と同様のノイズが発生
したとしても、あらかじめ信号が増幅されている分だけ
S/N比が向上する。In this case, the output end of the preamplifier is connected to the input end of the next stage using a lead wire as before, and noise is generated in that part due to the induced magnetic field, but with the above structure, the signal component is amplified by the preamplifier. Therefore, even if the same noise as in the conventional example occurs in this part, the S/N ratio is improved by the amount that the signal has been amplified in advance.
また、MR素子から信号を取り出すリード部及びリード
線の抵抗はノイズの発生源となるが、こ
1のノイズについても、従来例ではプリアンプの前後の
信号電圧の小さい段階でノイズが発生するため、S/N
比の低下を招いたのに対し、本発明においてはリード部
の抵抗がプリアンプの後段に位置するため、これに゛よ
るノイズをほぼ除外して考えることができる。In addition, the lead portion and the resistance of the lead wire that take out the signal from the MR element become a source of noise.
Regarding the noise in 1, in the conventional example, noise occurs at a stage where the signal voltage before and after the preamplifier is small, so the S/N
However, in the present invention, the resistance of the lead portion is located at the rear stage of the preamplifier, so that the noise caused by this can be almost eliminated.
このような理由により従来構造に比べて再生信号のS/
N比を格段に向上させることができる。For these reasons, the S/S of the reproduced signal is lower than that of the conventional structure.
The N ratio can be significantly improved.
さらに、従来構造の場合、n個のMR素子を有する構造
では、接続端子数はnX2本必要であるこれに対し、本
発明構造においては、プリアンプ回路の共通1駆動印加
電圧端子2本、共通アース端子1本、出力端子n本の合
計n+3本の端子で良いことになる。この結果、MR素
子の数が3個以上になると、端子数は本発明構造の方が
少なくなり、フレキシブルリード線の面積もコンパクト
になってくる。Furthermore, in the case of the conventional structure, in a structure having n MR elements, the number of connection terminals is nX2.In contrast, in the structure of the present invention, the preamplifier circuit has two common drive voltage terminals, a common ground A total of n+3 terminals (one terminal and n output terminals) is sufficient. As a result, when the number of MR elements becomes three or more, the number of terminals in the structure of the present invention becomes smaller, and the area of the flexible lead wire becomes smaller.
さらに、゛薄膜トランジスタ回路を作成する場合、基板
もSiだけでなく、石英、アルミナ、フェライト等の絶
縁性材料で作成することが可能であり、ヘッドとして使
用する場合、媒体と接触させた時耐摩耗性が問題となる
が、媒体に合わせた耐摩耗性基板も任意に選択すること
ができる。Furthermore, when creating a thin film transistor circuit, the substrate can be made not only of Si but also of insulating materials such as quartz, alumina, and ferrite. Although durability is an issue, a wear-resistant substrate suitable for the medium can also be arbitrarily selected.
なお、上述した実施例においては、デジタルテープレコ
ーダ等のマルチトラックMRヘッドについて説明したが
、MRヘッドとしてはV’I”R相位置検出用センサや
、回転数検出上ンサなどにも適用でき、外部磁界の影響
の少ないセンサとしても十分に利用することができる。In the above-mentioned embodiment, a multi-track MR head such as a digital tape recorder is described, but the MR head can also be applied to a V'I''R phase position detection sensor, a rotation speed detection sensor, etc. It can also be fully used as a sensor that is less affected by external magnetic fields.
以上の説明から明らかなように、本発明によれば、絶縁
性基板上にMR素子部と電界効果型の薄膜トランジスタ
回路部を形成した構造を採用しているため、外部ノイズ
の誘導を少なくでき、s//N比を向上させた薄膜磁気
ヘッドを得ることができる。As is clear from the above description, according to the present invention, since a structure in which an MR element section and a field effect thin film transistor circuit section are formed on an insulating substrate is adopted, the induction of external noise can be reduced. A thin film magnetic head with improved s//N ratio can be obtained.
第1図は従来構造を説明する一部拡大平面図、第2図以
下は本発明の詳細な説明するもので、回路図、第5図は
電解効果型薄膜トランジスタの構造を説明する一部拡大
縦断側面図、第6図は本発明に適用される製造装置の概
略構成図、第7図(a)〜(g)は製造工程を示す工程
図である。
1.4・・・基板 2・・・MR素子3・
・・導電層 5・・・集積ヘッド部6・・・
保護板 7・・・フレキシブルリード線
8・・・ワイヤ 9,10・・・電極11・・
・絶縁性基板 12・・・半導体層13・・・ソ
ース電極 14・・・ドレン電極15・・・絶縁
層 16・・・ゲート電極17・・・第1の
炉層 1日・・・第2のN+層第4図
VFI
H3
PH3/H2
第5図 A昨e
第6図Fig. 1 is a partially enlarged plan view illustrating the conventional structure, Fig. 2 and the following are circuit diagrams illustrating the present invention in detail, and Fig. 5 is a partially enlarged longitudinal section illustrating the structure of a field-effect thin film transistor. A side view and FIG. 6 are schematic configuration diagrams of a manufacturing apparatus applied to the present invention, and FIGS. 7(a) to (g) are process diagrams showing manufacturing steps. 1.4...Substrate 2...MR element 3.
...Conductive layer 5...Integration head section 6...
Protective plate 7... Flexible lead wire 8... Wire 9, 10... Electrode 11...
- Insulating substrate 12... Semiconductor layer 13... Source electrode 14... Drain electrode 15... Insulating layer 16... Gate electrode 17... First furnace layer 1st... Second N+ layer Fig. 4 VFI H3 PH3/H2 Fig. 5 A last e Fig. 6
Claims (2)
果型の薄膜トランジスタ回路部を形成したことを特徴と
する薄膜磁気ヘッド。(1) A thin film magnetic head characterized in that a magnetoresistive element and a field effect thin film transistor circuit section are formed on an insulating substrate.
を多結晶シリコン薄膜で構成したことを特徴とする特許
請求の範囲第1項記載の薄膜磁気ヘラ ド。(2) The thin film magnetic heald according to claim 1, wherein the semiconductor layer of the field effect thin film transistor circuit section is made of a polycrystalline silicon thin film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10993582A JPS592221A (en) | 1982-06-28 | 1982-06-28 | Thin film magnetic head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10993582A JPS592221A (en) | 1982-06-28 | 1982-06-28 | Thin film magnetic head |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS592221A true JPS592221A (en) | 1984-01-07 |
JPH0474768B2 JPH0474768B2 (en) | 1992-11-27 |
Family
ID=14522833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10993582A Granted JPS592221A (en) | 1982-06-28 | 1982-06-28 | Thin film magnetic head |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS592221A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2612676A1 (en) * | 1987-03-19 | 1988-09-23 | Commissariat Energie Atomique | MAGNETIC READING HEAD FOR VERY LOW WIDTH TRACK AND METHOD FOR MANUFACTURING THE SAME |
EP0501481A2 (en) * | 1991-02-28 | 1992-09-02 | Nec Corporation | Current controller |
GB2271880B (en) * | 1992-10-20 | 1997-04-09 | Mitsubishi Electric Corp | Magnetic structure and magnetic head using the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4966119A (en) * | 1972-09-05 | 1974-06-26 | ||
JPS4968716A (en) * | 1972-10-31 | 1974-07-03 | ||
JPS49112610A (en) * | 1973-02-26 | 1974-10-26 | ||
JPS5150498U (en) * | 1974-10-16 | 1976-04-16 | ||
JPS51134615A (en) * | 1975-05-16 | 1976-11-22 | Seiko Epson Corp | Integrated magnetic head |
JPS52138711U (en) * | 1976-04-16 | 1977-10-21 | ||
JPS5552620U (en) * | 1978-10-02 | 1980-04-08 |
-
1982
- 1982-06-28 JP JP10993582A patent/JPS592221A/en active Granted
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4966119A (en) * | 1972-09-05 | 1974-06-26 | ||
JPS4968716A (en) * | 1972-10-31 | 1974-07-03 | ||
JPS49112610A (en) * | 1973-02-26 | 1974-10-26 | ||
JPS5150498U (en) * | 1974-10-16 | 1976-04-16 | ||
JPS51134615A (en) * | 1975-05-16 | 1976-11-22 | Seiko Epson Corp | Integrated magnetic head |
JPS52138711U (en) * | 1976-04-16 | 1977-10-21 | ||
JPS5552620U (en) * | 1978-10-02 | 1980-04-08 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2612676A1 (en) * | 1987-03-19 | 1988-09-23 | Commissariat Energie Atomique | MAGNETIC READING HEAD FOR VERY LOW WIDTH TRACK AND METHOD FOR MANUFACTURING THE SAME |
EP0284495A2 (en) * | 1987-03-19 | 1988-09-28 | Commissariat A L'energie Atomique | Magnetic head for reading of very small width tracks and fabrication method |
US4901177A (en) * | 1987-03-19 | 1990-02-13 | Commissariat A L'energie Atomique | Magnetic read head for a very narrow track |
EP0501481A2 (en) * | 1991-02-28 | 1992-09-02 | Nec Corporation | Current controller |
GB2271880B (en) * | 1992-10-20 | 1997-04-09 | Mitsubishi Electric Corp | Magnetic structure and magnetic head using the same |
US6236538B1 (en) | 1992-10-20 | 2001-05-22 | Mitsubishi Denki Kabushiki Kaisha | Magnetic structure and magnetic head using the same |
Also Published As
Publication number | Publication date |
---|---|
JPH0474768B2 (en) | 1992-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3514487B2 (en) | Multilayer dielectric member and method of forming the same | |
WO2003090290A1 (en) | Magnetoresistance effect element, magnetic head comprising it, magnetic memory, and magnetic recorder | |
EP0064786A2 (en) | Magnetic sensor and magnetically permeable component for a magnetic sensor | |
US5693977A (en) | N-channel field effect transistor including a thin-film fullerene | |
US6117690A (en) | Method of making thin, horizontal-plane hall sensors for read-heads in magnetic recording | |
US4568905A (en) | Magnetoelectric transducer | |
JP3117563B2 (en) | Diamond thin film field effect transistor | |
JPH0799318A (en) | Diamond thin-film field-effect transistor and manufacture thereof | |
JPS592221A (en) | Thin film magnetic head | |
JPH08241997A (en) | Thin film transistor | |
US7172931B2 (en) | Manufacturing method for semiconductor device | |
JPH06349031A (en) | Magneto-resistance effect type head | |
JPS595672A (en) | Manufacture of thin film transistor | |
JPH0282578A (en) | Manufacture of thin film transistor | |
JP3547930B2 (en) | Thin film magnetic head | |
JP3380922B2 (en) | Method of forming silicon oxide film | |
JP2846196B2 (en) | Method for manufacturing semiconductor memory device | |
JPH09305928A (en) | Thin film magnetic head and its manufacture | |
JPH0391109A (en) | Thin-film magnetic head | |
JPH09198619A (en) | Magnetoresistive head and its production | |
JP2003243314A (en) | Method of manufacturing diamond film and method of manufacturing electronic device using it | |
JP2023122671A (en) | High-frequency device substrate and manufacturing method thereof | |
JPH01150215A (en) | Protective film of thin-film element and production thereof and magnetic head | |
JPH05159241A (en) | Production of thin-film magnetic head | |
JP2002057379A (en) | Magnetic impedance effect element |