JPS59221034A - Frequency synthesizer - Google Patents

Frequency synthesizer

Info

Publication number
JPS59221034A
JPS59221034A JP58096344A JP9634483A JPS59221034A JP S59221034 A JPS59221034 A JP S59221034A JP 58096344 A JP58096344 A JP 58096344A JP 9634483 A JP9634483 A JP 9634483A JP S59221034 A JPS59221034 A JP S59221034A
Authority
JP
Japan
Prior art keywords
frequency
output
fundamental wave
duplexer
frequency synthesizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58096344A
Other languages
Japanese (ja)
Inventor
Morikazu Sagawa
守一 佐川
Haruyoshi Endo
遠藤 晴良
Sadahiko Yamashita
山下 貞彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58096344A priority Critical patent/JPS59221034A/en
Publication of JPS59221034A publication Critical patent/JPS59221034A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider

Abstract

PURPOSE:To obtain a frequency synthesizer having high stability and small power consumption by supplying the basic wave to a PLL circuit to stabilize the frequency and extracting the higher harmonic wave as an output. CONSTITUTION:The basic wave of a voltage control oscillator VCO10 is supplied to a prescaler 13 via an LPF21 of a demultiplexer 20 and has synchronism of phase with a reference oscillator 16. Thus the frequency of the VCO10 is stabilized. While the higher harmonic wave of the VCO10 is extracted to the outside as an output via an HFP22 of the demultiplexer 20. In such constitution, a low insertion loss is possible with LPF21 and HPF22 respectively despite a low level of no-load Q. Thus it is possible to reduce the loss caused by branching, and the output level of the VCO10 can be reduced. Then a frequency synthesizer having high stability and small current consumption is obtained since no multiplying circuit is needed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、位相同期ループ回路(PLL回路)を用いた
周波数シンセサイザに関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a frequency synthesizer using a phase-locked loop circuit (PLL circuit).

従来例の構成とその問題点 第1図は、従来用いられている周波数シンセサイザと、
てい倍回路を組み合せた回路である。電圧制御発振器(
以下、YCOと略記する)10の出力u:、分配器11
により、プリスケーラ13側と、てい倍回路18側とに
分分される。グリスケーラ13イ111jに入力された
vCOloの出力は、プリスケーラ13および端子17
に加えられる分周比データに従って分周するプログラマ
ブルデバイダ15によって分周される。プログラマブル
デバイダ15の出力は、温度補償型水晶発振器などの基
準発振器16の出力とともに位相検出器(以下、PDと
略記する)14に入力され、PD14の出力にd:この
2つの入力信号の位#’LJ差に比例しだ直流電圧が現
われる。そしてループフィルタ12により、その直流成
分のみが取り出され、VCOl。
Conventional configuration and its problems Figure 1 shows a conventional frequency synthesizer and its problems.
This is a circuit that combines multiple circuits. Voltage controlled oscillator (
(hereinafter abbreviated as YCO) 10 output u:, distributor 11
Accordingly, the signal is divided into the prescaler 13 side and the multiplier circuit 18 side. The output of vCOlo input to the grease scaler 13i 111j is sent to the prescaler 13 and the terminal 17.
The frequency is divided by a programmable divider 15 that divides the frequency according to frequency division ratio data applied to the frequency. The output of the programmable divider 15 is input to a phase detector (hereinafter abbreviated as PD) 14 together with the output of a reference oscillator 16 such as a temperature-compensated crystal oscillator, and the output of the PD 14 is inputted to d: the order # of these two input signals. 'A DC voltage appears proportional to the LJ difference. Then, only the DC component is extracted by the loop filter 12 and becomes the VCO1.

に加えられて発振周波数が制御される。この動作は、P
D14に入力される2つの入力信号の位41J差がなく
なるまで繰り返され、Vcoloの発振周波数は一定の
値にロックされる。このロックされたvcoloの出力
が、てい倍量y618によシてい倍され、所望の高調波
が外部へ出力として取り出される。この回路は、プリス
ケーラ130分周1坂界以−にの高周波でも周波数シン
セサイザが実現できるが、基本波、高調波をともにJ−
15!9扱うてい倍回路18を含んでいることから、回
路定数の変動に敏感で、周囲温度の変化に対して動作が
不安定になるという欠点を有していた。さらに部品点数
が増え、消費電流の増加を招くことから、移動無線など
低消費電力を要求される機器には不向きであった。
is added to control the oscillation frequency. This operation is P
This process is repeated until there is no difference in magnitude of 41J between the two input signals input to D14, and the oscillation frequency of Vcolo is locked to a constant value. The output of this locked vcolo is multiplied by a multiplication amount y618, and a desired harmonic is taken out as an output to the outside. This circuit can realize a frequency synthesizer even at high frequencies higher than the prescaler divided by 130 and 1 slope, but both the fundamental wave and harmonics can be
Since it includes a multiplier circuit 18 that handles 15!9, it has the disadvantage that it is sensitive to fluctuations in circuit constants and its operation becomes unstable with respect to changes in ambient temperature. Furthermore, the number of parts increases, leading to an increase in current consumption, making it unsuitable for devices that require low power consumption, such as mobile radios.

発明の目的 本発明は、上記欠点に鑑みなされたもので、直接分周方
式のシンセサイザでは実現できないプリスケーラの分周
限界板」二の高周波領域においても、構成が簡単で、消
費電力の少ない周波数シンセサイザを提供しようとする
ものである。
OBJECTS OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks, and provides a frequency synthesizer with a simple configuration and low power consumption even in the high frequency region of the prescaler frequency division limit plate, which cannot be realized with a direct frequency division synthesizer. This is what we are trying to provide.

発明の構成 本発明では、電圧制御発振器の基本波ならびに高調波を
、2種類以下のフィルタからなる分波器を用いて分岐し
、基本波は位相同期ループ回路に入力して、高安定な発
振器に位相同期させ周波数を安定化させ、一方高調波は
外部へ出力として取り出すよう構成することにより、上
記目的を達するものである。
Structure of the Invention In the present invention, the fundamental wave and harmonics of a voltage controlled oscillator are branched using a duplexer consisting of two or less types of filters, and the fundamental wave is input to a phase-locked loop circuit to generate a highly stable oscillator. The above objective is achieved by synchronizing the phase with the frequency and stabilizing the frequency, while outputting harmonics to the outside.

実施例の説明 以下図面を用いて、本発明の第1の実施例について説明
する。
DESCRIPTION OF THE EMBODIMENTS A first embodiment of the present invention will be described below with reference to the drawings.

第2図は、本発明の第1の実施例における周波数シンセ
サイザのブロック結線図である。第2図において、vC
oloは非線形動作を行っているので、それ自体に高調
波を含んでいる。VCOloの基本波は、分波器2oの
構成要素である低域通過フィルタ(以下、LPFと略記
する)21を介してグリスケーラ13に入力され、第1
図で説明したように、基準発掘器16に位相同期され、
VCOloの周波数の安定化が図られる。一方vC01
0の高調波は、分波器20のもう一つの構成要素である
高域通過フィルタ(以下、HPFと略記する)22を介
して、外部へ出力として取り出している。
FIG. 2 is a block diagram of the frequency synthesizer in the first embodiment of the present invention. In Figure 2, vC
Since olo performs a nonlinear operation, it itself contains harmonics. The fundamental wave of VCOlo is input to the grease scaler 13 via a low-pass filter (hereinafter abbreviated as LPF) 21, which is a component of the branching filter 2o.
As explained in the figure, it is phase-locked to the reference excavator 16,
The frequency of VCOlo is stabilized. On the other hand, vC01
The zero harmonic is taken out as an output to the outside via a high-pass filter (hereinafter abbreviated as HPF) 22, which is another component of the duplexer 20.

上記構成によれば、LPF21 、HPF22は、無負
荷Qが低くても挿入損失が少ないものが容易に得られる
ので、vCOloの基本波出力を歿ずつ分配する従来の
ものに比べ、分岐に伴う損失を小さくすることが可能で
あり、VCOloの出力レベルが少なくて済む。
According to the above configuration, the LPF 21 and HPF 22 can easily have low insertion loss even if the no-load Q is low, so the loss due to branching is greater than the conventional one that distributes the fundamental wave output of vCOlo one by one. can be made small, and the output level of VCOlo can be reduced.

また第1図に示しだようなてい倍回路18も含まないの
で、安定で、消費電流の少ない周波数シンセサイザが実
現riJ能である。なおこのフィルタ21.22の組み
合せからなる分波器20は、LPF21のカットオフ周
波数は基本波より高く、HPF22のカットオフ周波数
は所望の高調波より低く設計しておけば、基本波、高調
波の周波数間隔が広い場合に有効である。
Furthermore, since the multiplier circuit 18 shown in FIG. 1 is not included, it is possible to realize a frequency synthesizer that is stable and consumes little current. Note that the duplexer 20 consisting of this combination of filters 21 and 22 can be designed to have a cutoff frequency of the LPF 21 higher than the fundamental wave and a cutoff frequency of the HPF 22 lower than the desired harmonic. This is effective when the frequency interval is wide.

第3図は、本発明の第2の実施例を示すものである。本
実施例において第2図に示した構成と異なる点は、第2
図に示した分波器20のかわりに、LPF31とBPF
’32とにより分波器30を構成した点である。なお第
2図と同じ構成のものには、同一番号を伺している。
FIG. 3 shows a second embodiment of the invention. This embodiment differs from the configuration shown in FIG.
Instead of the duplexer 20 shown in the figure, an LPF 31 and a BPF
'32 constitutes the duplexer 30. Components with the same configuration as in Figure 2 are designated by the same numbers.

上記構成においてvColoの基本波は、第2図を用い
て説明した実施例と同様に、分波器30の構成要素であ
るLPF31を介してプリスケーラ13に入力され、周
波数の安定イkが図られる。
In the above configuration, the fundamental wave of vColo is inputted to the prescaler 13 via the LPF 31, which is a component of the duplexer 30, to stabilize the frequency, as in the embodiment described using FIG. .

一方vCO1oの高調波は、分波器30のもう一つの構
成要素である帯域通過フィルタ(以下、BPFと略記す
る)32を介して、外部出力として取り出している。
On the other hand, the harmonics of vCO1o are taken out as an external output via a band pass filter (hereinafter abbreviated as BPF) 32, which is another component of the duplexer 30.

すなわち上記構成によれば、基本波を挿入損失の少ない
LPF31を介し、一方高調波を選択性のよいBPF3
2を介して出力とするよう構成することにより、vCo
loの出力が少なくて済み、スプリアス特性の良好な周
波数シンセサイザが実現可能である。
That is, according to the above configuration, the fundamental wave is passed through the LPF 31 with low insertion loss, while the harmonics are passed through the BPF 3 with good selectivity.
By configuring the output via 2, the vCo
It is possible to realize a frequency synthesizer that requires less lo output and has good spurious characteristics.

第4図は、本発明の第3の実施例を示すものである。本
実施例において第2図に示しだ構成と異なる点は、第2
図に示しだ分波器20のかわりにBPF41とHPF4
2とにより、分波器40を構成した点である。なお第2
図と同じ構成のものには、同一番号を伺している。
FIG. 4 shows a third embodiment of the invention. This embodiment differs from the configuration shown in FIG.
BPF41 and HPF4 are shown in the figure instead of the duplexer 20.
2 constitutes the duplexer 40. Furthermore, the second
Items with the same configuration as in the figure are designated by the same numbers.

上記構成においてVCOloの基本波は、分波器40の
構成要素である13PF41を介してプリスケーラ13
に入力され、周波数の安定化が図られる。一方VCO1
0の高調波は、分波器40のもう一つの構成要素である
HPF42を介して、外部出力として取り出している。
In the above configuration, the fundamental wave of VCOlo is transmitted to the prescaler 13 via the 13PF 41, which is a component of the duplexer 40.
The frequency is stabilized. On the other hand, VCO1
The 0 harmonic is taken out as an external output via the HPF 42, which is another component of the duplexer 40.

以上のような上記構成によれば、基本波を選択性の良好
なりPF14を介し、一方高調波を挿入損失の少ないH
PF42を介して出力するよう構成することにより、プ
リスケーラ130分周可能範囲に高調波を含む場合に有
効であり、高調波出力の減衰の少ない周波数シンセサイ
ザが実現可能である。
According to the above configuration, the fundamental wave is passed through the PF14 with good selectivity, while the harmonics are passed through the H with low insertion loss.
By configuring the output through the PF 42, it is effective when harmonics are included in the range that can be divided by the prescaler 130, and a frequency synthesizer with less attenuation of the harmonic output can be realized.

第6図は、本発明の第4の実施例を示すものである。本
実施例において第2図の構成と異なる点は、第2図に示
した分波器2oのかわりに、2種類のBPF51.52
により分波器60を構成した点である。なお第2図と同
じ構成のものには、同一番号を付している。上記構成に
おいて、vc。
FIG. 6 shows a fourth embodiment of the invention. The difference in this embodiment from the configuration shown in FIG. 2 is that two types of BPF51.52 are used instead of the duplexer 2o shown in FIG.
This is how the duplexer 60 is configured. Components having the same configuration as in FIG. 2 are given the same numbers. In the above configuration, vc.

10の基本波および高調波はともに、分波器5゜の構成
要素であるBPF61.62を介して分波される。BP
F51の中心周波数は基本波に、BPF52の中心周波
数は所望の高調波に設定される。
10 fundamental waves and harmonics are both demultiplexed via BPF61.62, which is a component of the demultiplexer 5°. B.P.
The center frequency of F51 is set to the fundamental wave, and the center frequency of BPF52 is set to a desired harmonic.

すなわち上記構成によれば、基本波、高調波とも選択性
の良好なりPF61.52’i通す構成とすることによ
り、プリスケーラ10の分周可能な範囲に高調波を含む
場合に有効で、スプリアス特性の良好な周波数シンセサ
イザが実現可能である。
In other words, the above configuration has good selectivity for both the fundamental wave and harmonics, and by passing the PF61.52'i, it is effective when harmonics are included in the frequency division range of the prescaler 10, and the spurious characteristics are reduced. A good frequency synthesizer is possible.

第6図は、本発明の第5の実施例を示すものである。本
実施例において第2図の構成と異なる点は、第2図に示
した分波器20のかわりに、帯域阻止フィルタ(以下、
BSFと略記する)61とBPF62とにより分波器6
oを構成した点である。なお第2図と同じ構成のものに
は、同一番号を何している。
FIG. 6 shows a fifth embodiment of the invention. The difference in this embodiment from the configuration shown in FIG. 2 is that instead of the duplexer 20 shown in FIG.
(abbreviated as BSF) 61 and BPF 62 form a duplexer 6.
This is the point that made up o. Components with the same configuration as in FIG. 2 are designated by the same numbers.

1記構成において、vColoの基本波は、分波器60
の構成要素であるBSF61を介してプリスケーラ13
に入力され、周波数の安定化が図られる。一方vCO1
0の高調波は、分波器60のもう一つの構成要素である
BPF62を介して、外部出力として取り出している。
In configuration 1, the fundamental wave of vColo is transmitted through the duplexer 60.
Prescaler 13 via BSF 61, which is a component of
The frequency is stabilized. On the other hand, vCO1
The 0 harmonic is extracted as an external output via the BPF 62, which is another component of the duplexer 60.

なお、このときBPF61 、BSF62の中心周波数
は、所望の高調波周波数に設定されている。
Note that at this time, the center frequencies of the BPF 61 and BSF 62 are set to desired harmonic frequencies.

上記実施例によれば、基本波を基本波での挿入損失が少
ないBSF61を介し、一方高調波を1選択性のよいB
PF62を介し出力することにより、vcoloの出力
が少なくて済み、スプリアス特性の良好な周波数シンセ
サイザが実現可能である。
According to the above embodiment, the fundamental wave is passed through the BSF61 with low insertion loss in the fundamental wave, while the harmonics are passed through the BSF61 with good 1 selectivity.
By outputting through the PF 62, the output of vcolo can be reduced, and a frequency synthesizer with good spurious characteristics can be realized.

第7図は、本発明の第6の実施例を示すものである。本
実施例において第2図の構成と異なる点は、第2図に示
した分波器20のかわりFBSF71とHPF72とに
より分波器Toを構成した点である。なお、第2図と同
じ構成のものには、同一番号をイ」している。
FIG. 7 shows a sixth embodiment of the present invention. This embodiment differs from the configuration in FIG. 2 in that the duplexer To is composed of an FBSF 71 and an HPF 72 instead of the duplexer 20 shown in FIG. Components with the same configuration as in FIG. 2 are designated by the same numbers.

上記構成においてvCOloの基本波は、分波器Toの
構成要素であるBSF71を介してプリスケーラ13に
入力され、周波数の安定化が図られる。一方高調波は、
分波器70のもう一つの構成要素であるHPF72を介
して、外部出力として取り出している。なおこのときB
SF71の中心周波数は、所望の高調波に蚊定し、HP
F72のカットオフ周波数は、所望の高調波より低く設
定されている。
In the above configuration, the fundamental wave of vCOlo is input to the prescaler 13 via the BSF 71, which is a component of the duplexer To, and the frequency is stabilized. On the other hand, harmonics are
The signal is taken out as an external output via the HPF 72, which is another component of the duplexer 70. At this time, B
The center frequency of SF71 is set to the desired harmonic, and HP
The cutoff frequency of F72 is set lower than the desired harmonic.

以上本実施例によれば、基本波を基本波での挿入損失が
少ないBSF71を介し、高調波を挿入損失の少ないH
PFγ2を介し出力とすることにより、vooloの出
力レベルが少なくて済む。
As described above, according to this embodiment, the fundamental wave is passed through the BSF71, which has a small insertion loss in the fundamental wave, and the harmonics are passed through the HSF71, which has a small insertion loss.
By outputting through PFγ2, the output level of voolo can be reduced.

第8図は、本発明の第7の実施例を示すものである。本
実施例において第2図の構成と異なる点は、第2図に示
した分波器20のかわりに2種類のBSFBl 、82
により分波器80を構成した点である。fr、お第2図
の構成と同じものには、同一番号金利している。
FIG. 8 shows a seventh embodiment of the present invention. The difference in this embodiment from the configuration shown in FIG. 2 is that two types of BSFBl, 82
This is how the duplexer 80 is configured. fr, items with the same configuration as in Figure 2 have the same number interest rate.

」二記実施例においてvCOloの基本波および高調波
はともに分波器80の構成要素であるBSFal、82
i介して分波される。BSFBlの中心周波数は、所望
の高調波に、BSF82の中心周波数は、基本波に設定
されている。
In the second embodiment, the fundamental wave and harmonics of vCOlo are both components of the demultiplexer 80, BSFal, 82.
It is demultiplexed via i. The center frequency of BSFB1 is set to a desired harmonic, and the center frequency of BSF82 is set to a fundamental wave.

以上本実施例によれば、基本波、高調波とも、それぞれ
の周波数に対しては挿入損失が少ないので、vColo
の出力レベルが少なくて済み、高調波出力の減衰が少な
い周波数シンセサイザが実現可能である。
As described above, according to this embodiment, since the insertion loss is small for both the fundamental wave and harmonic frequencies, vColo
It is possible to realize a frequency synthesizer that requires less output level and less attenuation of harmonic output.

第9図は、本発明の第8の実施例を示すものである。本
実施例において第2図の構成と異なる点は、第2図に示
した分波器2Qのかわりに、LPF91とBSF92に
より、分波器90を構成した点である。なお第2図に示
した同じ構成のものには、同一番号を付している。
FIG. 9 shows an eighth embodiment of the present invention. This embodiment differs from the configuration shown in FIG. 2 in that the duplexer 90 is composed of an LPF 91 and a BSF 92 instead of the duplexer 2Q shown in FIG. Components having the same configuration as shown in FIG. 2 are given the same numbers.

上記構成においてvCOloの基本波は、分波器90の
構成要素であるLPF91を介してプリスケーラ13に
人力され、周波数の安定化が図られる。一方高調波は、
分波器90のもう一つの構成要素であるB S F 9
2 f、1介して、外部出力として取り出している。な
お、このときBSF92の中心周波数は基本波に、LP
F91のカットオフ周波数は、基本波より高く設定され
ている。
In the above configuration, the fundamental wave of vCOlo is input to the prescaler 13 via the LPF 91, which is a component of the duplexer 90, to stabilize the frequency. On the other hand, harmonics are
BSF 9 which is another component of the demultiplexer 90
It is taken out as an external output via 2 f and 1. In addition, at this time, the center frequency of BSF92 is the fundamental wave, and the LP
The cutoff frequency of F91 is set higher than the fundamental wave.

以」二、上記実施例によれば、基本波を挿入損失の少な
いLPF91全通し、高調波を高調波周波数における挿
入損失の少ないBSF92を介して出力することにより
、vCOlQの出力レベルが少くて済むと同時に、減衰
の少ない高調波出力の周波数シンセサイザが実現可能で
ある。
Second, according to the above embodiment, the output level of vCOLQ can be reduced by outputting the fundamental wave through the LPF 91 with low insertion loss and outputting the harmonic through the BSF 92 with low insertion loss at the harmonic frequency. At the same time, a frequency synthesizer with harmonic output with little attenuation can be realized.

第10図は、本発明の第9の実施例を示すものである。FIG. 10 shows a ninth embodiment of the present invention.

本実施例において第2図の構成と異なる点は、第2図に
示した分波器20のかわりに、BPFlolとBSF1
02とにより分波器100を構成した点である。なお第
2図と同じ構成のものには、同一番号を付している。
The difference in this embodiment from the configuration shown in FIG. 2 is that instead of the duplexer 20 shown in FIG.
02 constitutes the duplexer 100. Components having the same configuration as in FIG. 2 are given the same numbers.

上記実施例においてvCOloの基本波は、分波器10
0の構成要素であるBPFlolを介してプリスケーラ
13に人力され、周波数の安定化が図られる。一方高調
波は、分波器のもう一つの構成要素であるBSF102
を介して、外部出力として取り出している。なお、この
ときBPFlol、BSF102の中心周波数は基本波
に設定されている。
In the above embodiment, the fundamental wave of vCOlo is transmitted to the duplexer 10
The signal is input to the prescaler 13 via BPFlol, which is a component of 0, to stabilize the frequency. On the other hand, harmonics are generated by BSF102, another component of the demultiplexer.
It is taken out as an external output via . Note that at this time, the center frequencies of BPFlol and BSF 102 are set to the fundamental wave.

以上、本実施例によれば、基本波を選択性の良好なりP
Flolを介し、一方高調波を高調波周波数での挿入損
失が少ないBSF102を介して出力することにより、
プリスケーラ130分周可能な範囲に高調波を含む場合
に有効で、高調波出力の減衰が少ない周波数シンセサイ
ザが実現可能である。
As described above, according to this embodiment, the fundamental wave has good selectivity and P
By outputting harmonics through BSF102, which has low insertion loss at harmonic frequencies,
It is possible to realize a frequency synthesizer that is effective when harmonics are included in the range that can be divided by the prescaler 130, and whose harmonic output is less attenuated.

発明の効果 以」二のように本発明は、電圧制岬発振器の基本波なら
びに高調波を、2種類以下のフィルタからなる分波器を
用いて分岐し、基本波は位相同期ル−プ回路に人力して
高安定な発振器に位相同期さぜることにより、一方高調
波は外部へ出力として取り出すよう構成することにより
、 (1)  てい倍回路を含ない、安定で消費電力の少な
い周波数シンセサイザが実現できる0 (2)  fiiJ記電圧制両1発振器の出力が少なく
ても動作し、スプリアス特性の良好な周波数シンセサイ
ザが実現できる。
Effects of the Invention As described in Section 2, the present invention splits the fundamental wave and harmonics of a voltage-controlled cape oscillator using a duplexer consisting of two or less types of filters, and splits the fundamental wave into a phase-locked loop circuit. By manually synchronizing the phase with a highly stable oscillator, and by configuring the harmonics to be taken out as output, (1) a stable frequency synthesizer with low power consumption that does not include a multiplier circuit; (2) It is possible to realize a frequency synthesizer that operates even if the output of the voltage-limited 1 oscillator is small and has good spurious characteristics.

(3)  プリスケ、−ラの分周可能範囲に高調波を含
む場合にも有効な周波数シンセサイザが実現できる。
(3) An effective frequency synthesizer can be realized even when harmonics are included in the frequency division range of Presque and -Ra.

(4)所望の高調波出力の減衰が少ない周波数シンセサ
イザが実現できる。
(4) A frequency synthesizer with less attenuation of desired harmonic output can be realized.

など、その工業的利用価値は非常に大きいものである。Its industrial utility value is extremely large.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はてい倍回路を用いた従来の周波数シンセサイザ
のブロック結線図、第2図〜第1o図は、本発明の第1
〜第9の実施例における周波数シンセサイザのブロック
結線図である。 10・・・・・・VCo、12・・・・・・ループフィ
ルタ、13・・・・・・プリスケーラ、14・・・・・
・PD、16・・・・・・プログラマブルデバイグ、1
6・・・・・・基準発振器、1了・・・・・・分周デー
タ入力端子、20,30.40゜50.60,70,8
0,90,100=−=分波器、21.31.91・・
・・・・LPF、22.42 。 72・・・・・・HPF、32,41.51.52,6
2゜101・・・・・・BPF、61.71.81.8
2゜92.102・・・・・・BSF0 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第5図 第7図
Fig. 1 is a block diagram of a conventional frequency synthesizer using a multiplier circuit, and Figs.
- It is a block wiring diagram of the frequency synthesizer in 9th Example. 10... VCo, 12... Loop filter, 13... Prescaler, 14...
・PD, 16...Programmable debugging, 1
6...Reference oscillator, 1...Divide data input terminal, 20, 30.40° 50.60, 70, 8
0,90,100=-=brancher, 21.31.91...
...LPF, 22.42. 72...HPF, 32,41.51.52,6
2゜101...BPF, 61.71.81.8
2゜92.102・・・・・・BSF0 Name of agent Patent attorney Toshi Nakao and 1 other person 1st
Figure 5 Figure 7

Claims (1)

【特許請求の範囲】[Claims] 電圧制御発振器の基本波ならびに高調波を、2腫類以下
のフィルタからなる分波器を用いて分岐し、前記基本波
を位相同期ループ回路に入力して発振器に位4’lJ同
期させるとともに、前記高調波を出力として取り出すよ
うにした周波数シンセサイザ。
The fundamental wave and harmonics of the voltage controlled oscillator are branched using a duplexer consisting of a filter of 2 or less, and the fundamental wave is input to a phase-locked loop circuit to synchronize the oscillator by about 4'lJ, A frequency synthesizer that extracts the harmonics as an output.
JP58096344A 1983-05-30 1983-05-30 Frequency synthesizer Pending JPS59221034A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58096344A JPS59221034A (en) 1983-05-30 1983-05-30 Frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58096344A JPS59221034A (en) 1983-05-30 1983-05-30 Frequency synthesizer

Publications (1)

Publication Number Publication Date
JPS59221034A true JPS59221034A (en) 1984-12-12

Family

ID=14162388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58096344A Pending JPS59221034A (en) 1983-05-30 1983-05-30 Frequency synthesizer

Country Status (1)

Country Link
JP (1) JPS59221034A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH048505U (en) * 1990-05-11 1992-01-27

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH048505U (en) * 1990-05-11 1992-01-27

Similar Documents

Publication Publication Date Title
US4914405A (en) Frequency synthesizer
JPH06334559A (en) Digital radio telephone set
US4763083A (en) Low phase noise RF synthesizer
CA1215133A (en) Low noise signal generator
JPS6359116A (en) Pll frequency synthesizer
US4791387A (en) Microwave band frequency synthesizer
JPS59221034A (en) Frequency synthesizer
EP0771076A1 (en) Frequency synthesizer
JPS63128816A (en) Pll circuit
JPS63151220A (en) Microwave band frequency synthesizer
JP2820094B2 (en) Frequency multiplier
KR0140602B1 (en) Phase lock loop for super high frequency ossillator
RU2030110C1 (en) Frequency synthesizer of phase metering devices
KR960027347A (en) Wideband Phase-Locked Loop (PLL) Frequency Synthesizer with Gain Control
US20040027205A1 (en) Local oscillator apparatus for low-noise generation of arbitrary frequencies
JP3248453B2 (en) Oscillator
JPS63308413A (en) Phase-locked loop circuit
JPS62141816A (en) Microwave band frequency synthesizer
JP2002152037A (en) Phase locked loop oscillation circuit
JP2001527313A (en) Method and apparatus for reducing load pull in a phase locked loop frequency source
JPH06326603A (en) Pll frequency synthesizer circuit
JPH03157019A (en) Frequency synthesizer
JPH0797745B2 (en) Phase synchronization circuit
JPS5676640A (en) Receiver of frequency synthesizer system
JPS62285521A (en) Frequency synthesizer