JPS59212947A - 緩衝記憶情報確認方式 - Google Patents
緩衝記憶情報確認方式Info
- Publication number
- JPS59212947A JPS59212947A JP58087323A JP8732383A JPS59212947A JP S59212947 A JPS59212947 A JP S59212947A JP 58087323 A JP58087323 A JP 58087323A JP 8732383 A JP8732383 A JP 8732383A JP S59212947 A JPS59212947 A JP S59212947A
- Authority
- JP
- Japan
- Prior art keywords
- information
- buffer
- register
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 17
- 238000012790 confirmation Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000012795 verification Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 241000287462 Phalacrocorax carbo Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Computer And Data Communications (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は緩衝記憶情報確認方式、特に緩衝Vジスタが有
する転送情報(Cの情報には一般データ、制御情報、駆
動情報等が含まれる)を読取り記憶した緩衝記憶装置の
記憶情報を検査確認する緩衝記憶情報確認方式に関する
っ 従来の緩衝記憶情報確認方式は、緩衝Vジスクから緩衝
記憶装置を介して外部の転送情報受信装置に至る転送径
路溝底において、転送情報に付加されている若しくは付
加する文字毎の奇偶検査用ビットにより1又は一連の文
字の各8ビツトに対して定められた生成多項式によるC
B、C(巡回符号チェックノ演算を行った結果を付加す
ることにより、前記緩衝記憶装置の出力を検査し誤り検
出全可能にすると共に記は情報の正常確認を可能として
いる。
する転送情報(Cの情報には一般データ、制御情報、駆
動情報等が含まれる)を読取り記憶した緩衝記憶装置の
記憶情報を検査確認する緩衝記憶情報確認方式に関する
っ 従来の緩衝記憶情報確認方式は、緩衝Vジスクから緩衝
記憶装置を介して外部の転送情報受信装置に至る転送径
路溝底において、転送情報に付加されている若しくは付
加する文字毎の奇偶検査用ビットにより1又は一連の文
字の各8ビツトに対して定められた生成多項式によるC
B、C(巡回符号チェックノ演算を行った結果を付加す
ることにより、前記緩衝記憶装置の出力を検査し誤り検
出全可能にすると共に記は情報の正常確認を可能として
いる。
一般に、中央制御装置の緩衝レジスタから緩衝記憶装置
を介して外部装置の情報受信装置へ転送される情報は王
記臆装置のほかに中央制御装置の内部で演算された出力
情¥i4.すなわち記憶装置に記憶される一般テーク、
チャネル装置を起動する制御情@、切替保持装置を駆動
する駆動情報等がる。
を介して外部装置の情報受信装置へ転送される情報は王
記臆装置のほかに中央制御装置の内部で演算された出力
情¥i4.すなわち記憶装置に記憶される一般テーク、
チャネル装置を起動する制御情@、切替保持装置を駆動
する駆動情報等がる。
第1図において、中央制御装置10の緩衝Vジスタ11
は王記憶装噴2oからデータを文字単位で取込み記録す
ると共にこの記録データをその壕ま出力する。緩価紀1
.を装置12は緩衝Vジスク11の出力データを訃込時
限q+ wに受入れ記憶する。中央副面1装置1oがデ
ータの送出先となる情報受信装置3oの情報受入条件に
合わせた時期の読取時限TBによってe衝記瞳装置12
からのデータ出力全制御することにより、緩衝記憶装置
M12に記1意されたデータが中央制御4]装置1oか
ら出力される。Cの転送データは緩衝Vジスタ11の記
録から緩@記1.@装@12の出方まで追加・削除・変
更なしで転送される。一般に、記憶回路において書込時
あるいは読取時など何等かの原因でビット誤f)k生じ
データが変化することがある。
は王記憶装噴2oからデータを文字単位で取込み記録す
ると共にこの記録データをその壕ま出力する。緩価紀1
.を装置12は緩衝Vジスク11の出力データを訃込時
限q+ wに受入れ記憶する。中央副面1装置1oがデ
ータの送出先となる情報受信装置3oの情報受入条件に
合わせた時期の読取時限TBによってe衝記瞳装置12
からのデータ出力全制御することにより、緩衝記憶装置
M12に記1意されたデータが中央制御4]装置1oか
ら出力される。Cの転送データは緩衝Vジスタ11の記
録から緩@記1.@装@12の出方まで追加・削除・変
更なしで転送される。一般に、記憶回路において書込時
あるいは読取時など何等かの原因でビット誤f)k生じ
データが変化することがある。
これに対し既述の奇偶倹青用ビ・ントもしくはCfLC
演算符号が付加され、−受信時にデータの正常が確認さ
れている。
演算符号が付加され、−受信時にデータの正常が確認さ
れている。
従来の緩衝記憶情報確認方式に採用されている奇偶検査
によるビット誤り検出は緩衝記憶装置から文字を読取る
ときに可能であるが、誤りが検出された文字だけの善転
送は不可能で、データとしての一連の文字を最初から転
送し直す方法が採られている。又、C几C演算符号によ
る誤’)@出方式も、一連の文字群に対してCRC演算
をして効率化をはかっているので、誤り検出時には最初
の文字から転送し直す必要がある。このように倒れの方
法も情報の転送遅れが生じるばかりか、最悪条件では情
報全最初から転送し直すという事態となり、システムの
処理能率を低下させると−う問題点を持つ。
によるビット誤り検出は緩衝記憶装置から文字を読取る
ときに可能であるが、誤りが検出された文字だけの善転
送は不可能で、データとしての一連の文字を最初から転
送し直す方法が採られている。又、C几C演算符号によ
る誤’)@出方式も、一連の文字群に対してCRC演算
をして効率化をはかっているので、誤り検出時には最初
の文字から転送し直す必要がある。このように倒れの方
法も情報の転送遅れが生じるばかりか、最悪条件では情
報全最初から転送し直すという事態となり、システムの
処理能率を低下させると−う問題点を持つ。
本発明の目的は、緩衝Vジスタから緩衝記憶装置に文字
又は語等金記憶したとき、直ちに記憶内容を検査する照
合手段を設けることにより上記問題点全除去し、+i稚
転送の遅れをなくシ、且つシステムの処理能重金向上さ
せ得る緩衝記憶情報確認方式を提供することにある。
又は語等金記憶したとき、直ちに記憶内容を検査する照
合手段を設けることにより上記問題点全除去し、+i稚
転送の遅れをなくシ、且つシステムの処理能重金向上さ
せ得る緩衝記憶情報確認方式を提供することにある。
本発明による緩衝記憶情報確認方式は、緩衝Vジスタか
ら転送情報ヲ読取って記憶する緩衝記憶装置の記憶情報
を検査確認する緩衝記憶情報確認方式において、前記緩
衝Vジスタが有する転送情報を受けると同時に前記緩衝
記は装置に記憶された記憶情報全受け、この記憶情報と
前記転送情報とを比較照合し、一致したときは一致情報
を前記緩衝ノジスタヘ又不一致のときは不一致情報金前
記緩衝記憶装置へ所定の時期に出方する情報確認手段金
偏え、前記緩衝Vジスタは前記一致情報を受けたときに
前位装置から次の転送情報全取込み、又前記緩衝記憶装
置は前記不一致情報を受けたときに照合した前屈記憶情
報を抹消すると共に前記緩衝Vジスタが有する前記転送
情報を再度読取って記1意することを特徴とする。
ら転送情報ヲ読取って記憶する緩衝記憶装置の記憶情報
を検査確認する緩衝記憶情報確認方式において、前記緩
衝Vジスタが有する転送情報を受けると同時に前記緩衝
記は装置に記憶された記憶情報全受け、この記憶情報と
前記転送情報とを比較照合し、一致したときは一致情報
を前記緩衝ノジスタヘ又不一致のときは不一致情報金前
記緩衝記憶装置へ所定の時期に出方する情報確認手段金
偏え、前記緩衝Vジスタは前記一致情報を受けたときに
前位装置から次の転送情報全取込み、又前記緩衝記憶装
置は前記不一致情報を受けたときに照合した前屈記憶情
報を抹消すると共に前記緩衝Vジスタが有する前記転送
情報を再度読取って記1意することを特徴とする。
次に1本発明を実焔例により図面を参照して説明する。
第21図は本発明の緩衝記憶装置の一実権例を示す機能
ブロック図、第3図は第2図の主要部におけるメイムテ
ヤート、又第4図は第2図の主要動作子Ill示すフロ
ーチャートである。
ブロック図、第3図は第2図の主要部におけるメイムテ
ヤート、又第4図は第2図の主要動作子Ill示すフロ
ーチャートである。
第2図において、緩衝Vジスタ21は情イにり−ド40
からデータを受は記録すると共に情報リード41に記録
したデータを出力する。緩衝記1意装置庁22は書込時
限TWに情報リード417!I−弁して出力された緩衝
Vジスタ21の記録データ全書込み記憶すると共に外部
のデータ受信装置に所定のデータをゲート70をブトし
て出力する読取時限111 Bが到来するまで情報リー
ド42に直前に記憶したデータ全出力する。照合手段5
0は、情報リード41及び42を引込み対応したリード
毎のビット符号を照会し一致・不一致を検出する照合回
路53と、この照合回路53の出力である一致・不一致
の情報全入力とし、且っ検査時限Tcに前記一致・不一
致情報をそれぞれ緩衝7ジスタ・緩衝記憶装置に出力す
る二つの論理積(&)回路51・52とを備える。
からデータを受は記録すると共に情報リード41に記録
したデータを出力する。緩衝記1意装置庁22は書込時
限TWに情報リード417!I−弁して出力された緩衝
Vジスタ21の記録データ全書込み記憶すると共に外部
のデータ受信装置に所定のデータをゲート70をブトし
て出力する読取時限111 Bが到来するまで情報リー
ド42に直前に記憶したデータ全出力する。照合手段5
0は、情報リード41及び42を引込み対応したリード
毎のビット符号を照会し一致・不一致を検出する照合回
路53と、この照合回路53の出力である一致・不一致
の情報全入力とし、且っ検査時限Tcに前記一致・不一
致情報をそれぞれ緩衝7ジスタ・緩衝記憶装置に出力す
る二つの論理積(&)回路51・52とを備える。
次に、第3図のタイムチャート及び第4図の70−チャ
ートによ!ll第2図における機能ブロック間のデータ
・情報授受及び機能動作の手順について第2図を併せ参
照して説明するっ第3図中の一部に記載された0印番号
符号は第4図における動作ステップ番号を示す、まず、
緩衝Vジスタ21は情報リード40からデータ“0“を
取込み記録すると共にf′#報リード41に0の記録デ
ータ“0“全出力する(動作ステップ■へ次に、緩衝記
は装置22は書込時限Twの情@を得て情報リード41
に出力されているデータ“0“全読取り自己の記1意領
戟a(/C書込むと共に書込み記憶したデータ゛0“勿
情報リード42に出方する(r!JIJ作ステ・ツブ■
う。照合手段5oの照合回路53は、常時情報リード4
1及び42のそれぞれの出方情報A及びB2取込み比較
照合してbる。動作ステップ■で記録し且つ出方したデ
ータ“0″を情%Aとし、又動作ステップ■で書込み記
憶し且つ出力したデータ“0“茫情報Bとして、照合回
路53は情報A及びBを比較照合する(動作ステップ■
へ照合回路53は一致A=B・不一致A〜Bのそれぞれ
の出力?論理積回路51・52のそれぞれにビット符号
“l“で人力し、又検査時限TC力I論理積回路51・
52のそれぞれに同時にビ・ソト符号“1“全人力する
。@を時限Tcで照会回路53から情報A−Bの一致A
=Bが出力されているときは、論理積回路51がビ・ソ
ト符号” 1″金出力して緩衝Vジスメ21に情報リー
ド61を介して報告することにより、緩衝Vジスタ21
は記録中のデータ“0“全抹消する( 8JtJ作ステ
・ツブ■)と共に次のデータ“1“を情報リード40か
ら新しく取込み記録する次の動作ステ・ンプ■に戻る。
ートによ!ll第2図における機能ブロック間のデータ
・情報授受及び機能動作の手順について第2図を併せ参
照して説明するっ第3図中の一部に記載された0印番号
符号は第4図における動作ステップ番号を示す、まず、
緩衝Vジスタ21は情報リード40からデータ“0“を
取込み記録すると共にf′#報リード41に0の記録デ
ータ“0“全出力する(動作ステップ■へ次に、緩衝記
は装置22は書込時限Twの情@を得て情報リード41
に出力されているデータ“0“全読取り自己の記1意領
戟a(/C書込むと共に書込み記憶したデータ゛0“勿
情報リード42に出方する(r!JIJ作ステ・ツブ■
う。照合手段5oの照合回路53は、常時情報リード4
1及び42のそれぞれの出方情報A及びB2取込み比較
照合してbる。動作ステップ■で記録し且つ出方したデ
ータ“0″を情%Aとし、又動作ステップ■で書込み記
憶し且つ出力したデータ“0“茫情報Bとして、照合回
路53は情報A及びBを比較照合する(動作ステップ■
へ照合回路53は一致A=B・不一致A〜Bのそれぞれ
の出力?論理積回路51・52のそれぞれにビット符号
“l“で人力し、又検査時限TC力I論理積回路51・
52のそれぞれに同時にビ・ソト符号“1“全人力する
。@を時限Tcで照会回路53から情報A−Bの一致A
=Bが出力されているときは、論理積回路51がビ・ソ
ト符号” 1″金出力して緩衝Vジスメ21に情報リー
ド61を介して報告することにより、緩衝Vジスタ21
は記録中のデータ“0“全抹消する( 8JtJ作ステ
・ツブ■)と共に次のデータ“1“を情報リード40か
ら新しく取込み記録する次の動作ステ・ンプ■に戻る。
又、情報Aがデータ“1“にかかわらず、情報Bがデー
タ“1”でない情報A−Bの不一致A暢Bのとす、検査
時限Tcで論理積回路52がビット符号“1″を出力し
て緩衝記憶装置22に情報リード62を介して報告する
ことにより、緩衝記憶装置22は最近に記憶したデータ
“°Δ“を抹消する(動作ステップ■〕と共に次に続く
書込時限’l’−wで改めて情報リード41茫ブrして
出力されているデータ“1“を件込み記憶する動作ステ
ップ■に戻る。この動作ステップ■から動作ステップ■
を経て動作ステップ■に戻る動作手順の間、緩衝Vジス
タ21のd己録データ“1“は変更されず、比較回路5
3から情報の一致A二Bの報告を受けて進行する動作ス
テップ■もしくは情報の不一致A〜Bの報告忙受けて進
行する動作ステップ■を連続繰返して所定の回数に達し
ざイ報が発せられるまで、確保される。一方、連続して
燥返す書込時限TW及び検査時限1゛cの間隙にある読
取時限TRは中央1g1Jfa1装置の制御手段(図示
されていない)によ’) t!IJ限され、データ転送
の緩衝時間調整機能により書込まれたデータ”0”、“
ビ、・・・を緩衝記憶装置22から情報リード42.ゲ
ート70を介して外部の情報受信装置に送出し読取らせ
ると共に緩衝記1意装置22は送出したデータ”O“、
“1“、・・・全順次抹消して(動作ステップ■)、一
つのデータ転送が終了する。
タ“1”でない情報A−Bの不一致A暢Bのとす、検査
時限Tcで論理積回路52がビット符号“1″を出力し
て緩衝記憶装置22に情報リード62を介して報告する
ことにより、緩衝記憶装置22は最近に記憶したデータ
“°Δ“を抹消する(動作ステップ■〕と共に次に続く
書込時限’l’−wで改めて情報リード41茫ブrして
出力されているデータ“1“を件込み記憶する動作ステ
ップ■に戻る。この動作ステップ■から動作ステップ■
を経て動作ステップ■に戻る動作手順の間、緩衝Vジス
タ21のd己録データ“1“は変更されず、比較回路5
3から情報の一致A二Bの報告を受けて進行する動作ス
テップ■もしくは情報の不一致A〜Bの報告忙受けて進
行する動作ステップ■を連続繰返して所定の回数に達し
ざイ報が発せられるまで、確保される。一方、連続して
燥返す書込時限TW及び検査時限1゛cの間隙にある読
取時限TRは中央1g1Jfa1装置の制御手段(図示
されていない)によ’) t!IJ限され、データ転送
の緩衝時間調整機能により書込まれたデータ”0”、“
ビ、・・・を緩衝記憶装置22から情報リード42.ゲ
ート70を介して外部の情報受信装置に送出し読取らせ
ると共に緩衝記1意装置22は送出したデータ”O“、
“1“、・・・全順次抹消して(動作ステップ■)、一
つのデータ転送が終了する。
上記実姉例では、照合手段を一つの照合回路と二つの論
理積回路との構成で説明したが、二つの情報の照合と、
この一致・不一致を所定の時期に出力できる機能手段と
を備えれば、上記説明内容に限定されるものではない。
理積回路との構成で説明したが、二つの情報の照合と、
この一致・不一致を所定の時期に出力できる機能手段と
を備えれば、上記説明内容に限定されるものではない。
伝送情報をデータで説明したが既述のように制御情報・
駆動情報等の情報も含まれる。又、中央制御装置の構成
要素として説明したが、Vジスタ及び記憶装置がそれぞ
れ中央制御装置と独立しており、共通バスをdrLで中
央処理装置又はシステム制御部により制御されても同一
機能全発揮できる。
駆動情報等の情報も含まれる。又、中央制御装置の構成
要素として説明したが、Vジスタ及び記憶装置がそれぞ
れ中央制御装置と独立しており、共通バスをdrLで中
央処理装置又はシステム制御部により制御されても同一
機能全発揮できる。
以上説明したように、本発明によれば緩衝記憶装置が書
込み記憶する緩衝Vジスタの出力情報とこの記憶した情
報の出力とを引込み比較照合し、この結果全前記緩衝V
ジスタ及び緩衝記憶装置に饋還する情報確認手段を追加
することにょハ読取・書込み時に生じる情報の誤りに対
する情報転送遅れの減少且つシステムの処理能率向上と
いう効、果が得られるっ
込み記憶する緩衝Vジスタの出力情報とこの記憶した情
報の出力とを引込み比較照合し、この結果全前記緩衝V
ジスタ及び緩衝記憶装置に饋還する情報確認手段を追加
することにょハ読取・書込み時に生じる情報の誤りに対
する情報転送遅れの減少且つシステムの処理能率向上と
いう効、果が得られるっ
第1図は従来の緩衝記憶情@確認方式の−溝成例を示す
機能ブロック図、第2図は本発明の緩衝記憶情報確認方
式の一実箔例を示す機能ブロック図、第3図は第2図の
主要部におけるタイムチャート、又第4図は第2図の主
要動作手順を示すフローチャートである。 21・・・・・・緩衝Vジスタ、22・・・・・・緩衝
記憶装置、40、 41. 42. 61. 62・・
・・・・情報リード、50・・・・・・照合手段(情報
確認手段)、 51. 52・・・・・・論理積回路
、53・・・・・・照合回路。
機能ブロック図、第2図は本発明の緩衝記憶情報確認方
式の一実箔例を示す機能ブロック図、第3図は第2図の
主要部におけるタイムチャート、又第4図は第2図の主
要動作手順を示すフローチャートである。 21・・・・・・緩衝Vジスタ、22・・・・・・緩衝
記憶装置、40、 41. 42. 61. 62・・
・・・・情報リード、50・・・・・・照合手段(情報
確認手段)、 51. 52・・・・・・論理積回路
、53・・・・・・照合回路。
Claims (1)
- 緩衝Vジスタから転送情報を読取って記憶する緩衝記憶
装置の記憶情報を検査確認する緩衝記は情報確認方式に
おいて、前記緩衝Vジスタが有する転送情報を受けると
同時に前記緩衝記憶装置に記憶された記憶情報を受け、
この記憶情報と前記転送情報と全比較照合し、一致した
ときは一致情報を前記緩衝Vジスクヘ又不一致のときは
不一致情報を前記緩衝記憶装置へ所定の時期に出力する
情報確認手段を備え、前記緩衝ノジスタは前記一致情報
全受けたときに前位装置から次の転送情報全取込み、又
前記緩衝記憶装置は前記不一致情報を受けたときに照合
した前記記憶情報全抹消すると共に前記緩衝Vジスタが
有する前記転送情報を再度読取って記憶することを特徴
とする緩衝記憶情報確認方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58087323A JPS59212947A (ja) | 1983-05-18 | 1983-05-18 | 緩衝記憶情報確認方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58087323A JPS59212947A (ja) | 1983-05-18 | 1983-05-18 | 緩衝記憶情報確認方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59212947A true JPS59212947A (ja) | 1984-12-01 |
Family
ID=13911643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58087323A Pending JPS59212947A (ja) | 1983-05-18 | 1983-05-18 | 緩衝記憶情報確認方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59212947A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107562642A (zh) * | 2017-07-21 | 2018-01-09 | 华为技术有限公司 | 检查点淘汰方法和装置 |
-
1983
- 1983-05-18 JP JP58087323A patent/JPS59212947A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107562642A (zh) * | 2017-07-21 | 2018-01-09 | 华为技术有限公司 | 检查点淘汰方法和装置 |
CN107562642B (zh) * | 2017-07-21 | 2020-03-20 | 华为技术有限公司 | 检查点淘汰方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5216633A (en) | Nonvolatile semiconductor memory device including access code circuitry | |
US7444540B2 (en) | Memory mirroring apparatus and method | |
CN101903956B (zh) | 自我计时错误校正码评估系统及方法 | |
KR950033824A (ko) | 하드웨어에 의해 메모리의 ecc에러를 자동적으로 스크러빙하는 방법 및 장치 | |
JPH029063A (ja) | ディスク制御装置 | |
US5696776A (en) | Data transmission method in a real-time data processing system | |
JPS59212947A (ja) | 緩衝記憶情報確認方式 | |
JPH08194784A (ja) | スマートカードの入出力装置 | |
JP3178914B2 (ja) | 半導体ファイル装置 | |
US3286235A (en) | Information storage system | |
JPS6059433A (ja) | バツフア制御回路 | |
US5694400A (en) | Checking data integrity in buffered data transmission | |
US20220319625A1 (en) | Semiconductor device and semiconductor system for testing error correction circuit | |
WO2024087528A1 (zh) | 数据传输电路、电路控制方法和存储器 | |
CN118796540A (zh) | 校验码产生方法及存储器 | |
JPS61169952A (ja) | メモリ1ビツトエラ−修正機能の自動確認方法 | |
JPS59132500A (ja) | 2ビツト誤り訂正方式 | |
JP4742561B2 (ja) | 記憶装置、データ処理システムおよびメモリ制御方法 | |
SU896626A1 (ru) | Устройство дл контрол ввода-вывода | |
JPS63216150A (ja) | 記憶装置 | |
CN112631823A (zh) | 文件的处理方法及装置 | |
SU1120412A1 (ru) | Запоминающее устройство с контролем | |
JP3114177B2 (ja) | エラー訂正回路 | |
JPS5876363A (ja) | 列車番号表示装置 | |
SU1444882A2 (ru) | Устройство дл записи информации в полупроводниковые блоки посто нной пам ти |