JPS59210172A

JPS59210172A - 電子式識別装置

Info

Publication number: JPS59210172A
Application number: JP59093095A
Authority: JP
Inventors: ジヤン・ルイ・サボワエ; アラン・モレ
Original assignee: Individual
Current assignee: Individual
Priority date: 1983-05-11
Filing date: 1984-05-11
Publication date: 1984-11-28
Also published as: FR2545958B1; FR2545958A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［＃業Ｉ；の利用分野］本発明は、機械を操作しようとする人等を識別するため
の、電子式識別装置に関するものである。

人を識別するための装置は数多くの用途を有する。例え
ば、ドアを開けたり、時間給雇用者の管理をしたり、複
写機のような多数の人に使用される機器を管理したりす
ることに応用される。又、窓口不要の自動金銭引き出し
にも応用される。

［従来技術］従来の識別装置として、識別コードを含む着脱可能な部
分が、識別される人の身につけるバッジの形にされたも
のがある。

その識別コードはパンチや磁気テープによって、バッジ
に組込まれるが、読みとり装置が複雑になる−１；、そ
の識別コードは予想される犯人によって簡単に見破られ
てしまう。

他の識別装置として１着脱可能な部分を識別コードを記
憶する電子キーの形にしたものがある。

しかし、そのコードは、ロックに似ているが電子的に作
動するよみとり装置によって見破られて解読されるおそ
れがある。（米国特許Ｎｏ、４０３８６３７参照）フランス特許Ｎｏ、２３６３８３７の装置においては、
プログラマブルメモリキーが使用され、識別コードはキ
ーの中に位置する循環レジスタの中に含まれている。キ
ーに含まれている情報は前記ロックの中のクロックによ
って生ずるパルスを使用した電子ロックによって読み取
られる。このようにして得られた情報は、２つのコード
の同一性と命令１例えば掛金をはずせという命令、とを
決定するために、ロックの中に記憶されたコードと比較
される。

しかしながら、この装置には、識別コードを決定する循
環レジスタがこの装置についての知識がある技術者によ
って比較的簡単に読み取られるから、電子キーが不正に
複製されるという大きな危険が存在する。

識別コードが不正に探知されることをより困難にするた
め、キーとロックの両方におけるコードをランダムに変
更する等のさまざまな改良がこの装置に対してなされた
。これらの方法によってコ−ドを不ｊ１−に探知するこ
とは相当に困難なことになったが、それでも不１−［モ
探知を完全になくすまでに１オ至っていない。

［発明の目的］末完’５１の目的は、可動部と周定部からなり、可動部
内のコードを不正に探知しようとするとそのコードが破
壊してしまう電子式コード識別装置を提供することにあ
る。

本発明の他の目的は可動部の所持者に固定部の反応動作
を知らせることができるキーボードの使用ｎＴ能な′電
子式コード識別装置を提供することにある。

［発明の構成］前記目的を達成するため、本発明の装置は、読み取るメ
モリに接続された電子識別コードを含む）１＜前にプロ
グラムされた受動メモリ争ゾーンを備えたり動部と、前
記可動部に組合わされる固定部とからなり、電流供給装
置と、前記電子識別コードを前記メモリにロードして前
記可動部に読みとらせる少なくとも一個のローディング
・パルスを提供するために設けられた電子装置と、前記
可動部に読み取られて前記固定部のメモリへ伝送される
メモリの内容を読み取る電子装置と、比較のための比較
装置を備え、前記固定部において前記内容は前記固定部
内に含まれるコードと共に伝送され、前記事前にプログ
ラムごれた受動メモリ争ゾーンに含まれる前記コードを
読み取ろうとする試行が所定のＮ回不成功に終ると、前
記事前にプログラムされたメモリ・ゾーンを破壊するよ
うに仕組まれた回路が前記可動部に設けられたことを特
徴とする。

本発明の装置を以下に述べる好ましい実施例に基づいて
説明する。

［実施例］第１図に示す固定部と、第２図に示す可動部について詳
細を説明する前に、これら両部が連動する様態を筒中に
説明したい。

このクロックは２つのターミナルＡ、Ｂから成り、それ
らはキーがロックに差し込まれるとキーのターミナルＡ
、Ｂは互いに連結されて、相当するロックのターミナル
を短絡させる。ロックはキーが差しこまれると、キーの
ターミナルＡ、Ｂに電圧を送る。キーには電源は供給さ
れていない。

ロックはキーのアースターミナルＭと共動する。アース
ターミナルＭを備えているので、ロックのアースとキー
のアースは接続される。キーのターミナルＤは、キーが
ロックに差し込まれたとき、ロックの出力ターミナルＤ
と共にアースされる。

キーの作動とロックの作動を同期させるため、ロックは
クロックを備え、それはキーのターミナルＨを通ってキ
ーへ到達するクロックパルスを発信する。

ロックはまたローディングφターミナルＣを備え、ロッ
クは、それを通してかつそれに対応するキーのターミナ
ルＣを介して、キーのコードとロックのコードを比較す
るため、キーに対してキーのコードをロックへ伝送する
指令を出す。コードは対応するターミナルＳによって伝
送される。

キーはまたターミナルＥを備え、それはロックにおいて
呼応するターミナルを持たず、巾にキー・ホルダーに！
ｊ−えられたコードのキーへの導入のためのものである
。

木実薙倒において、比較されるコードは２４のビットを
持ち、ロックは直列につないだ６個のコンパレータｔ−
ｅより成り、そのおのおのが４ビットずつ持っている。

比較の結果はコンパレータ６のターミナル７に現れるか
らである。２４ビツトのうち１６ビツトはキーボード８
によって導入され、８ビツトはブレーキ・スイッチ９に
よって同様に導入される。

キーボードシステムは、キーボード８に付属していて、
コードディング回路ＩＯから成る。起動ディジットのコ
ードＢ、Ｃ，Ｄ　（デシマルやバイナリ・コード）はコ
ーグ１０の４つのターミナルＡ、Ｂ、Ｃ，Ｄの１−に置
かれる。コーグ１０のターミナル１１によって発信され
たパルスはデータが与えられるのを妨害する。この指令
によって起動し０たカウンタ１２は、素子１３とインバータ１４とによっ
てデコードされたとき、コンパレータ１のチャンネルＡ
１〜Ａ４１−に置かれた最初のディジットがバッファメ
モリ１５にロードされるようにする。２番目のディジッ
トはバッファメモリ１６によって呼び出され、コンパレ
ータのチャネルＡｔ〜＾４［−に位Ｒする。同様に、３
番目、４番［１のディジットはバッファメモリｌ？、１
８によって呼び出される。このようにして制御許可が）
・リガ回路１８へ送られ、ゲート２０でコンパレータの
ターミナル７からの情報を通過させる。比較の結果が正
ならば、Ｉ・リガ回路２１は起動され、もし正でなけれ
ばエラー表示がなされ作動は再びびやり直さなければな
らない。コードが入力される前にキーが掛けられなけれ
ばならない。

コンパレータ１〜６のチャネル８１〜Ｂ４には３個の循
環レジスタ２２．２３．２４の出力ＱＡ−Ｑ）Ｉが供給
され、それらの循環レジスタにはターミナルＳと、ゲー
ト２５と最初のレジスタ２２の入力Ｅからグーえられる
。第２図に示すキーの中に含まれている識別コードは、
ロックの中にあるコードと比較される３つめのレジスタ
に直列に導入される。

ロックは２つのカウンタ２７．２８から成る１つのロー
ディング変調回路を備える。カウンタ２７は、それ自身
の入Ｄ　Ｈのローディング回路により発信されたローデ
ィング・パルスを受けとる。２個のカウンタ２７．２８
の出ＬＩＱＡ−ＱＤは、ＮＡＮＤゲート３１の８個の出
力に接続されている４個のブレーキ・スイッチ３００２
個のグループに接続されている。ゲート３１の出力は単
安定マルチバイブレータ３２の出力Ａに接続され、ゲー
ト３１の出力Ｑは読み取り回路３３の入力に接続されて
いる。中安定マルチバイブレーク３２の出力Ｑは、ゲー
ト３４によってローディング回路の最初のトリガ回路の
ゼロ・リセット人力Ｒに接続されていル。ローディング
回路はさらに、２番目のトリガ回路３６、ゲート３７゜
そしてクロック回路３８を備える。

読み取り回路について言えば、それは２つのトリガ回路
３９．４０と、ゲート４１と、すでに説明しであるクロ
ック回路から成る。読み取り回路３３はロックのターミ
ナルＨにクロックパルスをイ共１合することがわかる。

読み取り回路３３の出力は、さらにクロック変調回路４
２の入力に接続され、その回路は３個のカウンタ４３．
４４．４５のグループと、あらかじめプログラムされた
カウンタ４５の出力ＱＡ、　ＱＢ、　ＱＣ，ＱＤに接続
される。４個のブレーキスイッチ４６と、あらかじめプ
ログラムされかつカウンタ４４の出力ＱＡ−ＱＤに接続
される４個のブレーキ番スイッチと、ＮＡＮＤゲート４
８からなる。そのＮＡＮＤゲートの８個の入力は８個の
ブレーキ・スイッチと接続しかつ出力は３番目のカウン
タ４５の入力Ｈに接続される。カウンタ４５の出力は４
個のブレーキ・スイッチと連動する。４個のブレーキス
イッチ４９は、クロック変調回路４２からＮＡＮＤゲー
ト５０の４個の人力に接続されている。

これらの異なった装置の配列は、さまざまのブレーキ・
スイッチ４８．４７．４９の位置に依存する回路３３に
よって、多くのクロックパルスや読み取りパルスが発信
された後に、信号を発信するゲート　３２５０の出力という結果になる。２個のカウンタ４３．４
４によって定義される数は、１サイクルの読み取りパル
スの数に相当する。カウンタ４５で定義された数がサイ
クルの総数に相当するからである。変調全回路４２から
定義される合計数値はこれら二つの数の積である。

ゲート４８の出力は、単安定マルチバイブレータ５１の
入力Ａに接続され、その出力ＱはＮＡＮＤゲート５２の
一つに接続され、そのゲートは、ゲート５２によって信
号が発信されたときに、カウンタ４３．４４がそれ自身
の入力Ｒによってゼロにリセットされるようにする。こ
のようにして、最初の二個のカウンタ４３．４４は、そ
れぞれのサイクルが３番目のカウンタ４５によって数え
られた後にゼロにリセットされる。

このように決定された読み取りパルスの数が読み取り回
路３３によって発信されたとき、インバータ３３によっ
て伝達されたゲート５０の出力信号はゲート２５の一つ
の入力に表われ、そのゲートの出力はキーの出力信号を
受けとる入力ターミナルＳに４接続される。このようにしてキーの中に含まれるコード
は、所定数の読み取りパルスがクロック変調回路４２に
よって発信された後にのみ循環レジスタ２２．２３．２
４へ導入される。インへ−夕５３も又、読み取り回路３
３から発信されたクロック・パルスを２番］」の山［１
で受けとるＮＡＮＤゲート５４の入力の一つへと渡され
る。

汀いかえれば、数が五個のカウンタ４３．４４．４５に
よって決定されるクロック・パルスによって所定数の順
列の交換が生じた後に、読み取り回路３３によって発信
されるゲート５４を通過する新しい読み取りパルスは読
み取り停止回路５５の入力へ伝達される。

この後者の回路はカウンタ５６を備え、その出口ＱＤは
インバータ５８によってトリガ回路５７の人力Ｔに接続
されている。それはまたＮＡＮＤゲート５９を備え、そ
の入力はカウンタ５６の出力ＱＤとトリガ回路５７の出
力Ｑにそれぞれ接続されている。

ゲート５８の出力は読み取り回路３３を停止させる信号
が発信されるようにする単安定マルチパイブレ１　ら −タ６０の入［１へ渡される。

ロックはまた、連続試行を許可する回路６１を備え、そ
の回路の出力はドライバ６３によって警報装置６２に接
続され、その警報装置は４番目の連続した不成功の試行
後に起動される。この回路は３個のトリガ回路６４．６
５．６６から成り、最初の回路は読み取り停止回路５５
の出力Ｑによって、制御される。読み取り停止回路５５
の出力はゲート２１の入口に渡され、そのゲートは一方
ではドライバＧ８によってリレー６７を制御し、このリ
レー６７は常に制御を引き受け、他方では単安定マルチ
バイブレータ７０とドライバ７１によってリレー６８を
制御し、このリレーは一時的制御を引き受ける。２個の
リレー６７．６９の紹合せはこのようにロックの力の段
階を形づくる。リレー６７は例えば掛金や車の点火装置
を制御でき、リレー６９は例えば車のスタータを制御で
きる。

ロックはまた。ゼロにリセットするための最初の回路７
３を備え、その回路は、タイム・スイッチ７５の信号を
入力Ａにおいて受けとる単安定マルチバイブレータ７４
を備える。単安定マルチパイプレーク７４は一ド降フロ
ントの信号、すなわちキーの接続で、ターミナルＤをア
ースする結果として反応をする。単安定マルチバイブレ
ータ７４の出力ＱはＡＮＤゲート７６の入力の１つに接
続され、そのゲ−４の出力信号は３個のレジスタ２２．
２３，２４がゼロにリセットされるようにする。単安定
マルチバイブレータはまたゲー！・５２の入力の一つに
接続され、そのゲートの出力はカウンタ４３．４４をゼ
ロにリセットする。単安定マルチバイブレータ７４の出
ｈ　Ｑは、ロード変調回路２６のカウンタ２７．２８と
カウンタ４５．５６と、トリガ回路５７とを、続くイン
バータ７７によってゼロにリセットするのに役立つ。

ゼロにリセットするための２番目の回路７８は、キーが
はずれたときに、すべてのトリが回路とカウンタがゼロ
にリセットされるようにし、電流が断たれるようにする
。この回路は２個の単安定マルチバイブレータ７９．８
０を備え、それらは階段状に接続されている。単安定マ
ルチバイブレータ７８の出力Ｑは単安定マルチバイブレ
ータ７日の入力Ａ　７６に接続されている。単安定マルチバイブレータ７９はそ
の人力Ｂにおいてタイム・スイッチ８１の出力信号を受
けとり、−に昇フロントを持つ信号、すなわちキーの引
きぬきに反応する。非常に短いパルスを生じる単安定マ
ルチバイブレータ８０の出力はゲート７６のもう一方の
入力へ接続され、そのゲートは前にも述べられた通り、
レジスタ２２．２３．２４がゼロにリセットされるよう
にする。単安定マルチバイブレータ８０の出力Ｑはまた
ゲート７６の入力の一つに接続されている。

キーが抜かれると、インバータ８２によってトリガ回路
８３の入力Ｔに渡されたタイムスイッチ８１の出力にお
ける信号は、増幅器８４によって電源回路８６のリレー
８５が引かれて電流が断たれるようにする。トリガ回路
８３はその人力Ｒによってゼロにリセットされ、その入
力はキーがロックから離されたときに単安定マルチバイ
ブレータ８０の出力Ｑに接続される。ＡＮＤゲート８７
はその入力の一つにおいてインバータ８２からの信号を
受けとり、もう一方の入力においてゲート７６からの信
号を受けと８る。ゲーＩ・８７の出力信号は、キーがはずされたとき
タイム・スイッチ８１の時間遅延の満ｒによってトリガ
回路２１がゼロにリセットされることを訂す。

連続試行を許可する回路６１のトリガ回路６４゜６５．
６６はＡＮＤゲート８８によってゼロにリセッＩ・され
、そのゲートの入力の１つがトリが回路２１によって供
給され、そのインバータは、トリガ回路３９をゼロにリ
セットするためのゲート３４とゲート８１にも供給する
回路９０によって供給されている。

第１図に示されたロックがどのように作動するか述べる
前に、ロックと共動するようにされている第２図に示さ
れたキーについて述べる。

キーは７個のターミナルＡ、Ｂ、Ｃ，Ｄ、Ｈ１Ｓ、Ｍを
備え、それらはロックの同じ符号のターミナルと対応し
ている。それはまたコードがキーに導入されるのを許す
ターミナルＥを備える。キーはいかなるエネルギー源も
持っていないことに注ｌ］されなければならない。エネ
ルギーはロックによって、ターミナルＡ、Ｂを介してキ
ーに供給きれる。キーはロックと同じ数のビットをもつ
コー　ドを含み、その数は２４である。このコードは同
じ数のセル１００に対応する。しかし、図においては３
個だけしか示されていない。これらセル１００は階段状
に接続され、それらおのおのは３個のトリガ回路Ｒ−Ｓ
ｌｏｔ　、１０２．１０３．２個のスリーステートドラ
イバ１０４　、１０５　、そして２個のＮＡＮＤゲート
１０８　、１０７からなる。それぞれは２個のフユーズ
１０８　、１０９を持ち、それらは所望されたコードに
よって燃えてしまう。

ゲー１−１０８　、１０７のそれぞれの入力の一つは５
個の人力Ａ、Ｂ、Ｃ，Ｄ、Ｅをもつデコーダ１１０の出
力１〜２４によって制御され、その５個の入力は循環レ
ジスタを形成する５個のトリガ回路１１１〜１１５の出
口Ｑによって制御されている。デコーダ１１０の２４個
の出力はまた、２４個のフユーズ１１６をもつターミナ
ルの一方に接続され、そのターミナルの他方はスリース
チートゲ−１−１１７の入力に並列に接続されている。

後者のゲートの出力は３個の入力をもつＡＮＤゲー）！
１８の入力の一９つに供給され、そのゲートの出力は、３個の入力をもつ
ＮＡＮＤゲート１１９とトリガ回路１０２のすべての入
力にとに並列に接続されている。そのＮＡＮＤゲートの
出力はデコーダの２４番目の出力に接続され、かつイン
バータ１２０によってこのトリガ回路１０２の入力Ｓに
も接続されるセル１００のトリガ回路の入力Ｒに供給さ
れている。ターミナルＥはセル１００のトリガ回路１０
１の入力Ｒに接続され、そのセルはインバータ１２１に
よってコンノヘータ１１０のターミナル２４と共ヤする
。ターミナルえＥは２番目のインバータ１２２によって
この同じトリガ回路の入力Ｓにも接続されている。

キーは許０■された試行回数を制限するためのシステム
１２３を備え、もし数が限度を超過するとそれはキーが
破壊されるようにする。

このシステム１２３は２個のトリガ回路１２４　、１２
５によって形成されたカウンタを有し、トリガ回路の入
力ＴはキーのターミナルＡ、Ｂに接続されている。トリ
ガ回路の出力ターミナルＱはスリーステート回路１０５
．１１７の制御に接続されて（、ｘ１０る。トリガ回路をゼロにリセットするためのターミナル
１２４　、１２５はＮＯＲゲート１２６によって制御さ
れ、その入力の１つはロードターミナルＣによって制御
されており、他方は１：２４のデイバイダ＋２７の出力
Ｑによって制御され、その出力Ｈはインバータ１２８に
よってサプライされ、その入力はターミナルＣに接続さ
れている。

トリガ回路１１１〜１１５を初期化するために、キーは
また抵抗１２９とコンデンサ１３０を持つ積分回路から
成る。抵抗はターミナルＡ、Ｂに接続され、中間の点は
２個の素子１３１　、１３２に接続されている。その逆
転素子１３２の出力はトリガ回路１１１〜１１４の初期
化ターミナルＲを制御している。

第１図及び第２図に示された識別装置は次のように作動
する。キーがロックに差しこまれると、電圧が両方に印
加される。２つのターミナルＡ、Ｂが短絡するからであ
る。ロックの中に置かれているクロック回路は直列のパ
ルスを発信する。タイム・スイッチ７５による時間の遅
延のあと、単安定マルチバイブレータ７４によって生ず
る信号は２ロックの相異なる素子をゼロにリセットするパルスを生
ずる。２回［１の時間遅延後、負のパルスがロード回路
２９によって発信されるようにするシグナルを発信し、
そのパルスはターミナルＣへ渡される。これらのパルス
はデコーダ１１０を起動する循環レジスタ１１１〜１１
５の入力に現れ、そのデコーダはセル＋００のトリガ回
路から成る循環レジスタがロードされるようにする。

回路２８によって発信されたロードパルスはまた。ロー
ド変調回路２６から成るカウンタ２７．２８の入カヘ渡
される。ブレーキ・スイッチ３０のあらかじめ定められ
た位置により、所定数のロードパルスの発信がｒ＝Ｔ能
となる。実際、さまざまなブレーキ・スイッチ３０によ
って決定された数が到着するやいなや、信号はゲート３
１や、ゲート３４によってロード回路が停止されるよう
にする単安定マルチバイブレーク３２によって発信され
る。

読み取りによってキーを複製しようとする不正な試行が
なされたとき、多数のロードパルスの発信がより多くな
ったりより少なくなったりすることで、トリガ回路１０
２の循環レジスタの内容は変化される。

所定の数のロードパルスが発信された後、トリガ回路１
０２によって形成された循環レジスタは決定されたコー
ドを含み、中安定マルチバイブレータ３２によって発信
された回路２６の出力信号は、ロードパルスを停＋にさ
せるようにするだけでなく。

出発するクロックパルスが読み取り回路３３によって発
信されるようにする。これらのパルスはターミナルＨに
現れ、ゲート１１８によって、キーの循環レジスタの中
のさまざまな素子１０２の内容が直列に読み取られるこ
とを可能にする。読み取りパルスは２４に等しくなるた
めに読み取り停止回路によって数えられる。本実施例に
おいては、トリガ回路１０２から成る循環レジスタのビ
ットの数である。ターミナルＳ」二にあられれ、循環レ
ジスタ２２、２３．２４に渡される直列の信号は、コン
パレータ１〜６の中で、一部はブレーキ・スイッチ９に
、一部はバッファ・メモリ１５．１６．１７．１８の出
力によって具体化されているコードと比較され３る。これらブレーキ番スイッチはすべて開いた形で示さ
れているが、そのうちのいくつかな実際は閉じているこ
とは明らかである。

比較が正であれば、コンパレータ６によって出力シグナ
ルは発信される。パルスはトリが回路２１によって生み
だされ、その回路はリレー６７が常に制御され、リレー
６９が一時的に制御され得るようにする。

第２図に示すように、トリガ回路１０２によって形成さ
れる循環レジスタ１士自身閉じており、ターミナルＳに
現われる出力ゲート１１９　、１２０によってレジスタ
の最初の素子１０２の中へ再び印加ぎれる。多数のクロ
ックパルスが、さまざまのブレーキスイッチ４Ｂ、　４
７．４９の位置に依存する回路３３によって発信された
後に、クロック変調回路４２のゲ−１＝５０の出口は信
号を発信する。最初の２個のカウンタ４３，４４によっ
て定義された数は、ｌサイクルの読み取りパルスの数と
対応する。カウンタ４５によって定義された数はサイク
ルの数と対応する。回路４２全体で定義された合計数は
、これら二５４つの数の積に等しい。最初の２個のカウンタ４３．３３
は、カウンタ４５によって数えられるサイクルイσにゼ
ロにリセッｉ・される。

読み取りパルスの定義された数が読み取り回路３３によ
って発信されたとき、インバータ５３により伝達された
ゲート５０の出力信号はゲート２５の最初の入力の−に
に現れ、そのゲートの２番目の入力はトリガ回路１０２
によって形成されたキー・レジスタの出力信号を受けと
めるターミナルＳに接続されている。このようにして、
前記レジスタの内容は、読み取りパルスの決定された数
がクロック変調４２によって発信された後においてのみ
比較される。

ゲート５０の出力は、又、ゲート５４の入力の一つに渡
され、そのゲート５４の二番１１０人力へは回路３３の
発信するクロック・パルスが入る。

このようにして三個のカウンタ４３．４４．４５によっ
て個数の決るクロック・パルスの列が一定数続くと、読
み取り回路３３から発信されてゲート５４を通る新しい
読み取りパルスが読み取り停止回路６５５の人力へ伝送される。

可溶性又は不溶性フユーズによって形成された識別コー
ドはロード回路２９の発信する一定数のローディング・
パルスによってロードされ、トリガ回路＋０２によって
形成された循環レジスタに含まれる識別コードはパルス
がデコーダ１１０　（７）　出力２５に送信されると変
更される。かくして、循環レジスタに含まれるコーディ
ング◆パルスの個数の関数とに変更される。

適当な個数のローディング・パルスが発信Ｓれると、読
み取り回路３３は作動し、五個のカウンタ４３．４４．
４５によって決定Ｓれて一定数のパルスがターミナルＨ
へ送られる。これらの各パルスはトリガ回路１０２によ
って形成された循環レジスタの内容を順列化する。これ
らの順列化の間に出力ターミナルＳに現われる信号は、
ゲート５０の出力に信号が送信されない限り、ゲート２
５が入力を阻止するため、レジスタ２２．２３．２４へ
導入されないことに注目しなければならない。この順列
化が終ると、ゲート２５はトリガ回路１０２により形成
されたサーキュラレジスタのビット数に等しい数の読み
取りパルスを通過させてその内容を読み取らせる。回路
１２３の目的はコードを盗もうとする不正行為がなされ
たときにキーを破壊することである。キーに電圧が印加
される度に、カウンタ１２４　、　＋２５はターミナル
Ｃに正しいイＶＩ数のローディングφパルスが通過して
ゼロにリセットされない限り、加算される。かくして、
カウンタがゼロにリセットされずに四回［１の電圧が印
加されるとトリが回路の出力Ｑにパルスが生じ、それが
スリーステート要素１０５　、　１０７を制御するター
ミナルに渡されるとフユーズ１０８　、１０９を焼失さ
せる。

あらかじめプログラムされた受動メモリφゾーンはその
中に含まれるコードを読もうとする試みがＮ回不成功に
終ると確実に破壊されるという本発明の範囲内において
数多くの゛応用例が得られる。

前記回数Ｎの中に電子装置の不良動作１例えば、生産時
の欠点等のために成功しない試行は入らない。可動部の
確認動作を数回始動し、使用の７同意を与える統計を計算するように改良することもでき
る・例えば、可動部を１０回テストして結果が少なくとも９
同市のときにのみ使用の同意を与える。

２回のエラー後も試行サイクルは続き、エラーはバッフ
ァメモリに置かれ、１０サイクル後同意は与えられず、
内部を読もうとする不止者はエラーの起きたことはわか
らない。

第３ａ図、第３ｂ図、第３Ｃ図、は第１図の固定部の回
路の別の実施例である。

例えば、１０回のテストについて、各テストの止確な再
現によりシステムが見破られないように、できれば、各
ロード変調とクロック変調はランダムに変更されなけれ
ばならない。すなわち、そのつど、回路３０．４Ｂ、４
７．４８のいずれか又はすべての状態を変更し、それに
よって、この例では１０だけ、単安定マルチバイブレー
タ６０をカウンタのクロック入力へ接続しなければなら
ない。この信号は、又、最絆サイクルで破壊されるゲー
トを介して出力命令を出させる。エラーは常に回路６１
９８により分析され、その回路６１は４回のエラー毎に警告
を発する。

第３図は固定部の別の実施例を示す。

可動部においてプログラムを固定部と同様に。

システムの回転毎に変更するか、又は別の変調をプログ
ラムに入れてこれらの過程の結果が同一になるようにし
なければならない。

前者の場合、プログラムはロード゛の始めのマウンティ
ング・フロントによるクロック変調に変更してもよく、
又、クロックの始めのマウンティングＯフロントにおい
てロード変調に変更してもよい。トリガ回路は千鳥配列
でゼロにリセ−／　）してもよい。

第４図の左半部の部分は、第２図の可動部の回路の変形
例を示す。

１−記システムを可動部（第４図）に設けてもよい。

本発明の有効な用途はメモリ番りレディー／　）・カー
ドである。応用例として、ただ一つの固定部だけが可動
部の内容をチェックするためにすべて０の可動部を読み取ることができる「ダイレクトリアル１
固定部を設けることができる。

この場合、この固定部によりテストされるすべてのＩｉ
丁動部に同一のコードを入れ、固定部にデコーダを設け
るだけでよく、各可υ１部の秘密コードを考慮すること
なく承継することができる。

反対に、可動部内の情報、するわち、貸方、借方、ＩＩ
　（’ｊ等の可動部の全ファイルを与える個々の秘密の
ナンバをチェックすることも可能であり、さらにこのフ
ァイルは印刷ドラムにより伝票を発行することもできる
。このように、確認コードを内部に持つ可動部は各種の
プログラム可能なレジスタを使用される機能として持つ
ことができる。

第５図ないし第１０図は、固定部と可動部の他の実施例
を示す。

別の応用として、可動部に使用のつと加算されそのカウ
ントをメモリに入れる使用カウンタを設け、誰かが知ら
ずに可動部を使用したかどうかをわかるようにすること
もできる。このカウントはフユーズシステムか又はＥＦ
ＲＯＭにプログラム１を入れることによりなされる。

このカウンタのリーグは固定部に設けられなければなら
ない。これは前述のいわゆる「ダイレクトリアル１で実
施される。

この新コードは確認コードの終端部又は始端部に読み込
まれ、制御ゾーンはこの端部に設けられる。

又、別の応用として、可動「階層」部を設けることがで
きる。いわゆる「ディレクトリアル」可動部はすべての
ゲートを開けることが可能であり、「サブディレクトリ
アル」部は半分のゲートしか開けることができない。こ
れはホテルや病院にとって有用である。例えば、可動部
が扉を開けるキーであれば、自分の扉だけを開ける顧客
に最適なものである。

さらに、別の応用として、可動部の別のメモリ・ゾーン
を相補性コード（キーボード）と共に又は別に使用して
もよい。同一可動部に他の位相を含む相補性コードが入
力されるゾーンを設けてもよい。相補性コードは、例え
ば、自動車道路料ヤ　９電話料金のために金が必要でなければ金を戻すようにす
る。

可動部に必要なだけのゾーンを設けてもよい。

例えば−金融機関につき１個と１７てｎ個設けてもよい
。この場合、各ゾーンの確認が固定部の目的である銀行
のキャッシュＱボックスに金を戻す選択を自動的に行う
。始めの確認サイクル中、例えば、始めのローディング
会ビットとクロックφビットを使用してメモリ・ゾーン
が選択される。

選択は可動部内で行なわれる。これらのビットを゛デコ
ードして使用されるべきメモリｅゾーンのアドレスを与
える。確認を行う秘密コードはすべてのメモリ舎ゾーン
と同一にしてもよいが、始めのローディング拳クロ・ン
クΦサイクルによって与−えられるアドレスの関数とし
て変化させてもよい。

コードのアドレスは始めのサイクルによってケえられる
ので、すべてのシステムにとって共通なものはサイクル
の一部にすぎない。

メモリ・ゾーンの選択は手動による信号を要求すること
も可能である。信号はＯｆ動部の場合は選３択されたゾーンの反対側に位置する押しボタンにより、
又は多くの場合、固定部と一体の押しボタンによる。

［応用例］多くの番号キー、例えば１．２．３．４を持ち、いろい
ろなアクセスが０工能で、その可動部は一定数の索引ゾ
ーン、１，２．３．４．、、、。

を備え、その索引は各金融会社を示すような表面の大き
いキャッシュ会しジヌタ。使用時、可動部の所有者はゾ
ーンすなわち銀行を選択する。例えばＸ銀行に相当する
ゾーン陥、２を選択し、可動部を挿入してキャッシュ−
レジスタのボタン間。

２を押す。このようにしてＸ銀行に当たるゾーン２は借
方になる。

この非常に融通のきくシステムの利点は、ある使用者が
ｗ、ｘ、ｙ、ｚの銀行と取引し、他の使用者はＱ、Ｒ，
Ｓ銀行と取引することが可能なことにある。各ゾーンの
ナンバーはキャッシュ・ボックス１−に表われる。した
がって、各種の銀行の小切手が現在使用されているよう
に各種の銀行４のカードも使用することができる。

可動部のメモリを読み取る代りに、例えば、貸（ｇカー
ドのようにする代りに、それを固定部に導入して可動部
に液晶表示を設けるか、又は、使用者がｎ１動部を挿入
する受信システムを設けてもよい。

第３ａ図、第３ｂ図、第３Ｃ図、第４図は第１図及び第
２図の回路の別の実施例を示すものであり、第１図及び
第２図のものと同じものは同じ符号で示している。素子
１３３．１３４はタイム・ディレィ、素子１３８．１３
９　、１４０　、１４１はカウンタ、素子１４２　、１
４３はデコーダである。他の素子はゲートであり、シン
ボル記号は一般的なものである。接続線１４３　、１４
４　、１４５はメモリのローディング、使用、プログラ
ム入力にそれぞれ導かれる。

第５図は各種のコード・プログラミング・オン・デマン
ドを備えた循環レジスタを示す。素子はタイム・スイッ
チである。素子１４８　、１４９　、１５０は循環レジ
スタであり、１４８は直並列、１４θと１５０は並直列
である。素子１５１はコンパレータである。素Ｔ−１５
２、１，５３、１５４、１５５は弔安定マルチバイブレ
ータであり、他の素子はトリガ回路かゲートであり、通
常の方法で示されている。

第６図も各種のコードプログラミングオンデマンドを有
する循環レジスタを示す。１５８　、　＋５９．１’８
０　、１ｅ１　、１８２は単安定マルチバイブレータ、
１８３　、１８４　、１８５はカウンタ、１ｆ１８．１
８７は並直列循環レジスタ、１６８は直並列循環レジス
タ、１６９はコンパレータ、図示していないが他の素子
はトリが回路かゲートである。

第７図は一定数の書き込みビット、読み取りに同期する
書き込み制御ビットを有するコード・ローディングをプ
ログラムするシステムを示す。１７０　、１７１　、１
７２　、１７３は単安定マルチバイブレータ、１７４　
、１７５は並直列循環レジスタ、１７６は直並列循環レ
ジスタ、１７７　、１７８はコンパレータとメモリ、１
７９．１８０　、１’８１はＰＩＡ、１８２１士マイク
ロプロセッサ、１８３　、１８４はカウンタである。

他の素子はゲート、トリガ回路、タイムスイッチ、又は
インバータであり、通常の記号で示される。

第８図は可変数の書き込みビットと独立の書き込み制御
ビットを有するコード・ローディングをプログラムする
システムを示す。１８５　、１８８　ｉｆ並直列循環レ
ジスタ、１８７は直並列循環レジスタ。

１８８　、１８９　、＋９０　、１９１　、１９２　、
１１１３は単安定マルチバイブレータ、　１９４　、１
９５はタイム・スイッチ、１９Ｂ　、　１９７　、１９
８はカウンタ、１９９は被保護メモリ、２００はコンパ
レータ、２０１　、２０２　、２０３はＰＩＡ、２０４
はマイクロプロセッサである。他の素子は記号で示され
ているトリガ回路、ゲート、又はインバータである。

第９図は１６個の固定ビットと１６個のランダ＠Ａビッ
トを有するランダム・コードをロードするキーの中のイ
ンテグラル・システムを示す。２０５はフユーズ、　２
０８　、２０７　、２０Ｂ　、２０９　、２１０　。

２１１はローディング、クロック、出力、アース、フユ
ーズ制御の導線である。

第１０図はランダム・コードを１６ビツトにロア ′、５　ｂ −ドするインテグラル・システムを示す。ランダム拳コ
ードは積分によって可能な範囲の多数のビットにのせて
もよい。２１３はフユーズであり。

通常のアース、ロード及び出力ターミナル等が同様な図
法で示されている。

第１１図、第１２図の別の実施例に示すように、固定部
は可動部に渡されるコードを含み、かつ必要数のビット
を可動部のアドレスに送るプレボジショニング・カウン
タ拳デカウンタを制御するメモリを備える。

可動部のメモリは比較のために固定部へ並直列循環レジ
スタを介して送られるアドレスへデータを供給してもよ
い。

固定部のメモリはＲＯＭ、又はＥＦＲＯＭ、若しくはＥ
ＥＦＲＯＭからなり、可動部のメモリはＥＥＰＲＯＭか
らなる。

本発明は実施例を示す第１１図、第１２図を参照すれば
よりよく理解されよう。

固定部はシーケンス入力２１５、クロック入力２１６、
カウンタに供給する二つの出力２１７　、２１８　。

８ロード出力２２０．プレポジショニング・カウンタへの
供給出力２２１．ラッチ２２２の制御出力２２３を有す
る基本論理素子からなる。ゼロへの過程を検知する回路
２２５はカウンタ２２２の出力が供給され、それ自身は
ＮＡＮＤゲー１−２２８と読み取りクロックを発信する
回路２２７へ出力を供給する。

固定部はカウンタ２１９の出力が供給されカウンタ２２
２　とラッチ２２４へ出力を供給するＲＯＭ、又はＦＲ
ＯＭ若しくはＥＰＲＯＭのメモリ２２８からなる。

キーボード２２８は第二ラッチ２３０に出力する。

ラッチ２２５　、２３０自体はコンパレータ２３１　、
２３２にそれぞれ出力する。反対側の入力には直並列レ
ジスタ２３３　、２３４からの入力を受ける。コンパレ
ータ２３２の出力２３５　、２３６　、２３７はそれぞ
れ一致回路２３８と不一致回路２３８へ導かれ、不一致
回路の出力は図外のエラー拳カウンタに導かれる。

第１２図に示す可動部はロード入力ターミナル２４０、
クロック・ターミナル２４１．信号出力ターミナル２４
２を有し、それらは第１１図の同符号ものに相当する。

ターミナル２４０　、２４１はそれぞれ二つのトリガ回
路２４３　、２４４に接続され、ターミナル２４２はＥ
ＥＰＲＯＭＥＰＲＯＭメモリ２４６を受けとる並直列レ
ジスタ２４５に接続される。そのレジスタ２４５の出力
はターミナル２４２に与えられる。又、回路には二つの
カウンタがあり、第一のカウンタ２４７は一方ではメモ
リ２４６へ他方では二つのコンパレータ２４９　、２５
０へ出力スル。コンパレータ２４８．２５０は二つの回
路２５１　、２５２へ出力し、その回路の出力は所定回
数の不正試行後にメモリを破壊するために保持されるメ
モリ・ゾーン２４６に警告を書き込むこととカウントす
るために保持されるメモリに書き込みの同意を学えるこ
とに使用される。

固定部のメモリ２２８は可動部に送られるコードを含み
、アドレスに必要な数のビットを可動部に送るカウンタ
・デカウンタを制御する。このアドレスは可動部でデコ
ードされる。

可動部のＥＥＦＲＯＭ２４Ｂはこのアドレスにデータを
入れる。そのデータは固定部へレジスタ２４９５を介して送られ、そこで前記実施例と同様にコンパレ
ータ２４９　、２５０においてＬｔ較される。１丁動部
においてコンパレータ２４９　、２５０の入力は、カウ
ンタ２４７からの入力とは異なり、一定樋のエラーが出
るとエラーを停止するか又はメモリを阻止する二つの方
法によりコードの小止検知を見破る最小と最大のアドレ
スをそれぞれ受ける。

第１３図及び第１４図にそれぞれ別の実施例の略図、及
び詳細図を示す。

第１３図及び第１４図は、固定部すなわち受信器２５３
　と可動部すなわち発信器２５４は通信処理システム２
５５　、２５６を介して連結Ｓれ、その間をデータはバ
ス２５７を通して伝送される。直列接続２５８　、２５
９も設けられる。一方の通信処理システム２２５はアド
レス・バス２６１、データ・バス２６２等を介してＥＰ
ＲＯＭ又はＥＥＰＲＯＭ２［１０と連動し、他の通信処
理システム２５６はアドレス・バス２６４、データ・バ
ス２６５、制御ラインＲ／２８Ｂ　と連動する。

第１４図のブロック図に示すように、通信処理１０システｌ、はデコード論理ψ命令制御論理集積回路２８
７、制御回路ｌ１０２８Ｂ、プログラム・アドレス・メ
モ９２６９、ゼロ会リセット論理素子２７２と連動する
プログラムｅカウンタ２７０　、　２レベル・セル２７
１、データ・アドレス・メモリ２７３、アキュムレータ
２７４　、　Ａ　Ｌ　Ｕ２７５　、レジスタφドライバ
２７８〜２８２を備え、さらに、クロック拳パルス・ジ
ェネレータ２８３とドライバ２８４を有する。

第１３図に示すように、ＥＰＲＯＭメモリとＲＯＭメモ
リは編成と日付を得るためにプログラムされる。ロード
・ビットＬＯＡＤはこの特別な例（２０４８Ｘ８）のた
めに選択されたＥ　ＰＲＯＭの編成のために８ビット単
位でプログラムされる。しかし、別の編成のＥＰＲＯＭ
メモリを使用することも可能である。

プログラムは通信処理システムのＲＯＭメモリを変更す
るが、結果は明白に同じである。可動部２５４の通信処
理システムに組込まれた計算ユニッ）ＡＬＵ２？４　と
ＲＯＭユニット２６９を使用することにより、等価クロ
ック変調がなされ、固定部２５２３のＲＯＭをプログラムすることにより、可動部のロー
ド変調がなされる。初期プログラムは可動部のＥ　ＦＲ
ＯＭＲＯＭメモリてなされる。

各変調の結果としてプログラムは一つのコードを生じ、
そのコードは１−記システムの循環レジスタの代りに固
定部のＥＰＲＯＭメモリ２６０にプログラムされる。

固定部２５３の通信処理システム２５５の算術論理ユニ
ットは比較を行い、全ユニットは固定部のＲＯＭメモリ
により制御される。固定部と可動部にＥＰＲＯＭ２６０
を使用したこの実施例において、必要性と状況に応じて
ＥＰＲＯＭ２８３のコードを変更してもよい。

コード変更は固定部のＲＯＭにプログラムされ、固定部
とり動部のコード変更を制御する。

選択したＥＥＰＲＯＭ、この場合は紫外線消去可能ＦＲ
ＯＭの原理により、コードは加算のみ可能であるから、
コード変更は制限される。しかしながら、前記フランス
公報８１０９４５２，８１０９４５３．８３０８９９．
８３１０２０１に記３載されたＥＥＦＲＯＭメモリはコードにより自由な方法
でかる実質的に無限の時間周期に変更することができる
ことは明らかである。

このように二組の通信処理システムとＥＰＲＯＭ又はＥ
ＥＰＲＯＭの使用が数多くの応用を生むことは出願人の
１−記説明から明らかである。

【図面の簡単な説明】

第１図は扉の掛金を制御するようにした識別装置の固定
部すなわちロックの主要素子を示す。第２図は第１図に示す固定部と組合わせるようにした可
動部又は電子キーを回路的に示す。第３図ａ、第３図ｂ、第３図Ｃないし第１０図は２８１
図及び第２図の装置のそれぞれ別の実施例を示す。第１１図ないし第１４図はさらに別の実施例を示す。出願人　ジャン　ルイ　サポワエ７ラン　モレ４手糸売相１正書ｎ６和５９年　６月２５日特許庁長官　志　賀　学　殿１、−１τ件の表示特願昭５９−０９３０９５号２、発明の名称電子式識別装置３、補正をする者事件との関係　　特許出願人氏　名　ジャン　ルイ　サポワエ（外１名）４、代理人住　所　　東京都港区西新橋１丁目１８番１４号小川会
館５階〒１０５費（０３）５０１−２２８？５、補正命令の日付　　自発６、補正によって増加する発明の数　　　なし４７９−

Claims

【特許請求の範囲】１）読み取られるメモリに接続される電子識別コードを
含むあらかじめプログラムされた受動メモリ・ゾーンか
らなる可動部と、前記可動部に組合わされる固定部とか
らなり、電流供給装置と、前記電子識別コードを前記メ
モリにロードされて前記可動部に読み取られるようにさ
せる少なくとも一個のローディング・パルスを供給する
ように設けられた′電子装置と、前記可動部に読み取ら
れて前記固定部のメモリへ伝送される前記メモリの内容
を読み取る電子装置と、比較のための比較装置とを備え
、前記固定部においてはそこに含まれるコードと共に前
記内容は伝奏され、前記可動部においては前記あらかじ
めプログラムされた受動メモリ会ゾーンに含まれるコー
ドの読み取りが所定のＮ回不成功に終ると、前記あらか
じめプログラムされた受動メモリ・ゾーンを破壊する破
壊回路が設けられたことを特徴とする電子式識別装置。２）破壊回路は電圧が印加される度に加算され受動メモ
リ・ゾーンに含まれるコードの読み取りに成功する度に
ゼロにリセットされるカウンタからなり、前記カウンタ
はゼロにリセットされることなくＮ回電圧が印加される
と破壊回路を起動させる出力信号を発信することを特徴
とする特許請求の範囲第１項記載の電子式識別装置。３）読み取られるコードをメモリにロードするには所定
数のローディング・パルスが必要である。破壊回路は前記ローディング拳パルスを受信してそのロ
ーディング・パルスが所定数に達すると出力パルスを発
信するドライバからなり、前記出力パルスはカウンタを
ゼロにリセットする用をなすことを特徴とする特許請求
の範囲第２項記載の電子式識別装置。４）固定部は、電子式識別装置の作動中、固定部に含ま
れるコードの一部を打込むためのキーボードを有するこ
とを特徴とする特許請求の範囲第１項記載の電子式識別
装置。５）可動部の受動メモリ・ゾーンはフユーズを備前−、
コードの読み取りが不成功に終ってメモリを破壊すると
き、あらかじめプログラムされたものを選択的に破壊す
ることもすべてを破壊することも可能であることを特徴
とする特許請求の範囲第１項記載の電子式識別装置。６）可動部の再確認動作を所定回数始動させて正の結果
を統計的にコンパイルし、ＩＦの結果の数が一定値に達
すると使用の同意を与えない装置が設けられたことを特
徴とする特許請求の範囲第１項記載の電子式識別装置。７）可動部は少なくとも一つのメモリ・ゾーンを備え、
その中にカランｉ・が登録されることを特徴とする特許
請求の範囲第１項記載の電子式識別装置。８）固定部はメモリ・ゾーンに含まれるカウントを読み
取り記録する装置を有することを特徴とする特許請求の
範囲第７項記載の電子式識別装置。９）固定部はメモリ拳ゾーンに含まれるカウントを表示
する液晶表示装置を有することを特徴とする！ｌ￥訂請
求の範囲第７項記載の電子式識別装置。１０）固定部はり動部に送られるコードを含みかつアド
レスのための必要数のビットを可動部へ送るブレポジシ
ョニング参カウンタ争デカウンタを制御するメモリを有
することを特徴とする特許請求の範囲第１項記載の電子
式識別装置。１１）可動部の中のメモリはアドレスへデータを１７、
え、そのアドレスは比較演算のため直並列循環レジスタ
により固定部へ送られることを特徴とする特許請求の範
囲第１０項記載の電子式識別装置。１２　）　１Ｊｆｆｆｉの中のメモリはＲＯＭ又はＥＦ
ＲＯＭ若しくはＥＥＦＲＯＭからなり、可動部のメモリ
はＥＥＦＲＯＭからなることを特徴とする特許請求の範
囲第１１項記載の電子式識別装置。