JPS59208865A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPS59208865A
JPS59208865A JP8264783A JP8264783A JPS59208865A JP S59208865 A JPS59208865 A JP S59208865A JP 8264783 A JP8264783 A JP 8264783A JP 8264783 A JP8264783 A JP 8264783A JP S59208865 A JPS59208865 A JP S59208865A
Authority
JP
Japan
Prior art keywords
electrode
layer
flip chip
electrode layer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8264783A
Other languages
Japanese (ja)
Inventor
Minoru Enomoto
榎本　実
Kazuyoshi Sato
和善 佐藤
Akio Anzai
安斎　昭夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8264783A priority Critical patent/JPS59208865A/en
Publication of JPS59208865A publication Critical patent/JPS59208865A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

PURPOSE:To realize high-density mounting easily by forming both an electrode for flip chip bonding and an electrode for wire bonding on the same substrate. CONSTITUTION:A plurality of separate pellets 9 are connected on electrodes 6 for flip chip bonding in a conductive manner through face down bonding by solder bumps on a mounting substrate 8 consisting of Si with the electrodes 6 for flip chip bonding and electrodes 7 for wire bonding. The electrodes 7 for wire bonding are connected to conductive sections 13 in a body to be mounted such as a mounting substrate 10 consisting of a substance such as ceramics in a conductive manner by wires 11. High-density mounting is enabled because the electrodes for flip chip bonding and the electrodes for wire bonding are formed on the same substrate.

Description

【発明の詳細な説明】 ［技術分野］ 本発明は半導体装置およびその製造方法、特に、マルチ
チップ型の半導体装置に通用して効果のある技術に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a semiconductor device and a method for manufacturing the same, and in particular to a technique that is applicable and effective for multi-chip semiconductor devices.

［背景技術］ 半導体装置の高密度実装化への要求はますます高まって
いる。特に、中高速用の半導体装置では、同一基板上に
メモリ用および論理用のデバイスを複数個実装するマル
チチップ型のモジュールが考えられうる。[Background Art] There is an increasing demand for high-density packaging of semiconductor devices. In particular, in medium-to-high speed semiconductor devices, a multi-chip module may be considered in which a plurality of memory and logic devices are mounted on the same substrate.

ところが、このようなマルチチップ型モジュール構造に
おいては、単に複数個のフリップチップ型のデバイスを
同一基板上に半田バンプでフェイスダウン接続するだけ
であり、信号の取り出しにも限界があり、さらに高密度
での実装を可能にする半導体装置が望まれる。　□ ［発明の目的］ 本発明の目的は、高密度実装化を容易に実現できる半導
体装置およびその製造方法を提供することにある。However, in such a multi-chip module structure, multiple flip-chip devices are simply connected face-down on the same board with solder bumps, and there are limits to signal extraction, and even higher density is required. A semiconductor device is desired that can be mounted in □ [Object of the Invention] An object of the present invention is to provide a semiconductor device and a manufacturing method thereof that can easily realize high-density packaging.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。[Summary of the Invention] A brief overview of typical inventions disclosed in this application is as follows.

すなわち、同一基板上にフリップチップボンディング用
電極とワイヤボンディング用電極とを共に形成すること
により前記目的を達成するものである。That is, the above object is achieved by forming both a flip chip bonding electrode and a wire bonding electrode on the same substrate.

［実施例１］ 第１図（ａｌ〜第１図（ｄｌは本発明による半導体装置
の一実施例の製造工程を順次示す部分断面図である。[Embodiment 1] FIGS. 1A to 1D are partial cross-sectional views sequentially showing the manufacturing process of an embodiment of a semiconductor device according to the present invention.

本実施例においては、まず第１図（ａｌに示すように、
シリコン（Ｓｔ）よりなる実装基板１の電極形成位置上
に、それぞれフリップチップボンディング用電極とワイ
ヤボンディング用電極を形成するための第１電極層２ａ
、２ｂをたとえばアルミニウム（ＡＩ）または金（Ａｕ
）の蒸着により所定パターンに被着する。In this embodiment, first, as shown in FIG. 1 (al),
A first electrode layer 2a for forming an electrode for flip chip bonding and an electrode for wire bonding, respectively, on the electrode formation position of the mounting substrate 1 made of silicon (St).
, 2b, for example, aluminum (AI) or gold (Au
) is deposited in a predetermined pattern.

次に、これらの第１電極層２ａｓ２ｂの中心部を除いて
全面に５ｉ０２等よりなる絶縁層３を形成する。Next, an insulating layer 3 made of 5i02 or the like is formed on the entire surface of these first electrode layers 2as2b except for the central portion.

その後、第１図（ｂｌに示すように、絶縁層３および第
１電極Ｒ２ａ、２ｂの全面上に、フリンプチップポンデ
ィング用電極形成用の第２電極層４を蒸着する。この第
２電極層４はたとえば最下層がクローム（Ｃｒ）層、中
間層が銅（Ｃｕ）層、最上層が金（Ａｕ）層よりなる三
層構造を用いることができる。Thereafter, as shown in FIG. For example, the layer 4 may have a three-layer structure in which the bottom layer is a chromium (Cr) layer, the middle layer is a copper (Cu) layer, and the top layer is a gold (Au) layer.

次に、第１図（ｃ＋に示すように、第２電極層４のうち
のフリップチップボンディング用電極形成位置にのみホ
トレジスト膜５を形成する。Next, as shown in FIG. 1 (c+), a photoresist film 5 is formed only at the position of the flip-chip bonding electrode of the second electrode layer 4.

さらに、第１図（ｄｉに示すように、ホトレジスト膜５
をマスクとして王水等のエソチンダ液を用いてＡｕ層、
Ｃｕ層を除去した後、たとえばフレオン（ＣＦ４　）ガ
スあるいはＣＣｌＦ５等を用いたドライエツチングもし
くは過酸化水素（Ｈ２０２）等の液体を用いたウェット
エツチングによりＣｒ層を除去し、ホトレジスト膜５お
よび該ホトレジスト膜５の下側位置を除く第２電極層４
の不要部分を除去する。Furthermore, as shown in FIG. 1 (di), the photoresist film 5
Au layer using an esotyinda solution such as aqua regia as a mask,
After removing the Cu layer, the Cr layer is removed by, for example, dry etching using Freon (CF4) gas or CClF5, or wet etching using a liquid such as hydrogen peroxide (H202), thereby forming the photoresist film 5 and the photoresist film. The second electrode layer 4 except for the lower position of 5
Remove unnecessary parts.

それにより、フリップチップボンディング用電極６は第
１電極層２ａの上に第２電極層４を蒸着した電極構造と
して形成される。Thereby, the flip chip bonding electrode 6 is formed as an electrode structure in which the second electrode layer 4 is deposited on the first electrode layer 2a.

一方、ワイヤボンディング用電極７は、エツチングで露
出された第１電極層２ｂにより形成される。On the other hand, the wire bonding electrode 7 is formed by the first electrode layer 2b exposed by etching.

したがって、本実施例においては、同一の基板１の上に
フリップチップボンディング用電極６とワイヤボンディ
ング用電極７とが併設され、フリソブチンブボンディン
グとワイヤボンディングとを組み合わせたマルチチップ
型の高密度実装が可能となる。Therefore, in this embodiment, a flip-chip bonding electrode 6 and a wire bonding electrode 7 are provided on the same substrate 1, and a multi-chip type high-density mounting combining flip-chip bonding and wire bonding is performed. becomes possible.

第２図は第１図（ａ）〜（ｄｌに示すようにして製造し
た実装基板を用いて形成されたマルチチップ型の半導体
装置を示す。FIG. 2 shows a multi-chip semiconductor device formed using a mounting board manufactured as shown in FIGS. 1(a) to (dl).

すなわち、この場合、フリップチップボンディング用電
極６とワイヤボンディング用電極７とを持つＳｔからな
る実装基板８（第１図の実装基板１に相当する）の上に
は別体の複数個のベレット９がフリップチップボンディ
ング用電極６の上に半田バンプ（図示せず）でフェイス
ダウンボンディングにより導電接続されている。That is, in this case, a plurality of separate pellets 9 are mounted on a mounting board 8 (corresponding to the mounting board 1 in FIG. 1) made of St having an electrode 6 for flip chip bonding and an electrode 7 for wire bonding. is conductively connected to the flip-chip bonding electrode 6 by face-down bonding with solder bumps (not shown).

また、ワイヤボンディング用電極７はたとえばセラミッ
クからなる実装基板１０の如き被実装体の導電部１３に
対してワイヤ１１により導電接続されている。Further, the wire bonding electrode 7 is electrically connected by a wire 11 to a conductive portion 13 of an object to be mounted, such as a mounting board 10 made of ceramic, for example.

［実施例２〕 同一基板１上にフリップチップボンディング用電極６と
ワイヤボンディング用電極７とを形成する方法としては
、前記実施例１の他に次のような方法が考えられる。[Example 2] As a method for forming the flip chip bonding electrode 6 and the wire bonding electrode 7 on the same substrate 1, in addition to the method described in Example 1, the following method can be considered.

すなわち、まず第１図（ａ）に示すようにＳｉ実装基板
１上に第１電極層２ａ、２ｂと絶縁層３を形成した後、
図示しないメタルマスク等で第１電極Ｎｉｂを覆い、フ
リップチップボンディング用電極形成位置の第１電極層
２ａ上にのみ、前記実施例１の場合と同様にＣｒ　　Ｃ
ｕ　　Ａｕの三層構造よりなる第２電極層４を選択的に
マスク蒸着する。That is, first, as shown in FIG. 1(a), first electrode layers 2a and 2b and an insulating layer 3 are formed on a Si mounting substrate 1, and then
The first electrode Nib is covered with a metal mask (not shown), and CrC is applied only on the first electrode layer 2a at the flip-chip bonding electrode formation position, as in the case of Example 1.
A second electrode layer 4 having a three-layer structure of u Au is selectively deposited using a mask.

それにより、第１図（ｄｌに示す如く、ボンディング用
電極６とワイヤボンディング用電極７とを同一の基板１
の上に併せて形成することができる。Thereby, as shown in FIG. 1 (dl), the bonding electrode 6 and the wire bonding electrode 7 are placed on the same substrate
It can also be formed on top of.

［実施例３］ 第３図は本発明の他の１つの実施−例を示す。[Example 3] FIG. 3 shows another embodiment of the invention.

この実施例は、第２電極層４のクローム層にピンホール
があるような場合に特にワイヤボンディング用電極７の
第１電極Ｊｆｔ２ｂがエツチングにより一部に孔あけさ
れてしまうことを防止するだめのエツチング保護膜１ま
たとえばチタン（Ｔｉ）−タングステン（Ｗ）膜を第１
電極層２ａ、２ｂの上に形成した状態でエツチングを行
うものである。This embodiment is designed to prevent the first electrode Jft2b of the wire bonding electrode 7 from being partially etched, especially when there is a pinhole in the chrome layer of the second electrode layer 4. Etching protective film 1, for example, a titanium (Ti)-tungsten (W) film
Etching is performed while the electrode layers are formed on the electrode layers 2a and 2b.

この場合には、第２電極層４のクローム層にピンホール
があっても、エツチング保護膜１２が設けられているの
で、第１電極１ｉｉ２ｂにより孔あけされてしまうこと
はない。In this case, even if there is a pinhole in the chrome layer of the second electrode layer 4, since the etching protection film 12 is provided, the hole will not be made by the first electrode 1ii2b.

なお、その際、第２電極層４のクローム層とエツチング
保護膜１２のＴｉ　−Ｗはエツチングガス（ＣＦ４）で
エツチングされ、ワイヤボンディング用電極７は第１電
極層２ｂの材料面が露出する。At this time, the chromium layer of the second electrode layer 4 and the Ti-W of the etching protection film 12 are etched with etching gas (CF4), and the material surface of the first electrode layer 2b of the wire bonding electrode 7 is exposed.

［効果］ （１）、同一基板上にフリップチップボンディング用の
電極とワイヤボンディング用の電極とが形成されるので
、高密度実装が可能となる。[Effects] (1) Since the electrode for flip-chip bonding and the electrode for wire bonding are formed on the same substrate, high-density packaging is possible.

（２）、フリップチップボンディングとワイヤボンディ
ングとを組み合わせた多様なボンディングを選択的に行
うことができる。(2) Various types of bonding combining flip chip bonding and wire bonding can be selectively performed.

（３）、基板上の電極形成位置にそれぞれフリップチッ
プボンディング用電極とワイヤボンディング用電極のた
めの第１電極層を形成し、かつその上に電極形成位置の
一部を除いて絶縁層を形成した後、フリップチップボン
ディング用電極形成位置にのみ第２電極層を形成するこ
とにより、両電極の形成材料面を同時に露出させること
なく、複数種類のボンディング用電極を簡単かつ容易に
形成できる。(3) Form a first electrode layer for a flip-chip bonding electrode and a wire bonding electrode at each electrode formation position on the substrate, and form an insulating layer thereon except for a part of the electrode formation position. After that, by forming the second electrode layer only at the position where the flip-chip bonding electrode is to be formed, a plurality of types of bonding electrodes can be simply and easily formed without exposing the forming material surfaces of both electrodes at the same time.

（４）、基板上の電極形成位置にそれぞれフリップチッ
プボンディング用電極とワイヤボンディング用電極のた
めの第１電極層を形成し、かつその上に電極形成位置の
一部を除いて絶縁層を形成した後、その上にさらに第２
電極層を全面に形成し、フリップチップ用電極形成位置
のみをレジストで覆い、該レジスト被覆位置以外の第２
電極層をエツチングにより除去することにより、両電極
の形成材料面を露出させることなく、複数種類のボンデ
ィング用電極を容易に形成できる。(4) Form a first electrode layer for a flip chip bonding electrode and a wire bonding electrode at each electrode formation position on the substrate, and form an insulating layer thereon except for a part of the electrode formation position. After that, add a second
An electrode layer is formed on the entire surface, and only the flip-chip electrode forming position is covered with a resist, and a second layer other than the resist-covered position is
By removing the electrode layer by etching, a plurality of types of bonding electrodes can be easily formed without exposing the surfaces of the materials forming both electrodes.

（５）、前記（４）において第１電極層の上に該第１電
極層のエツチングに対する保護層を形成することにより
、第１電極層がエツチングで侵されることを防止するこ
とができる。(5) In (4) above, by forming a protective layer on the first electrode layer against etching, the first electrode layer can be prevented from being attacked by etching.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.

たとえば、エツチングはドライエツチングに限定されず
、液体を用いたエツチングも可能である。For example, etching is not limited to dry etching, and etching using a liquid is also possible.

また、第１電極層、第２電極層の形成材料としては前記
したちの以外の材料を使用することもできる。Moreover, materials other than those mentioned above can also be used as the forming materials of the first electrode layer and the second electrode layer.

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマルチチップ型モジ
ュールに適用した場合について説明したが、それに限定
されるものではなく、たとえば、他の型式の半導体装置
にも広く適用できる。[Field of Application] In the above explanation, the invention made by the present inventor was mainly applied to a multi-chip type module, which is the field of application that formed the background of the invention, but it is not limited to this, and for example, other It can also be widely applied to other types of semiconductor devices.

【図面の簡単な説明】[Brief explanation of drawings]

第１図（ａｌ〜第１図（ｄｌは本発明による半導体装置
の一実施例の製造過程を順次示す部分断面図、第２図は
本発明によるマルチチップ型半導体装置の一実施例を示
す略平面図、 第３図は本発明による半導体装置の他の実施例を示す部
分断面図である。 １・・・基板、２ａ・・・フリップチップボンディング
用電極のための第１電極層、２ｂ・・・ワイヤボンディ
ング用電極のための第１電極層、３・・・絶縁層、４・
・・第２電極層、５・・・ホトレジスト膜、６・・・フ
リップチップボンディング用電極、７・・・ワイヤボン
ディング用電極、８・・・Ｓｔからなる実装基板、９・
・・ペレット、１０・・・セラミックからなる実装基板
、１１・・・ワイヤ、１２・・・エツチング保護膜。 代理人　弁理士　　高　橋　明　夫７．−１．．１′５
゛ 一二／ 第　　１　　図 第　　２　　図 第　　３　　図 ＺαFIG. 1 (al to FIG. 1 (dl) are partial cross-sectional views sequentially showing the manufacturing process of an embodiment of a semiconductor device according to the present invention, and FIG. 2 is a schematic diagram showing an embodiment of a multi-chip semiconductor device according to the present invention. 3 is a partial sectional view showing another embodiment of the semiconductor device according to the present invention. 1... Substrate, 2a... First electrode layer for flip chip bonding electrode, 2b... ...first electrode layer for wire bonding electrode, 3...insulating layer, 4.
... second electrode layer, 5... photoresist film, 6... electrode for flip chip bonding, 7... electrode for wire bonding, 8... mounting board made of St, 9.
... Pellet, 10... Mounting board made of ceramic, 11... Wire, 12... Etching protective film. Agent Patent Attorney Akio Takahashi7. -1. ．． 1'5
゛12/ Figure 1 Figure 2 Figure 3 Figure Zα

Claims (1)

【特許請求の範囲】 １、同一基板上にフリップチップボンディング用電極と
ワイヤボンディング用電極とを形成してなることを特徴
とする半導体装置。 ２、フリップチップボンディング用電極は第１電極層上
に第２電極層を被着してなり、ワイヤポンディング用電
極は第１電極層よりなることを特徴とする特許請求の範
囲第１項記載の半導体装置。 ３、前記両電極の第１電極層の上に該第１電極層のエツ
チングに対する保護層が形成されていることを特徴とす
る特許請求の範囲第２項記載の半導体装置。 ４、基板上の電極形成位置にそれぞれフリップチップボ
ンディング用電極とワイヤボンディング用電極のための
第１電極層を形成し、かつその上に電極形成位置の一部
を除いて絶縁層を形成した後、フリップチップボンディ
ング用電極形成位置にのみ第２電極層を形成することを
特徴とする半導体装置の製造方法。 ５、第２電極層の形成は、ワイヤボンディング用電極形
成位置をマスクで覆ってフリップチップボンディング用
電極形成位置に金属層を蒸着することにより行われるこ
とを特徴とする特許請求の範囲第４項記載の半導体装置
の形成方法。 ６、基板上の電極形成位置にそれぞれフリップチップボ
ンディング用電極とワイヤボンディング用電極のための
第１電極層を形成し、かつその上に電極形成位置の一部
を除いて絶縁層を形成した後、その上にさらに第２電極
層を全面に形成し、フリップチップ用電極形成位置のみ
をレジストで覆い、該レジスト被覆位置以外の第２電極
層をエツチングにより除去することを特徴とする半導体
装置の製造方法。 ７、第１電極層の上に該第１電極層のエツチングに対す
る保護層が形成されることを特徴とする特許請求の範囲
第６項記載の半導体装置の製造方法。[Claims] 1. A semiconductor device comprising a flip chip bonding electrode and a wire bonding electrode formed on the same substrate. 2. The electrode for flip chip bonding is formed by depositing a second electrode layer on the first electrode layer, and the electrode for wire bonding is formed of the first electrode layer. semiconductor devices. 3. The semiconductor device according to claim 2, wherein a protective layer against etching of the first electrode layer is formed on the first electrode layer of both the electrodes. 4. After forming a first electrode layer for a flip chip bonding electrode and a wire bonding electrode at the electrode formation positions on the substrate, and forming an insulating layer thereon except for a part of the electrode formation position. A method for manufacturing a semiconductor device, characterized in that a second electrode layer is formed only at a position where an electrode for flip chip bonding is formed. 5. Formation of the second electrode layer is performed by covering the wire bonding electrode formation position with a mask and depositing a metal layer at the flip chip bonding electrode formation position. A method of forming the semiconductor device described above. 6. After forming a first electrode layer for a flip chip bonding electrode and a wire bonding electrode at the electrode formation positions on the substrate, and forming an insulating layer thereon except for a part of the electrode formation positions. , a second electrode layer is further formed on the entire surface, only the position where the flip chip electrode is to be formed is covered with a resist, and the second electrode layer other than the position covered with the resist is removed by etching. Production method. 7. The method of manufacturing a semiconductor device according to claim 6, wherein a protective layer against etching of the first electrode layer is formed on the first electrode layer.
JP8264783A 1983-05-13 1983-05-13 Semiconductor device and manufacture thereof Pending JPS59208865A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8264783A JPS59208865A (en) 1983-05-13 1983-05-13 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8264783A JPS59208865A (en) 1983-05-13 1983-05-13 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS59208865A true JPS59208865A (en) 1984-11-27

Family

ID=13780218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8264783A Pending JPS59208865A (en) 1983-05-13 1983-05-13 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS59208865A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010510647A (en) * 2006-11-20 2010-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション Method for forming wire joint and solder joint

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010510647A (en) * 2006-11-20 2010-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション Method for forming wire joint and solder joint
JP4659120B2 (en) * 2006-11-20 2011-03-30 インターナショナル・ビジネス・マシーンズ・コーポレーション Method for forming wire joint and solder joint

Similar Documents

Publication Publication Date Title
US7109065B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
JP3351706B2 (en) Semiconductor device and method of manufacturing the same
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
JP3142723B2 (en) Semiconductor device and manufacturing method thereof
KR100470386B1 (en) Multi-chip Package
JP2004039929A (en) Semiconductor device and method for manufacturing bump of semiconductor chip
JP2000228420A (en) Semiconductor device and manufacture thereof
US7226814B2 (en) Semiconductor package device and method for fabricating the same
JP2003243437A (en) Air pad solder joining structure of wafer level package and manufacturing method thereof
JP2001144213A5 (en)
JP3402086B2 (en) Semiconductor device and manufacturing method thereof
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
JP2002076167A (en) Semiconductor chip, stacked semiconductor package and their manufacturing method
JP2008109138A (en) Stacked chip package and method for forming the same
JP2003007906A (en) Chip-scale package and method of manufacturing the same
US20070108609A1 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US3639811A (en) Semiconductor with bonded electrical contact
JPS59208865A (en) Semiconductor device and manufacture thereof
JP2003007908A (en) Wafer level chip-scale package and method of manufacturing the same
KR100587033B1 (en) method of fabricating chip size package
JPH11186309A (en) Semiconductor device and manufacture of the semiconductor device
JPH1084011A (en) Semiconductor device, manufacture thereof and semiconductor device mounting method
JPS6079763A (en) Semiconductor device
JP4062722B2 (en) Multilayer semiconductor device and manufacturing method thereof
KR200148753Y1 (en) Semiconductor package