JPS59205477A - 位相制御式高周波スパツタリング装置 - Google Patents
位相制御式高周波スパツタリング装置Info
- Publication number
- JPS59205477A JPS59205477A JP8061683A JP8061683A JPS59205477A JP S59205477 A JPS59205477 A JP S59205477A JP 8061683 A JP8061683 A JP 8061683A JP 8061683 A JP8061683 A JP 8061683A JP S59205477 A JPS59205477 A JP S59205477A
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- electrode
- substrate
- phase
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physical Vapour Deposition (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は位相制御式高周波スパッタリング装置、特にタ
ーゲット電極と基板電極とを備え、高周波電源の出力電
力を分割して双方の電極に印加する形式のいわゆる高周
波バイアス・スパッタリング装置に関するもので、基板
上に形成する薄膜をできるだけ均一厚に仕上げるように
したものである。
ーゲット電極と基板電極とを備え、高周波電源の出力電
力を分割して双方の電極に印加する形式のいわゆる高周
波バイアス・スパッタリング装置に関するもので、基板
上に形成する薄膜をできるだけ均一厚に仕上げるように
したものである。
高周波バイアス・スパッタリング装置においては、薄膜
の材料となるターゲットを置くターゲット電極と薄膜を
形成する基板を置く基板電極とを備え、この両者に同時
に高周波電源出力を分割印加して、薄膜の形式と同時に
食刻作用を行わせて薄膜形式の均一化を計っている。即
ち高周波電力はスパッタリング室とターゲット電極なら
びに巣板電極の間に印加されている。この高周波電力の
印加によってスパッタリング室内には低真空グロー放電
が起り、Ａｒイオンと電子がほぼ同数のプラズマを形成
している。
の材料となるターゲットを置くターゲット電極と薄膜を
形成する基板を置く基板電極とを備え、この両者に同時
に高周波電源出力を分割印加して、薄膜の形式と同時に
食刻作用を行わせて薄膜形式の均一化を計っている。即
ち高周波電力はスパッタリング室とターゲット電極なら
びに巣板電極の間に印加されている。この高周波電力の
印加によってスパッタリング室内には低真空グロー放電
が起り、Ａｒイオンと電子がほぼ同数のプラズマを形成
している。
今このプラズマに対してターゲット電極が負電位になる
と、Ａｒイオンがターゲットに衝突してターゲットの材
料を放出し、基板上に薄膜を形成し、同時に放出される
二次電子によってイオン化作用が起り、放電が継続され
る。ターゲットに衝突したＡｒイオンはターゲット上に
蓄積されて表面電位を高めるが、高周波電圧の位相反転
によってターゲット電極がプラズマに対して正になると
、プラズマ中の電子が吸着されて、表面のＡｒイオンに
よる正電位を中和するため、ターゲットからの薄膜材料
の放出は継続される。
と、Ａｒイオンがターゲットに衝突してターゲットの材
料を放出し、基板上に薄膜を形成し、同時に放出される
二次電子によってイオン化作用が起り、放電が継続され
る。ターゲットに衝突したＡｒイオンはターゲット上に
蓄積されて表面電位を高めるが、高周波電圧の位相反転
によってターゲット電極がプラズマに対して正になると
、プラズマ中の電子が吸着されて、表面のＡｒイオンに
よる正電位を中和するため、ターゲットからの薄膜材料
の放出は継続される。
一方基板電極にも高周波電圧が印加されるために、プラ
ズマに対して基板電極の電圧が負になったときにはＡｒ
イオンの衝突によって、基板上に形成された薄膜が放出
されて食刻作用を受け、薄膜の突出部分が特に食刻を受
は易くなるので、薄膜の形成を均一化させることができ
る。
ズマに対して基板電極の電圧が負になったときにはＡｒ
イオンの衝突によって、基板上に形成された薄膜が放出
されて食刻作用を受け、薄膜の突出部分が特に食刻を受
は易くなるので、薄膜の形成を均一化させることができ
る。
然し、ターゲット電極と基板電極の両者に印加する高周
波電力密度を等しくすると、蓄積効果と食刻効果が同程
度に起るために、基板上の蓄積は進まない。一方ターゲ
ット電極のみに高周波電力を印加したのでは、食刻作用
が起らぬためにスパッタ４ツ着速度は早くなるが、形成
膜の均−平担化は計れない。
波電力密度を等しくすると、蓄積効果と食刻効果が同程
度に起るために、基板上の蓄積は進まない。一方ターゲ
ット電極のみに高周波電力を印加したのでは、食刻作用
が起らぬためにスパッタ４ツ着速度は早くなるが、形成
膜の均−平担化は計れない。
第１図はターゲットに印加する高周波電力密度を６１１
／Ｃ１１２一定として、基板電極の高周波印加電力比（
基板電極印加電力密度／ターゲット電極印加電力密度）
を変化させた場合のスパッタ付着速度の変化を示す実験
例である。この実験においてスパック材としては５ｉ０
２が使われた。
／Ｃ１１２一定として、基板電極の高周波印加電力比（
基板電極印加電力密度／ターゲット電極印加電力密度）
を変化させた場合のスパッタ付着速度の変化を示す実験
例である。この実験においてスパック材としては５ｉ０
２が使われた。
（ｄ着膜の均一度の目安として平担化率と言う言葉か使
われる。第２図のように、基板１上に下地膜２が既に形
成されていて、その上に薄膜３を付着させたとき、下地
膜上の突出した部分の膜厚ｄ１に対して側面の膜厚ｄ２
を量り、 α−ｄ２／ｄｌ を平担化率と称している。
われる。第２図のように、基板１上に下地膜２が既に形
成されていて、その上に薄膜３を付着させたとき、下地
膜上の突出した部分の膜厚ｄ１に対して側面の膜厚ｄ２
を量り、 α−ｄ２／ｄｌ を平担化率と称している。
従来、いわゆる高周波バイアス・スパッタリング装置に
おいては、この平担化率の改善、調整に専ら印加電力比
即ち、ターゲット電極への印加電力密度に対して、基板
に加える電力密度を変化させていた。
おいては、この平担化率の改善、調整に専ら印加電力比
即ち、ターゲット電極への印加電力密度に対して、基板
に加える電力密度を変化させていた。
第３図はこの電力比の変化しこよる平担化率特性 、の
−実験例を示しており、印加電力比即ち、基板への印加
電力密度をターゲット電極の電力密度の６０％付近とし
たときに、平担化率は最高の約４０％を示した。この実
験においては、ターゲット電極への高周波印加電力は４
７０Ｗ一定とした。
−実験例を示しており、印加電力比即ち、基板への印加
電力密度をターゲット電極の電力密度の６０％付近とし
たときに、平担化率は最高の約４０％を示した。この実
験においては、ターゲット電極への高周波印加電力は４
７０Ｗ一定とした。
両電極への印加電力比を調整することでは第３図の如く
、平担化率が４０％程度までにしか上らぬため、本発明
においては両印加電力の位相差を変化させることにした
。
、平担化率が４０％程度までにしか上らぬため、本発明
においては両印加電力の位相差を変化させることにした
。
ターゲット電極への印加電圧と基板電極への印加電圧の
位相を合わせた状態を第４図（ａ）に示している。この
とき、ターゲット電極の印加電圧がプラズマに対して負
の最大値となるＰ点において、基板電極の印加電圧もプ
ラズマに対して負の最大値となるために、付着材料の放
出が最大となる時点で基板電極からの食刻も最大になる
。然し通常高周波電力は１３．５８ＭＨｚを採用してお
り、この−周期は約０．１マイクロ秒である。この間数
ｋｖ／ｃＩ１１の電界中での走行距離は電子が数ｍ、Ａ
ｒイオンでは数ミクロンである。従って、高周波電界に
応じた運動を行なうのは電子のみであるといえる。この
ために、スパッタリング効果を発生するＡｒイオンの動
作は、定常状態にあっては高周波電圧の変化に遠心せず
、影響を受けぬように見受けられる。
位相を合わせた状態を第４図（ａ）に示している。この
とき、ターゲット電極の印加電圧がプラズマに対して負
の最大値となるＰ点において、基板電極の印加電圧もプ
ラズマに対して負の最大値となるために、付着材料の放
出が最大となる時点で基板電極からの食刻も最大になる
。然し通常高周波電力は１３．５８ＭＨｚを採用してお
り、この−周期は約０．１マイクロ秒である。この間数
ｋｖ／ｃＩ１１の電界中での走行距離は電子が数ｍ、Ａ
ｒイオンでは数ミクロンである。従って、高周波電界に
応じた運動を行なうのは電子のみであるといえる。この
ために、スパッタリング効果を発生するＡｒイオンの動
作は、定常状態にあっては高周波電圧の変化に遠心せず
、影響を受けぬように見受けられる。
然し、両電極に印加する高周波電圧を固定のまま両電圧
の位相差を変化させてみる。１８０度の位相差を生じさ
せた状態を第４図（ｈ）に示している。このときターゲ
ット電極の印加電圧が正の最大値、基板電極の印加電圧
が負の最大値になったＱの時点で見ると、両電極間の電
位差は最大になる。従ってターゲット電極に衝突する電
子の数は、両電圧が同相である同図（ａ）の場合よりも
増加する。そこで、ターゲット電極表面の電位は（ａ）
の状態よりも負になり、ターゲット電極からの材料原子
の放出が増加する。このように考えると、同図（ｂ）の
１８０度の位相差を有するときの方が、同相の場合より
もスパッタリング材料の放出が多くなり、比較的に食刻
作用が減少して平担化率が低下すると予想される。
の位相差を変化させてみる。１８０度の位相差を生じさ
せた状態を第４図（ｈ）に示している。このときターゲ
ット電極の印加電圧が正の最大値、基板電極の印加電圧
が負の最大値になったＱの時点で見ると、両電極間の電
位差は最大になる。従ってターゲット電極に衝突する電
子の数は、両電圧が同相である同図（ａ）の場合よりも
増加する。そこで、ターゲット電極表面の電位は（ａ）
の状態よりも負になり、ターゲット電極からの材料原子
の放出が増加する。このように考えると、同図（ｂ）の
１８０度の位相差を有するときの方が、同相の場合より
もスパッタリング材料の放出が多くなり、比較的に食刻
作用が減少して平担化率が低下すると予想される。
この点を実験的に確めたのが第５図である。この実験に
おいては、ターゲット電極の印加電力４７０Ｗの対し基
板電極には印加電力１４ｏｗ即ち印加電力比を３０％と
して、両型圧の位相差を０〜１８０度変化させた。この
実験において、位相差が４５度以下では平担化率も約６
０％付近とまり、印加電力比を変化させた第３図の実験
例より遥かに優秀な結果が得られた。その上、再実験に
おいて、ターゲット電極の印加電力は共に４７０Ｗだが
、基板電極の印加電力は第３図の場合２８ｏＷで第５図
の実験では１４０Ｗとしである。即ちスパッタリング高
周波電力を減少させて、しかも平担化率は向上できる。
おいては、ターゲット電極の印加電力４７０Ｗの対し基
板電極には印加電力１４ｏｗ即ち印加電力比を３０％と
して、両型圧の位相差を０〜１８０度変化させた。この
実験において、位相差が４５度以下では平担化率も約６
０％付近とまり、印加電力比を変化させた第３図の実験
例より遥かに優秀な結果が得られた。その上、再実験に
おいて、ターゲット電極の印加電力は共に４７０Ｗだが
、基板電極の印加電力は第３図の場合２８ｏＷで第５図
の実験では１４０Ｗとしである。即ちスパッタリング高
周波電力を減少させて、しかも平担化率は向上できる。
また、付着速度についても若干の進歩が得られた。即ち
本発明の位相制御式高周波スパッタリング装置では、従
来の印加電力比を調整する方式に比し、次の長所を有す
る。
本発明の位相制御式高周波スパッタリング装置では、従
来の印加電力比を調整する方式に比し、次の長所を有す
る。
（１） 平担化率が優れている。
（２） 印加高周波電力は節約できる。
両印加電力の位相の影響の判明した現在から見ると、印
加電力比を変化させた第３図の実験は、位相も同時に変
化していたことが判る。
加電力比を変化させた第３図の実験は、位相も同時に変
化していたことが判る。
第６図は本発明の実施例を示す系統図である。
高周波電源４の高周波出力はスパッタリング室５の内部
のターゲット電極６および位相調整器８を経て、基板電
極７に加えられる。スパッタリング室５の外部は接地さ
れており、その内部は１０−２〜１０−３ｔｏｒｒ程度
の真空になっている。ターゲット電極６にはスパッタリ
ングすべき材料９、また基板電極７上にはスパッタリン
グすべき基板１０が置かれており、通常１３．５［（Ｍ
Ｈ２で数ｋＷの高周波電源４からエネルギーを供給され
てスパッタリングが行なわれる。位相調整器８は両電極
に印加される高周波電圧の位相差を調整するものである
が、印加重力比を調整するための結合回路などを含むこ
とができる。
のターゲット電極６および位相調整器８を経て、基板電
極７に加えられる。スパッタリング室５の外部は接地さ
れており、その内部は１０−２〜１０−３ｔｏｒｒ程度
の真空になっている。ターゲット電極６にはスパッタリ
ングすべき材料９、また基板電極７上にはスパッタリン
グすべき基板１０が置かれており、通常１３．５［（Ｍ
Ｈ２で数ｋＷの高周波電源４からエネルギーを供給され
てスパッタリングが行なわれる。位相調整器８は両電極
に印加される高周波電圧の位相差を調整するものである
が、印加重力比を調整するための結合回路などを含むこ
とができる。
一方この種高周波応用機器においては、工程の進歩につ
れて負荷の状態が激変することが多い。
れて負荷の状態が激変することが多い。
このため、このような負荷変動に対しても異常なく初期
の設定条件を守って動作することが望ましい。このため
の安定化回路が本発明の実施態様項である。
の設定条件を守って動作することが望ましい。このため
の安定化回路が本発明の実施態様項である。
第７図は本発明の位相制御式高周波スパッタリング装置
に位相差安定化回路を付加した一例の系統図である。高
周波電源４からターゲット電極６への中間に位相検出回
路１１を置き、基板電極７への供給ラインの中間にも図
の如く位相検出回路１２を置く。両電極への高周波供給
電圧は位相差調整器８によって位相差並びに必要ならば
振幅をも調整する。この位相差調整器８は反固定式調整
器と連続可変形調整器を併用することも有効である。内
位相検出回路１１と１２の出力信号は位相差検出器１３
によって、位相差に比例する電圧に変化され、この電圧
によって連続可変形位−相差調整器（８またはその一部
分）を動かし、両電極の高周波電圧の位相差を一定に保
つようにする。
に位相差安定化回路を付加した一例の系統図である。高
周波電源４からターゲット電極６への中間に位相検出回
路１１を置き、基板電極７への供給ラインの中間にも図
の如く位相検出回路１２を置く。両電極への高周波供給
電圧は位相差調整器８によって位相差並びに必要ならば
振幅をも調整する。この位相差調整器８は反固定式調整
器と連続可変形調整器を併用することも有効である。内
位相検出回路１１と１２の出力信号は位相差検出器１３
によって、位相差に比例する電圧に変化され、この電圧
によって連続可変形位−相差調整器（８またはその一部
分）を動かし、両電極の高周波電圧の位相差を一定に保
つようにする。
このような位相差安定回路の具体化は種々あるが、その
−例を以下に述べる。第８図はその具体化−例の各部波
形を示している。第７図中の位相検出回路１１．１２と
してはいわゆる単安定アルチパイブレークが使用できる
。ターゲット電極の印加電圧の波形が第８図の（Ａ）ま
た基板電極の印加電圧の波形が同図（Ｂ）であったとし
て、それぞれの立上り点で一定振幅、一定幅のパルスを
単安定マルチバイブレータで発生し、同図（Ｃ）および
（Ｄ）に示す如くなったとする。このとき位相差検出器
１３としては通常のマルチバイブレータが使用でき、位
相検出回路１１の出力波形の立上゛りで始まり、位相検
出回路１２の出力の立上りで停止するようにすれば、そ
の出力波形は同図（Ｅ）の如くなり、パルス幅が両電極
電圧の位相差に等しく、その間隔が印加電圧の一周期に
等しくなるから、この位相差電圧波形を干潮化すれば、
その直流電圧は両電極電圧間の位相差の相当する。
−例を以下に述べる。第８図はその具体化−例の各部波
形を示している。第７図中の位相検出回路１１．１２と
してはいわゆる単安定アルチパイブレークが使用できる
。ターゲット電極の印加電圧の波形が第８図の（Ａ）ま
た基板電極の印加電圧の波形が同図（Ｂ）であったとし
て、それぞれの立上り点で一定振幅、一定幅のパルスを
単安定マルチバイブレータで発生し、同図（Ｃ）および
（Ｄ）に示す如くなったとする。このとき位相差検出器
１３としては通常のマルチバイブレータが使用でき、位
相検出回路１１の出力波形の立上゛りで始まり、位相検
出回路１２の出力の立上りで停止するようにすれば、そ
の出力波形は同図（Ｅ）の如くなり、パルス幅が両電極
電圧の位相差に等しく、その間隔が印加電圧の一周期に
等しくなるから、この位相差電圧波形を干潮化すれば、
その直流電圧は両電極電圧間の位相差の相当する。
なお、この位相差検出器１３の内部に基準電圧源と差動
増幅器を置き、位相差出力電圧と予め設定した基準電圧
とを差動増幅器で比較し、その出力電圧でモータなどを
回転させるかして、位相調整器８に作動せしめ。両電極
高周波電圧間の位相差を調整するように構成すれば容易
に一定値に保持できる。
増幅器を置き、位相差出力電圧と予め設定した基準電圧
とを差動増幅器で比較し、その出力電圧でモータなどを
回転させるかして、位相調整器８に作動せしめ。両電極
高周波電圧間の位相差を調整するように構成すれば容易
に一定値に保持できる。
どのように位相制御式高周波スパッタリング装置に位相
差安定化回路を備えれば、負荷状態の激変に対しても、
安定に設定条件を確保し、良質で平担化率の良いスパッ
タリングが可能となる。
差安定化回路を備えれば、負荷状態の激変に対しても、
安定に設定条件を確保し、良質で平担化率の良いスパッ
タリングが可能となる。
第１図は基板とターゲットの両電極への高周波電力印加
比を変化させた場合のスパッタリング付着速度の変化を
示す実験例図、第２図は基板上へのスパッタリング薄膜
の付着状況を示す断面図、第３図は印加電力比と平担化
率との関係を示す実験例図、第４図（ａ）および同図（
ｂ）は内高周波電圧の位相関係図、第５図は、位相差と
平担化率の変化を示す実験例図、第６図は本発明位相制
御式高周波スパッタリング装置の実施例を示す系統図、
第７図は位相差安定化回路を併用した本発明位相制御式
高周波スパッタリング装置の実施例を示す系統図、第８
図はその系統各部の波形図である。 ｌは基板、２は下地膜、３は薄膜、４は高周波電源、５
はスパッタリング室、６はターゲット電極、７は基板電
極、８は位相差調整器、９はスパッタリングすべき材料
、１０は基板、１１および１２は位相検出回路、１３は
位相差検出回路。 特許出願人 日本高周波株式会社
比を変化させた場合のスパッタリング付着速度の変化を
示す実験例図、第２図は基板上へのスパッタリング薄膜
の付着状況を示す断面図、第３図は印加電力比と平担化
率との関係を示す実験例図、第４図（ａ）および同図（
ｂ）は内高周波電圧の位相関係図、第５図は、位相差と
平担化率の変化を示す実験例図、第６図は本発明位相制
御式高周波スパッタリング装置の実施例を示す系統図、
第７図は位相差安定化回路を併用した本発明位相制御式
高周波スパッタリング装置の実施例を示す系統図、第８
図はその系統各部の波形図である。 ｌは基板、２は下地膜、３は薄膜、４は高周波電源、５
はスパッタリング室、６はターゲット電極、７は基板電
極、８は位相差調整器、９はスパッタリングすべき材料
、１０は基板、１１および１２は位相検出回路、１３は
位相差検出回路。 特許出願人 日本高周波株式会社
Claims (2)
- （１）ターゲット電極と基板電極とを備え、高周波電源
の出力電力を分割して双方の電極に印加する形式の高周
波バイアス・スパッタリング装置において、一方の電極
の印加電力を基準として、他方の電極の印加電力の電気
的位相を変化させることを特徴とする位相制御式高周波
スパッタリング装置。 - （２）両電極に印加される高周波電力間の電気的位相差
を検出して移相回路に返還し、両高周波電力間の位相差
を一定に保持する特許請求の範囲（１）項記載の位相制
御式高周波スパッタリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8061683A JPS59205477A (ja) | 1983-05-09 | 1983-05-09 | 位相制御式高周波スパツタリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8061683A JPS59205477A (ja) | 1983-05-09 | 1983-05-09 | 位相制御式高周波スパツタリング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59205477A true JPS59205477A (ja) | 1984-11-21 |
| JPH0365433B2 JPH0365433B2 (ja) | 1991-10-11 |
Family
ID=13723268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8061683A Granted JPS59205477A (ja) | 1983-05-09 | 1983-05-09 | 位相制御式高周波スパツタリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59205477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5116482A (en) * | 1989-09-22 | 1992-05-26 | Hitachi, Ltd. | Film forming system using high frequency power and power supply unit for the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5523908A (en) * | 1978-08-07 | 1980-02-20 | Kameda Seika Kk | Preparation of rolled japanese cracker |
-
1983
- 1983-05-09 JP JP8061683A patent/JPS59205477A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5523908A (en) * | 1978-08-07 | 1980-02-20 | Kameda Seika Kk | Preparation of rolled japanese cracker |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5116482A (en) * | 1989-09-22 | 1992-05-26 | Hitachi, Ltd. | Film forming system using high frequency power and power supply unit for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365433B2 (ja) | 1991-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102527251B1 (ko) | 이온 에너지 분포 함수들(iedf)의 생성 | |
| US7247221B2 (en) | System and apparatus for control of sputter deposition process | |
| US5830330A (en) | Method and apparatus for low pressure sputtering | |
| US6642149B2 (en) | Plasma processing method | |
| KR20000062570A (ko) | 박막형성방법 및 박막형성장치 | |
| JP2019090104A (ja) | 高出力インパルスマグネトロンスパッタリングのための同期コントローラ | |
| JP2010515262A (ja) | プラズマ強化型基板処理方法および装置 | |
| US20230058692A1 (en) | Plasma processing apparatus | |
| US11715623B2 (en) | DC plasma control for electron enhanced material processing | |
| WO1999011103A1 (en) | Method for controlling plasma processor | |
| US7316764B2 (en) | System and method for performing sputter etching using independent ion and electron sources and a substrate biased with an a-symmetric bi-polar DC pulse signal | |
| JPS59205477A (ja) | 位相制御式高周波スパツタリング装置 | |
| US20050233089A1 (en) | Sputter method or device for the production of natural voltage optimized coatings | |
| JPH04174514A (ja) | プラズマ処理装置 | |
| JP3441746B2 (ja) | バイアススパッタ方法およびその装置 | |
| US6342139B1 (en) | Sputtering system | |
| JPH07243039A (ja) | 直流マグネトロン型反応性スパッタ法 | |
| JPH049465A (ja) | 薄膜処理装置の直流電位制御方法および装置 | |
| JP2901634B2 (ja) | 高周波バイアススパッタリング装置及びその方法 | |
| JPS627131A (ja) | ドライエツチング装置 | |
| JPH0527967B2 (ja) | ||
| JP3941453B2 (ja) | スパッタリング方法及び装置 | |
| JP2974512B2 (ja) | エッチング方法及び装置 | |
| JP2918926B2 (ja) | 成膜方法及び装置 | |
| JPH01170025A (ja) | ドライエツチング装置 |