JPS59204894A

JPS59204894A - 音声認識装置における段階ｄｐマツチング方式

Info

Publication number: JPS59204894A
Application number: JP58080435A
Authority: JP
Inventors: 二ノ宮　正生; 進高島; 福島　一雄; 将美湯山; 和幸黒沢
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1983-05-09
Filing date: 1983-05-09
Publication date: 1984-11-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は音声認識装置に係り、特に動的計画法（Ｄｙｎ
ａｍｉｃ　Ｐｒｏｇｒａｍｍｉｎｇ　；以下ＤＰ法と呼
ぶ）において段階マツチングを行なう音声認識装置にお
ける段階ＤＰマツチング方式に関する。

〔従来技術〕

一般的に音声認識装置は、入力された音声の特徴パラメ
ータを抽出し、あらかじめ記憶されているパターンとパ
ターンマツチングを行ない、最も類似度の高いものを選
択して認識している。

前述の音声の特徴パラメータは音声の周波数スペクトラ
ムが多く用いられており、多数のノ＼ンドパスフィルタ
ーによる方法や高速フーリエ変換によってスペクトラム
が求め゛ハ′れている。そして。

これらの方法によって求められた音声の周波数スペクト
ラムを前述した様にあらかじめ登録されているパターン
との比較すなわち標準パターンとの類似性を求め、入力
データに一番近い標準パターンが入力データであるとし
てその結果を出力する。

前述の入力データを登録しているパターンと比較すると
き、これらの間には必ずしも時間軸が１対１で対応する
とは限らず２前後の言葉の関係あるいは長音の長さ等に
よって変化する。この様に時間軸等が１対１に対応しな
いパターン間の類似性を求める方法すなわちパターンマ
ツチング法としてＤＰ法がある。（一般的に、二つのパ
ターン間の類似性は距離として表わされる。）このＤＰ
法はそれぞれの特徴点間の最小距離を全てにわたって求
める為に、特徴点の数が増加するほどその演算時間は増
大する欠点を有している。

ＤＰ法による前述の欠点を補う為、一般的には次の方法
が用いられている。先ずパターン自体を線形伸縮し、線
形マツチングによる予備選択を行ない、それによって選
択された標準パターンについてＤＰ法によって最小距離
の標準パターンを求める方法である。

〔従来技術の問題点〕

線形マツチング法はＤＰ法と比べその処理速度が速いの
で、前述の方法もその処理速度は全ての標準パターンに
ついてＤＰ法を行なった場合と比べ速い。畳かしながら
この方法はパターンを線形圧縮している為、ＤＰ法本来
の時間軸の非線形圧縮の性質が薄れてしまう欠点を有し
ている。さらに、予備選択に用いられている線形マツチ
ングは継続時間の長い単語に対してはＤＰ法に比べて誤
認識が多く予備選択において目的の標準パターンを選択
できない場合があるという問題を有している。

〔発明の目的〕

本発明は前記問題点に鑑みなされたものであり。

その目的は複数の標準パターンからＤＰ法を用いて入カ
バターンに対して最小距離のものを検出し。

その処理速度は従来のＤＰ法に比べはるかに速い音声認
識装置における段階ＤＰマツチング方式を提供すること
にある。

（発明の要点〕本発明の特徴とするところは音声信号をデジタルデータ
に変換する変換手段と、前記変換手段の出力を第１のメ
モリに格納するとともに前記変換手段の出力とあらかじ
め第２のメモリに格納されている複数の標準パターンデ
ータとをそれぞれ時間軸で選択的にＤＰ演算する第１の
演算手段と。

前記第１の演算手段の結果より前記第２のメモリに格納
されている複数の標準パターンデータを選−択する選択
手段と、前記選択手段によって選択された標準パターン
データと前記第１のメモリに格納されたデータとをＤＰ
演算する第２の演算手段より成る音声認識装置における
段階Ｄ　Ｐマツチング方式にある。

〔発明の実施例〕

以下９図面を用いて本発明の詳細な説明する。

第１図はプロセッサを用いた本発明の第１の実施例の構
成図である。マイクロホン１はＡＧＣ回路２を介してＢ
ＰＦ回路３に接続されている。そしてＢＰＦ回路３の出
力はＡ／Ｄコンバータ４に加わる。プロセッサ（ＣＰＵ
）６に接続しているパスライン７には前述のＡ／Ｄコン
バータ４の他にリードオンリメモリ　（ＲＯＭ）８．、
　　ランダムアクセスメモリ　（ＲＡＭ）９．入出力コ
ントロールシステム（ＩＯＣ３）１０が接続されている
。そして入出力コントロールシステム（ＩＯＣ３）１０
は他の装置たとえばパーソナルコンピュータ１１に接続
されている。マイクロホン１に入った音声は音声信号す
なわち電気信号に変換される。

この電気信号は人の話す声の大きさあるいは話す人の口
とマイクの距離によってそのレベルが異なるので、はぼ
一定のレベルとする為、ＡＧＣ回路２に入力する。ＡＧ
Ｃ回路はその出力がほぼ一定となる様に利得が変化する
回路である。ＡＧＣ回路２の出力すなわち一定のレベル
となった音声信号はＢＰＦ回路３に加わる。ＢＰＦ回路
３はたとえば音声帯域を８分割する様に複数のバンドパ
スフィルタを有し、このＢＰＦ回路３によって特定の帯
域に８分割される。帯域別に８分割された音声信号はＡ
／Ｄコンバータ４に加わり、各帯域の音声信号のたとえ
ばパワーをデジタル量に変換する。Ａ／Ｄコンバータ４
はＢＰＦ回路３の出力の１帯域すなわち１チヤンネルに
対し８ｂｉｔのデータに変換するので合計（ｉ４ｂｉｔ
のデータがたとえば８ｂｉｔ単位でパスライン７に出力
される。

前述のＡ／Ｄコンバータ４はハスライン７を介してプロ
セッサ（ＣＰＵ）６によって制御されており、前述の６
４ｂｉｔのデータはチャンネル単位で分割されてランダ
ムアクセスメモリ　（ＲＡＭ）９に記憶される。

プロセッサ（ＣＰＵ）６は前述のＡ／Ｄコンバータ４の
制御とデータの格納の他にＤＰ法における計算処理すな
わちＤＰ演算とパーソナルコンピュータ１１に結果を入
出力コントロールシステム（ＩＯＣ３）１０を介して出
力する制御を行なう。

これらの演算と制御↓まリードオンリメモリ　（ＲＯＭ
）８にあらかじめ格納されているプログラムをプロセッ
サ（ＣＰＵ）６が実行することによってなされる。そし
てランダムアクセスメモリ　（ＲＡＭ）９はその時のワ
ークエリアとしても使用される。

第２図は前述のＤＰ演算処理を説明するフローチャート
図である。Ａ／Ｄコンバータ４よりデータが入力すると
ＤＰ演算処理がスタート１２　Ｌ。

先ず、前段ＤＰ演算１３を行なう。この前段ＤＰ演算１
３ばあらかじめＲＡＭ９に格納されている標準データと
の距離を求めるものである。しかしながらこの演算はす
べての入力データに対して行なうのではなく、特定のデ
ータ間隔たとえば、入力するデータのうち３回に１回行
なう。尚１回の測定データは前述した様に全部で５４ｂ
ｉｔより成る。特定の時間たとえば１単語の音声データ
が全て入力し：それに対応した演算が全て終了すると２
次の候補選定処理１４を実行する。先に実行した前段Ｄ
Ｐ演算１３は３回のうち１回の入力データに対してＤＰ
演算を行なったものであり、その演算は当然ながら確実
さを欠いている。その為に特定の範囲に入ったた距離結
果の標準パターンデータに対して再度ＤＰ演算を行なう
為の選定処理を行なう。この選定処理が候補選定処理１
４である。しかしながら前段ＤＰ法Ｗ、１３によって１
個の標準バクーンデータのみの距離があらかじめ定めた
距離内に入っている場合には再度ＤＰ演算を行なわず、
その標準パターンが入力データであると決定１５し、第
１図に示した入出力コントロールシステム（ＩＯＣ３）
１．０を介しパーソナルコンピュータ１１に出力する。

また、あらかじめ定めた距離内に入ったものがない場合
には入力したデータは認識できないとして無効１６とす
る。

さらに、前述の特定の距離内に複数の標準パターンを用
いた演算結果が入りさらに第１の候補との距離の差が特
定の範囲に入った場合には最小距離のパターンからたと
えば五番口までを候補として選定する。尚、第１の候補
との距離の差が特定範囲に５個以下しか入らなかった場
合にはその数のものだけを候補として選定する。　候補
を決定すると、候補選定処理１４を終了し１次の後段Ｄ
Ｐ演算１７を実行する。前段ＤＰ演算１３においては入
力したデータ並びに時間に対応して並んでいる標準パタ
ーンデータを３回に１回用いて演算しているが、後段Ｄ
Ｐ演算１７は選択された標準パターンデータのそれぞれ
の全てのデータに対しての最小距離を求める。そしてそ
れぞれの選定された標準パターンデータに対応して最小
距離の中で最も小さい値の標準パターンを入力したデー
タと一致しているとして決定１５し出力する。

第２図において、標準パターンの時間に対応した全ての
データについて行なうのは後段ＤＰ演算１７であり、そ
の時の標準パターンは最大五個であるので、この演算時
間は全ての標準パターンに対して行なう演算と比べはる
かに速い、たとえば標準パターンが６４個あった場合に
は最大で５／６４に短縮される。また前段ＤＰ演算は３
回に１回の割合で行なうので１個の標準パターンの全て
のデータに対して行なうのに比べその演算処理ははるか
に少ない。

第３図は本発明の第２の実施例の回路構成図である。第
１図に示した本発明の実施例はプロセッサにおいて演算
とその制御を行なっているが、第３図の実施例は全て回
路によって制御され、さらに演算も回路によってなされ
る。Ａ／Ｄコンバータ１８には第１図に示したＢＰＦ回
路３の出力が加わり、その出力はパラメータ正規化圧縮
部１９を介してレベル検出部２１．入カバターンメモリ
２０に入力する。レベル検出部２１の検出出力はタイミ
ング制御部２２に加わる。そしてタイミング制御部２２
の制御出力はＡ／Ｄコンバータ１８゜パラメータ正規化
圧縮部１９．フレームカウンタ２３、制御部２４に入力
する。入カバターンメモリ２０．標準パターンメモリ２
５．ワークエリアメモリ２６．最小距離メモリ２７には
制御部２４より出力されるアドレス出力が加わる。

距離演算部２８には入カバターンメモリ２０゜標準パタ
ーンメモリ２５の出力が加わり、その出力は部分和演算
部２９を介してワークエリアメモリ２６に入力する。ワ
ークエリアメモリ２６の出力は部分和演算部２９と最小
距離算出部３０に加わる。最小距離算出部３０にはこの
他に標準パターンフレーム長メモリ３１の出力、フレー
ムカウンタ２３の出力がゲート回路３２を介して、なら
びにゲート回路３３とフレーム数補正部３４を介して加
わる。最小距離算出部３０の出力端子は最小距離メモリ
２７０入力端子に接続されており。

最小距離メモリ２７の出力端子は候補選択部３５の入力
端子に接続される。候補選択部３５の出力は候補番号メ
モリ３６と制御部２４に加わる。そしてさらに決定結果
３７として出力される。候補番号メモリ３６は制御部２
４に接続される゛。制御部２４の制御出力は距離演算部
２８１部分和演算部２９．最小距離算出部３０．ｔａｓ
パターンフレーム長メモリ３１．候補選択部３５に加わ
る。さらに制御部２４からはゲート回路３２の制御端子
に、またイ・ンハータ３８を介してゲート回路３３の制
御端子に制御信号が入力する。尚２図中Ａは接続されて
いることを示すシンボルである。

Ａ　／’Ｄコンバーク１８に加わるそれぞれの帯域分割
された信号はデジタル量に変換されパラメータ正規化圧
縮部１９に入力する。パラメータ正規化圧縮部１９にお
いては最大値に１を加算した値で入力データを正規化し
、処理に必要なビット数に変換、すなわち有効ビット数
以下を切りすてる。

また最大値が特定の値以外の時には特定値で入力データ
を正規化し、前述と同様に処理に必要なビット故に変換
する。これによって特定のビット故に変換されたデータ
は入カバターンメモリ２０に格納される。レベル検出部
２１ば前述のパラメータ正規化圧縮部によって処理され
たデータが特定の値すなわちスレソシホールドレベルＴ
Ｈ以上であるか否かを検出する。このレベル検出部２１
によって得られた結果によってタイミング信号を切換え
る動作をタイミング制御部２２は行なう。これはＡ／Ｄ
コンバータ１８．パラメータ正規化圧縮部１９が動作す
る場合に音声区間ＴＳのスタートを早く検出する為に行
なうものである。これによって入力したバラメークすな
わちデータＤａがスレッシホールドレベルＴＨ以下の時
には高速のクロックＴｐｓにおいて゛、スレッシホール
ドレベルＴＨ以上の時すなわち音声区間に入ると特定の
遅いクロックでＡ、／　Ｄコンバータ１８並びにパラメ
ータ正規化圧縮部１９が動作する。前述の動作によって
得られたデータは音声区間ＴＳにおいて入カバターンメ
モリに格納される。　前述した第１図のプロセッサを用
いた処理装置の処理と同様に第３図の実施例は前段ＤＰ
演算と後段ＤＰ演算とを行なうがその処理は第３図の本
発明の実施例の回路においては同じ回路でなされる。そ
してその前段ＤＰ演算であるか後段ＤＰ演算であるかは
制御部２４の制御によって決まる。すなわち前段ＤＰ−
演算と後段ＤＰ演算は入カバターンメモリ２０゜標準パ
ターンメモリ２５．ワークエリアメモリ２６のアクセス
が異なるのみでＤＰ演算に関係する距離演算部２８１部
分和演算部２９．最小距離算出部３０は゛全く同じ動作
となる。第１図の説明において述べた様に、その異なる
点は前段ＤＰ／Ｊｌｉ算においては全てのデータに対し
てＤＰ演算を行なうのではなく３（固に１１固の演算と
なることであり。

これは制御部２４より発生する各メモリのアドレス値が
異なるだけである。

距離演算部２８１部分和演算部２９．最小距離算出部３
０は前述した様にＤＰ演算に関係する回路部である。先
ずＤＰ演算について式を用いて説明する。

入カバターンＡ、標準パターン旧をそれぞれＡ＝　ＡＸ
＋、Ａ２．・・・・・・・・・・・・八ｊ−（１）ｌＢ
＝ｌＢ＋、ＩＢ２．・・・・旧・・・・・ＩＢ　ｉ　−
−Ｈ２１とする。Ａ１〜Ａｊ　、　ＩＢ　＋〜ＩＢｊ　
　ばある時間における特徴ベクトルである。このある時
間における特徴ベクトルはたとえば本発明の実施例にお
いては８次元（音声帯域を８分割）の特徴ベクトルであ
り。

Ａｊ＝　　　（ａ、Ｈ＋　　　　　、　　　ａｊ！　　
　　　、　　　◆−・　ａｓｓ　　　　　ン　　−（３
ンｌＢ１−　（Ｊｌ　　　、　　Ｊｚ　　、　　・・・
ｂけ　）−ｍ−（４）で表わされる。

ＤＰ演算における部分和ｇ　（ｔ、ｊ）は一般的にｇ　　（１，１）　　−２ｄ　（１，１）ｊ−ｄｗ≦ｉ
≦ｊ＋ｄｗ５）で表わされる。ここでｄ　（ｉ、　　ｊ）は各特徴ベクト
ル間の距離であり。

ｄ　（ｔ、　　ｊ）　＝Σ１ｂ、Ｋ　−−ａｊＫ　１−
Ｈ５）′で定義される。またｄｗは片側の窓幅であり窓
幅をＷとするならばＷ＝Ｚ　ｄＷ＋１となる。

前述の（５）式はＤＰ演算における部分和を表わす式で
あり、パターン間距離はｇ　（Ｉ、Ｊ）で得られる。一
方、音声認識等の場合には入カバターンデータ並びに標
準パターンデータはそれぞれ入力時間が異なる。すなわ
ち、　（１）（２１式におけるＩ、　　Ｊが一定ではな
いので、サンプル数で正規化しな（ではならない。本発
明の実施例においてはこのサンプル数が入カバターンデ
ータ、標準パターンデータでそれぞれ異なるので、最終
パターン間距離Ｇ（Ｉ、Ｊ）は訃Ｇ　（Ｉ、Ｊ）＝　　□・ｇ　（Ｉ　、　　Ｊ）　−（
６１１十Ｊ　　　　　　　　　、’ となる。

一方９本発明の第３図の実施例においては変数変換して
演算を行なっている。すなわち。

ｉ　＝　ｍ　＋　ｊ　−ｄ　ｗ　−１−−Ｈ７）ただし
１≦ｍ≦Ｗ β＝ｊ　　　　　　　　−一刊８）１２　’　＝　ｊ−１−−Ｈ９）としてｍ、β、β′に関係する式を用いて演算を行なう
。（７）〜（９）式をＴ５）、　（６）式に代入し、変
換すると。

ｅ　　（ｄｗ＋１．１）−２ｄ　　（１，１）−一１０
）ｅｌ　　（ｍ、１）　−Ｑ＝ｏｏ　　ｍｆ−ｄｗ＋ｌ
。

１≦ｍ≦ｗ　−−１０１’ ρ＝ｊ β′−ｊ　　−１（１１）となる。そして変換後の最終パターン量比ＩｉＩｌｔＥ
（Ｍ、　Ｌ）は但しＭ＝　Ｉ−Ｊ＋ｄｗ＋１　　　　　　　　　　（１３）
Ｌ＝Ｊ　　　　　　　　　　　　　　　　　　（１４）
で表わされる。

００）１式において、ｍ＋ｄｗ＋ｌ、ｌ≦ｍ≦Ｗでばｅ
（ｍ、１）は無限大としている。これは後述するが、メ
モリ内において（１１）式の最小値を格納する為に００
１式の演算と同時あるいはその演算の前に最大値をメモ
リに格納する。

第３図についてさらに説明を続ける。距離演算部２８は
前述の特徴ベクトル間の距離ｄ　　（ｉ、ｊ）を求める
回路である。すなわち、入カバターンメモリ２０と標準
パターンメモリ２５より入力する各データよ゛す（５）
１式の演算を行なう。そしてその演算結果を部分和演算
部２９に出力する。部分和演算部２９は距離演算部２８
より得られる演算結果とワークエリアメモリ２６より得
られるデータより（１０）　　（１１）式の演算を行な
う。

第４図は前述のワークエリアメモリ２６の内容を示すデ
ータ構成図である。尚、データの内容は前段ＤＰ演算の
結果である。前段ＤＰ演算は入力データすなわち前述各
特徴ベクトルのうち３個に１個の割合で演算を行なって
いる。すなわち、入力データのＡ　Ｉ　＋　’　Ａ　ａ
・・・・・・・・・Ａヨ用に関してのみ演算する。標準
パターンデータも同様に３個に１個の割合で標準パター
ンメモリ２５からＩＢ　Ｉ。

ＩＢ　ａ・・・・・・・・・旧ＢＰ′＋＋　が読出され
て演算に用いられる。

Ａ１が入力し、入カバターンメモリ２０に格納されると
同時に距離演算部２８に入力し、／に＋とｌＢ＋の距離
が求められる。その結果は部分和演算部２９を介してワ
ークエリアメモリ２６のｍ列の位置に格納される。標準
パターンメモリ２５は複数（ｎ個）のパターンデータを
記憶しているので。

１〜ｎ行のｍ列にそれぞれの対応する結果すなわちｅ’
　　（ｍ、１）・・・・・・ｅ　（ｍ、１）が格納され
る（第４図（１））。そしてＡ２．Ａ３がさらに入力し
入カバターンメモリ２０に格納されるが、前段ＤＰ演算
では３個に１個の割合で計算するので演算はなされない
。そして次のＡ４において、演算すなわち、　　ｄ　（
ｍ、　　β）が求められ１部分和演算部２９に出力され
る。部分和演算部２９はワークエリアメモリ２６より前
述のｍ列のデータを用いてそれぞれに対して（１１）式
の演算を行なう。前述した様にＡ４の演算ではワークエ
リアメモリ２６のｍｕ列以外最大値が格納されているの
で　ｍｏ−１，ｍｏ＋１列は当然なかりｅ（ｍｏ−１，
２）・・・・・・ｅ”（ｍｏｌ、２）とｅ　（ｍｏ＋１
．２）−−−・−ｅ”（ｍｏ＋１．２）が格納される（
第４図（２））。部分和演算部２９は（１１）式の演算
を行なう。

すなわちｅ　（ｍ−１，ｊｌり　＋ｄ　（ｍ、　　Ａ）
　、　　ｅ　（ｍ、　　ｊ２　’）　＋２ｄ　（ｍ、　
　＃）　、　　ｅ　（ｒｎ＋１．　　Ｉｔ、’）　＋ｄ
　（ｍ、　　４２）の最小値をｅ（ｍ、　　β）とする
ので、当然ながらこの時ｍ＋１．またはｍ−１の演算の
どちらか一方が最大値Ｑであっても残る二式のうちの一
方が最小となり、Ｑが書きかえられる。

そして、順次大カバターンデータすなわちＡが入力し、
距離演算部２８で距離が求められ、さらに部分和演算に
よってｅ　（ｍ、ｎ）が求められる。

前述の演算も標準パターンデータの全種類（１〜ｎ）に
対してなされる（第４図（３））。尚、第４図ｅ”　　
（ｍ、ｓ）はｎ番目の標準パターンに対する距離を表わ
している。

最小距離算出部３０は後述する音声区間終了後に動作す
る回路である。この最小距離算出部３０はワークエリア
メモリ２６内の距離データから各標準パターンデータの
最小値を求める。すなわち。

前述（１２）式のＥ　（Ｍ、Ｌ）を求める回路である。

先ず、前述（１３）　、　　（１４）式を満たすＭ、Ｌ
に該当するｅ　（Ｍ、Ｌ）をワークエリアメモリ２６よ
り求める。さらに標準パターンフレーム長メモリ３１よ
り出力されるＩとフレームカウンタ２３より出力される
データＪを加算し、その結果でｅ（Ｍ、Ｌ）を割る。そ
してその結果を最小距離メモリ２７に格納する。但し、
前段処理の場合、入カバターン、標準パターンのフレー
ム長はほぼ３分の１になっているが、Ｉ、　　Ｊは整数
であり、３で割切れるとは限らないのでＩ、Ｊが３の倍
数の時（１／３）＋１．　　（Ｊ／３）＋１とし、　　
Ｉ、　Ｊが３の倍数プラス１の時［（１−１）／３）　
＋１゜（（Ｊ−１）／３１　＋１とし、　　ｊ、　　Ｊ
が３の倍数プラス２の時（（１−２）／３）　＋Ｌ　　
（（Ｊ−２）／３）　＋１として各々標準パターン長メ
モリ３１、フレーム数補正部　３４から出力される。

このように、Ｉ／３．Ｊ／３は前段処理の場合であり、
後段処理の場合には標準バクーンフレーム長メモリ３１
からはＩが、フレームカウンタ２候補選択部３５は最小
距離メモリ２７に格納された各標準パターンデータに対
する最小距離の中から、さらに最小値を有するものを求
め、候補番号メモリ３６に標準パターンデータに対応し
たパターンナンバー（第４図における１〜ｎ）を格納す
る。候補選択部３５は前述したプロセッサを用いた２段
ＤＰ演算と同様に１条件によって候補番号メモリ３６に
格納する動作が異なる。前段ＤＰ演算１３によって１個
の標準パターンデータのみの距離があらかじめ定めた距
離内に入っている場合には決定として端子３７に決定結
果たとえばパターンナンバーを出力する。またこの結果
は制御部２４を介して入出力制御システム（ＩＯＣ３）
１０に出力される。この時には制御部２４は後段ＤＰ演
算処理の制御は行なわず次の入カバターンデータが入力
するのを待つ。またあらかじめ定めた距離内に入ったも
のがない場合には入力したデータは認識できないとして
制御部２４に出力する。

この場合にも制御部２４は認識不可能であることを入出
力制御システム（ＩＯＣ３）１０に出力する。さらに前
述の特定距離内に複数の標準パターンを用いた演算結果
が入りさらに第１の候補との距離の差が特定の範囲に入
った場合には最小距離のパターンからたとえば三番目ま
でを候補として選定する。尚、第１の候補との距離の差
が特定範囲に５個以下しか入らなかった場合にはその数
のものだけを候補として選定する。すなわち、この場合
には候補番号メモリ３６には２〜５個の番号が格納され
る。尚、候補番号メモリ３６への番号の格納は前段処理
を行なった場合にのみ格納されるものであり、後段演算
においてはこの候補選択部は最小値を検出後そのナンバ
ー（１〜ｎ）を制御部２４に出力する。　前述の距離演
算部２８゜部分和演算部２９．最小距離算出部３０．候
補選択部３５はそれぞれ前段ＤＰ演算、後段ＤＰ演算の
場合に共通に使用されるものである。

レベル検出部２１ば前述した様にパラメータ正規化圧縮
部１９のレベルすなわちパラメータＤａが特定値（スレ
ッシホールトレベルＴｌ１）以上であるか否かを判別す
る回路であり、スレッシホールドレベルＴｌ１以上の検
出でクロックＴＰＳがＴｓ　　に変化してＤＰ演算処理
を開始させるが、逆に演算処理中にパラメータＤａが特
定値より小であることを検出した場合には候補の待避を
行なわせる。タイミング制御部２２はこれらのタイミン
グを制御する回路である。第５図はタイミング制御部２
２の回路構成図である。レベル検出部２１からの検出信
号はフリップフロップ４０のセント端子Ｓ、カウンタ５
１のリセット端子Ｒとインバータ４１を介してアンドゲ
ート４２．４３のゲートに加わる。

フリップフロップ４０の出力Ｑはアンドゲート４４．４
５とインバータ４６を介してアンドゲート４７に接続さ
れる。タイミング発生部４８のクロック出力ＴＳ、’　
ＴＰＳはアンドゲート４５，４７を介してオアゲート４
９に入力する。オアゲート４９の出力ばＡ／Ｄコンバー
タ１８及びパラメータ正規化圧縮部１９に接続される。

アンドゲート４５の出力Ｔ５′は３進のカウンタ５０の
入力とアンドゲート４２，４４のゲートに加わる。アン
ドゲート４４の出力ばフレームカウンタ２３に接続され
る。

アントゲ−１・４２の出力はカウンタ５１に加わり。

そのカウンタ５１のＮ００７出力はフリップフロップ４
０のリセット端子Ｒに加わるとともに終端出力として制
御部２４に出力される。タイミング発生部４８のクロッ
ク出力、アンドゲート４３の出力、フリップフロップ４
０の出力Ｑは制御部２４に加わる。カウンタ５０のＮｏ
、２出力はタイミング発生部４８とアンドゲート４３に
接続される。

第６図はタイミング制御部２２のタイミングチャート図
である。以下第６図を用いてタイミング制御部２２の動
作を説明する。

フリップフロップ４０がリセット状態の時にはその出力
Ｑはローレベル（Ｌレベル）であるのでアンドゲート４
４，４５はオフとなる。しかしながら、その信号はイン
バータ４６に加わっているので、インパーク４６の出力
はハイレベル（Ｈレベル）となる。インバータ４６の出
力はアンドゲート４７に加わっているので、アンドゲー
ト４７がオンとなり、タイミング発生部４８より発生ず
るクロックＴ、Ｓがアンドゲート４７．オアゲート４９
を介して出力される。第６図におけるクロックＴ　ＰＳ
’ばアンドゲート４７の出力を示す信号である。パラメ
ータＤａがスレッシボールドレベルより大となると、レ
ベル検出部２１の出力はＨレベルとなりフリップフロッ
プ４０をセットするとともにカウンタ５１をリセットす
る。これによってフリップフロップ４０の出力ばＩ（レ
ベルとなり。

カウンタ５１のカウント値は０となる。フリップフロッ
プ４０の出力がＨレベルとなるとアンドゲート４７はオ
フとなりアンドゲート４１，４５がオンとなる。これに
よってタイミング発生部４８より発生するクロックＴｓ
　がアンドゲート４５゜オアゲート４９を介して出力さ
れる。第６図におけるクロックのＴｓ′はアンドゲート
４５の出力を示す信号である。オアゲート４９の出力は
Ａ／Ｄコンバーク１８並びにパラメータ正規化圧縮部１
９のそれぞれのクロック端子に加わっているので。

スレッシボールドレベル以下ではそのタイミングはＴｐ
ｓで行なわれ９以上ではＴｓとなる。たとえばＴｓとＴ
ｐｓのクロック周波数の関係を１：３としておけば、　
Ｔｓの３倍のクロックで低レベルを読出し。

スレッシボードレベル以上になるとＴｓのクロックでザ
ンブリングを行ないＤＰ演算用のデータとして取込まれ
る。アンドゲート４５の出力すなわちクロックＴはカウ
ンタ５ｏにも加わっているので。

カウンタ５０の出力すなわち、カウンタ５ｏは３進カウ
ンタであるので１／３分周された信号がタイミング発注
部４８を介してインバートされＴＦ９Ｆの信号として制
御部２４に加わる。ＴＦＤＰ信号はそのタイミングで第
３図に示した回路がＤＰ演算を行なうクロックとなる。

またアンドゲート４４もオンとなるので、クロックＴｅ
’が出力され、フレームカウンタ２３に加わる。また、
フリップフロップ４０の出力Ｑは制御部２４の始端信号
端子に加わっているので、制御部２４はフリップフロッ
プ４０がＨレベルとなった時に前段ＤＰ演算の制御を開
始する。

一方、音声信号等は一時的にその信号レベルが低下する
場合がある。たとえばガラコラ（学校）の様に「ン」の
音はつまる音であり、音声としてはそのレベルは低下し
ている。しがしながら、これを終点としてしまうと誤認
識をともなうので。

特定の時間レベルが低下したことを検出して認識を行な
う。この特定の時間を検出するのがカウンタ５１である
。フリップフロップ４ｏがセーノト状態でレベル検出部
２工がローレベルとなるとカウンタ５’ｌは／ｌ”ｙ）
が解除され、インバータ４１を介してＨレベルが加わり
アンドゲート４２がオンとなる。これによってアンドゲ
ート４５より発生するクロックがアンドゲート４２を介
してカウンタ５１に加わる。カウンタ５１は８進カウン
クであり、リセット解除後クロックが７クロソク入力す
ることによってＮｏ、７出方がＨレベルとなる。７クロ
ソク以前で再度レベル検出部２１がＨレベルとなるとカ
ウンタ５１はリセットされる。

そして次にレベル検出部２１よりλカする信号がＬレベ
ルになるとまた同様の動作をくりがえす。

カウンタ５１が７クロツクをカウントすると、Ｎ００７
出力がＨレベルとなるので、フリップフリツブ４０はリ
セットされ、初期状態となる。カウンタ５１のＮＯ７出
力は制御部２４の終端決定の端子に加わっており、制御
部２４は後段のＤＰ演算制御を行なう。一方、レベル検
出部２１の信号はインバータ４１を介してゲート４３に
も加わっているので、レベル検出部２１の信号がＬレベ
ルとなるとゲート４３にはＨレベルが加わりカウンタ５
０の出力が待避信号として制御部２４に加わる。　待避
信号すなわちアンドゲート４３の出力信号はレベル検出
部２１がＬの状態ではカウンタ５０の出力に同期して制
御部２４に出力される。

そして制御部２４では候補の待避を行なう。待避とはワ
ークエリアメモリ２６に格納されているＤＰ演算におけ
る部分和演算結果よりデータを読出し、最小距離算出部
３０で最終的な演算を標準パターン数（１〜ｎ）行ない
最小距離メモリ２７に格納しさらに候補選択部３５での
候補決定を行ない候補番号メモリ３６に格納する動作を
示している。この待避はレベル検出部２１の出力がＬレ
ベルになってから７クロソクＣＴｓ）後に行なうことも
可能である。しかし、この待避をＬレベル検出部間すな
わち前述の７クロック期間に行なうことによって終端決
定がなされると同時に後段ＤＰ演算を実行することが可
能となるので２本発明の実施例ではそ′の全処理におけ
る時間はさらに短くなる。第６図に示したタイミングチ
ャートにおいては音声区間で一時的なレベル低下が検出
され、待避を行なりでいるが、さらに続くレベルがＨレ
ベルとなるので、再度、前段ＤＩＪＱ算処理を実行する
。そして無音区間ＴＳｎにおいて再度候補の待避を行な
い７クロソク目で終端を検出し、候補が決定する。前述
の音声区間ＴＳと無音区間ＴＳｎが前段ＤＰ演算であり
、候補決定から単語決定の間で後段ＤＰ演算がなされる
。この区間の単語決定区間ＴＪとなる。クロックＴＢｌ
）Ｆ　＋　ＴＦＣＩＰは前段後段ＤＰ演算のクロ・７り
であり、制御部２４ばこのクロックに同期して各演算部
を制御する。

第３図にもどってさらに説明する。タイミング制御部２
２より発生しフレームカウンタ２３に入力するクロック
は、フレームカウンタ２３においてカウントされる。こ
のカウンタによって入カバタ・−ンデータのフレーム数
が求められる。フレームカウンタ２３の出力はゲート回
路３２．３３に加わる。制御部２４の出力信号はゲート
３２の制御端子とインバータ３８を介してゲート３３の
制御端子妄加わっているのでゲー）３２．３３は常時ど
ちらか一方がオンとなる構成となっている。

前段ＤＰ演算の場合にはＬレベルが制御部２４より出力
されるのでゲート３３がオンとなりフレームカウンタ２
３の出力はゲート３３を介してフレーム数補正部３４に
加わる。フレーム数補正部３４は前述した様にフレーム
カウンタの値をほぼ１／３にする回路であり、入力Ｊが
３０（Ｕは整数）の時、　　（Ｊ／３）　＋１を出力、
入力、夏が３Ｕ＋１の時（（Ｊ−１）／３）　＋１を出
力、入力Ｊが３Ｕ＋２の時（（Ｊ−２）／３）　＋１を
出力する。

この出力が前段ＤＰ演算において最小距離算出部３０に
おいて使用される。一方３後段ＤＰ演算の時にはゲート
３２がオン、ゲート３３がオフとなり、フレームカウン
タ２３の出力Ｊがそのまま最小距離算出部３０に加わる
。

また、標準パターンフレーム長メモリ３１は前述した様
に制御部２４において前段ＤＰ演算であるか後段ＤＰ演
算であるかが制御されており、最小距離算出部３０には
それに対応した各標準パターンのフレーム数■に関係し
た値すなわち、前段ＤＰ演算の時にはＩが３Ｕ’　　（
Ｕ’は整数）の時（■／３）＋１．■が３Ｕ’　＋１の
時（（１−１）　／３）　＋１．．１が３Ｕ’　＋２の
時（（１−２）／３）　＋１を出力し、後段ＤＰ演算の
時には■をそのまま出力する。尚、■は標準パターンメ
モリ２５に格納された標準パターンデータ（１−ｎ）に
対応して変化するものである。

第７図（Ａ）、　　（Ｂ＞、　　（Ｃ）は入カバ、ター
ンメモリ２０．標準パターンメモリ２５．最小距離メモ
リ２７の内容を示すデータ構成図である。

第７１ｍ　（Ａ）において入カバターンデータの各特徴
ベクトルＡ１〜ＡｊはクロックＴｓ’で順次格納された
ものである。標準パターンメモリ２５はあらかじめ求め
られている標準パターンのデータがｎ個格納されている
。前述した回路動作によっそ前段ＤＰ演算ではＡ＋、Ａ
４．Ａ７．・・・・・・Ａ３ｕｎとＢ冒ＩＢ　Ａ　、　
ＩＢ　’ｒ　＝・・＝　［８；ｕ’＋＋　　、　　さら
に１Ｂ　７　、　ＩＢ　Ｓ、　ＩＢ　ニー・・・１Ｂｉ
ｕ”＋＋　　−−ＩＢ　＋＋　１８４１［Ｂ？・・・・
・・ＩＢｍＵ−・・。１　との距離が特徴ベクトルＡｎ
が取り込まれるたびに求められ部分和演算かなされて第
４図に示した構成でワークエリアメモリ２６に格納され
る。尚、前述のＩＢで　の上部数字ｎは標準パターンの
番号に対応する。さらに、標準パターンメモリ２５は第
７図（Ｂ）に示す様に１〜ｎの標準パターンのグループ二個の標準パターンのグループ■より成る。グループＩ
は前述した２段ＤＰマツチングに用いられる標準パター
ンであり，グループ■は三者選択たとえば「はい」　「
いいえ」等の判別を行なう時の標準パターンである。グ
ループ■が用いられる場合は制御部２４において，グル
ープ■が選択され。

候補選択並びに後段ｐｐ演算は行なわれず，最小距離を
有するパターンが選択されてその番号が結果とし“Ｃ出
力される。このワークエリアメモリ２６に格納された部
分和演算の結果は終端検出のたびに第７図（Ｃ）に示す
ごとく最小距離算出がなされて最小距離メモリ２７に格
納される。尚。

Ｅ“の上部数字ｎは標準パターンの番号に対応する。

〔発明の効果〕

以上述べた様に本発明は前後２段によるＤＰ演算を行な
うものであり，前段は候補選択を行なうための処理であ
り，後段は高精度に前段によって得られた候補からその
目的のパターンを検出する処理である。前段は全てのデ
ータに対して処理するのではなくたとえば測定ポイント
に対して１回の距離演算を行なうのでその処理速度は速
くまた。

多くのワークメモリを必要としない。また同様に後段に
おいては，特定数の候補にたいしてのみＤＰ演算を行な
うので多くのメモリを必要とせず処理時間は短い。

すなわぢ、本発明によれば短い時間でＤＰ６Ａ算処理炉
処理となり，その処理に必要とするメモリの容器も少な
くてすむ効果が発生ずる。さらに。

前段ＤＰ演算においてはそのフレーム周期が長くとれる
ので．各フレームすなわちサンプル点間で距離演算が可
能となり．結果的にはデータを取込む時間と数個の標準
パターンに対するＤＰ演算時間で多数のＤＰ演算を行な
ったと同等の認識率を得ることができる。

【図面の簡単な説明】

第１図はプロセッサを用いた本発明の第１の実施例の構
成図．第２図はＤＰ演算処理を説明するフローチャート
図．第３図は本発明の第２の実施例の回路構成図，第４
図はワークエリアメモリの内容を示すデータ構成図，第
５．６図はタイミング制御部の回路構成図とタイミング
チャート図。第７図（Ａ）、　　（Ｂ）、　　（Ｃ）は大カバクーン
メモリ，標準パターンメモリ、最小距離メモリの内容を
示すデータ構成図である。１・・・マイクロボン、　　　２・・・ＡＧＣ回路，　
　　３・・・ＢＰＦ回路，　　　　４．１８・・・ＡＤ
コンバータ、　　　　６・・・ブ．ロセソザ，　　　　
　８・・−リードオンリメモリ。９・・・ランダムアクセスメモリ、　　　　　１０・・
・入出力コントロールシステム，　　　　１３・・・前
段ＤＰ演算　　　１４・・・候補選定処理１５・・・後
段ＤＰ演算　　　１９・・・パラメーダ正規化圧縮部，
　　　　　２０・・・入カバターンメモリ、　　　　２
１・・・レベル検出部２２・・・タイミング制御部，２
３・・・フレームカウンタ、　　　　２４・・・制御部，
　　　　２５・・・標準パターンメモリ、２６°°°ワ
ークエリアメモリ、　　　　２７・・・最小距離メモリ
、　　　　２８・・・距離演算部，２９・・・部分和演
算部，　　　　　３０・’・・最小距離）Ｅ出９ｒ＋．
　　　　　３１・・・標準パターンフレーム長メモリ、
　　　　　３２．３３・・・ゲート回路。３４・・・フレーム数補正部。３５・・・候補選択部，　　　　３６・・・（ｔ＝　？
ｉｌｉ番号メモリ、　　　　　４０・・・フリップフロ
ップ４１、４６・・・インバータ、’　　　４２，４３
。４４、　　４５，　　４．７・・・アンドゲート。４８・・・タイミング発生部，　　　　４９・・・オア
ゲート、　　　　　５０．５１・・・カゲンタ特許出願
人　　　カシオ計算機株式会社代理人弁理士　　大　菅
　義　之第１頁の続き０発　明　者　黒沢和幸東京都西多摩郡羽村町栄町３丁目２番１号カシオ計算機株式会社羽村技術センター内

Claims

【特許請求の範囲】

（１）　音声信号をデジタルデータに変換する変換手段
と、前記変換手段の出力を第１のメモリに格納するとと
もに前記変換手段の出力とあらかじめ第２のメモリに格
納されている複数の標準パターンデータとをそれぞれ時
間軸で選択的にＤＰ演算する第１の演算手段と、前記第
１の演算手段の結果より前記第２のメモリに格納されて
いる複数の標準パターンデータを選択する選択手段と、
前記選択手段によって選択された標準パターンデータと
前記第１のメモリに格納されたデータとをＤＰ演算する
第２の演算手段より成る音声認識装置における段階ＤＰ
マツチング方式。
（２）　前記第１の演算手段は前記変換手段のクロック
の整数分の１で前記変換手段の出力ならびに第２のメモ
リに格納されている複数の標準パターンデータを読出し
てＤＰ演算することを特徴とする特許請求の範囲第１項
記載のＤＰマツチング方式。
（３）　前記第１．第２の演算手段は演算結果を格納す
る第３のメモリを共有することを特徴とする特許請求の
範囲第１項記載のＤＰマツチング方式。
（４）　前記変換手段は音声信号を複数の周波数帯域に
分割するフィルタと前記フィルタの出力レベルをデジタ
ルデータに変換するＡ／Ｄコンバータと、前記Ａ／Ｄコ
ンバータのデジタルデータのレベルを検出するレベル検
出手段とタイミング制御手段より成り、前記検出手段の
出力によって前記タイミング制御手段のクロックを制御
し、前記クロックで前記Ａ／Ｄコンバータは音声信号を
デジタルデータに変換することを特徴とする特許請求の
範囲第１項記載の音声認識装置における段階ＤＰマツチ
ング方式。
（５）　前記タイミング制御手段は第１、第２のクロッ
クを発生するクロック発生手段と、フリツプフロツプと
カウンタとを有し、前記レベル検出手段の出力によって
前記フリップフロップをセ・ノドし、前記制御手段は前
記フリップフロップがセントされている時には第１のク
ロックを出力し、リセ、７トされている時には第２のク
ロックを出力し、前記カウンタは前記第１のクロックを
カウントし、前記カウンタの出力は前記フリップフロッ
プをリセットすることを特徴とする特許請求の範囲第４
項記載の音声認識装置における段階ＤＰマツチング方式
。
（６）　前記カウンタは前記レベル検出手段の出力によ
ってリセットすることを特徴とする特許請求の範囲第５
項記載の音声認識装置における段階ＤＰマツチング方式
。