JPS59202628A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59202628A JPS59202628A JP7742683A JP7742683A JPS59202628A JP S59202628 A JPS59202628 A JP S59202628A JP 7742683 A JP7742683 A JP 7742683A JP 7742683 A JP7742683 A JP 7742683A JP S59202628 A JPS59202628 A JP S59202628A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- ion beam
- source
- edge
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 24
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 238000009826 distribution Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置の製造法に係シ、特に微細集束イオ
ンビームドーピングの有効活用を自衛しており、■ＬＳ
ＩやＵＬＳ Ｉ製造に好適な微細素子特性向上が図れる
イオン添加（イオン打込み、イオンドーピング）法に関
する。
ンビームドーピングの有効活用を自衛しており、■ＬＳ
ＩやＵＬＳ Ｉ製造に好適な微細素子特性向上が図れる
イオン添加（イオン打込み、イオンドーピング）法に関
する。
集束イオンビーム照射により、二次電子や二次イオン等
によ多試料の形状や材質等を検出することは公知である
。しかしながら、この方法をイオン打込みに際しての打
込みイオンの濃度分布の制御に応用することはいまだ提
案されていない。
によ多試料の形状や材質等を検出することは公知である
。しかしながら、この方法をイオン打込みに際しての打
込みイオンの濃度分布の制御に応用することはいまだ提
案されていない。
本発明の目的は、０．１ミクロン以下に集束されたイオ
ンビームを走査しながら所望のパターン状に打込むこと
によって半導体装置等を製造する方法を提供することに
ある。イオンドーピングく絞れることは逆に大面積？送
査するのに時間がかかりスループットが悪いのが欠点と
なる。そこで必要最小限の領域に正確に集束（マイクロ
）イオンビームをドーピングし、従来作成困難であった
デバイス製造に適用するのが本発明の目的である。
ンビームを走査しながら所望のパターン状に打込むこと
によって半導体装置等を製造する方法を提供することに
ある。イオンドーピングく絞れることは逆に大面積？送
査するのに時間がかかりスループットが悪いのが欠点と
なる。そこで必要最小限の領域に正確に集束（マイクロ
）イオンビームをドーピングし、従来作成困難であった
デバイス製造に適用するのが本発明の目的である。
従来のイオン打込み法では一般的には平面的２次元方向
に濃度分布をもたせることは非常に困難である。特に１
ミクロン以下サブミクロン領域での濃度分布制御は不可
能に近い。集束イオンビームは１ミクロン以下に絞った
イオンビーム全走査することができるためそれが可能と
なる。しかし逆に広い面積全早く走査することは困難で
ある。
に濃度分布をもたせることは非常に困難である。特に１
ミクロン以下サブミクロン領域での濃度分布制御は不可
能に近い。集束イオンビームは１ミクロン以下に絞った
イオンビーム全走査することができるためそれが可能と
なる。しかし逆に広い面積全早く走査することは困難で
ある。
そこで必要最小限の部分にドーピングする等の方策が重
要となる。しかし位置的に正確にドーピングするには、
必要位置？正確に把握しなければならない。そこで本発
明ではイオンビーム照射によって発生する二次電子等を
検出することにより位置およびもしくはビーム［有］ス
キャン方向を検出し、この情報をもとに必要な位置およ
びその近傍のみを走査することによシ所望の打込みイオ
ンの濃度分布を得るようにするのが特徴である。
要となる。しかし位置的に正確にドーピングするには、
必要位置？正確に把握しなければならない。そこで本発
明ではイオンビーム照射によって発生する二次電子等を
検出することにより位置およびもしくはビーム［有］ス
キャン方向を検出し、この情報をもとに必要な位置およ
びその近傍のみを走査することによシ所望の打込みイオ
ンの濃度分布を得るようにするのが特徴である。
必要位置を正確に把握するには、基準となる位置に基準
マーフケ作っておく方法がある。さらには前プロセスの
影響で基準マークによる絶対位置とドーピング位置がズ
レることもありうるので、絶対位置付近を低量のイオン
ビームで走査して正確な位置・方向を知る必要があるこ
とも考えられる。例えば試料の段になっている部分や材
料が異っている部分を検出することが大切となる。
マーフケ作っておく方法がある。さらには前プロセスの
影響で基準マークによる絶対位置とドーピング位置がズ
レることもありうるので、絶対位置付近を低量のイオン
ビームで走査して正確な位置・方向を知る必要があるこ
とも考えられる。例えば試料の段になっている部分や材
料が異っている部分を検出することが大切となる。
第１図は本発明による集束イオンビームを用いたイオン
ドーピングの方法を示す概略図である。
ドーピングの方法を示す概略図である。
ここでは、試料５からの二次電子や二次イオンを検出す
るための検出器８が付加されている。通常は試料台６も
レーザー干渉計等を用いて０，５ミクロ程度の位置精度
は出せるようになっている。なお、図中の１はマイクロ
イオンビームを放射するイオン源、２はイオンビーム、
３は絞り、４は集束レンズ、７はビーム偏向器である。
るための検出器８が付加されている。通常は試料台６も
レーザー干渉計等を用いて０，５ミクロ程度の位置精度
は出せるようになっている。なお、図中の１はマイクロ
イオンビームを放射するイオン源、２はイオンビーム、
３は絞り、４は集束レンズ、７はビーム偏向器である。
第２図は従来の自己整合形ＭＯＳトランジスタ形成法を
示したものである。ここでは二次元的にひろがったイオ
ンビーム１４を用いて、多結晶シリコンなどのゲート９
をマスクとしてゲート絶縁膜１２を介してイオン打込み
することにより、ソース１０．ドレーン１１を形成して
いた。しかるにパンチスルー耐圧等の見地から、特に第
３図に示したようにドレーン１１の端部の不純物濃度を
下げることが望まれている。従来のイオン打込み法では
このような濃度分布の実現は困難であシ、熱拡散法等ケ
用いてもソースとドレーンの濃度分布を非対称にするこ
とはかなり工程数を増加させないと不可能であシ、シか
もその制御性は決して良いものではなかった。
示したものである。ここでは二次元的にひろがったイオ
ンビーム１４を用いて、多結晶シリコンなどのゲート９
をマスクとしてゲート絶縁膜１２を介してイオン打込み
することにより、ソース１０．ドレーン１１を形成して
いた。しかるにパンチスルー耐圧等の見地から、特に第
３図に示したようにドレーン１１の端部の不純物濃度を
下げることが望まれている。従来のイオン打込み法では
このような濃度分布の実現は困難であシ、熱拡散法等ケ
用いてもソースとドレーンの濃度分布を非対称にするこ
とはかなり工程数を増加させないと不可能であシ、シか
もその制御性は決して良いものではなかった。
本発明を用いると、第４図に示したようにソース１０側
から図中破線１６で示すようにビーム１５’に縦に走査
しながら、ドレーン１１側に集束イオンビーム１５？移
動せる。ゲート９のドレーン１１端を検出したところか
ら徐々に濃度を上げていくと、第３図のようなドレーン
側の打込み濃度分布を実現できる。また第４図に示した
ようにソース１０端で縦方向（端縁の方向を検出してビ
ーム走査の向きを補正することも可能であり、さらには
ソース１０端からドレーン１１端までの距離（ゲート長
）を検出することによシ濃度分布のつけ方を標準の分布
のものから変える（補正する）ことによりゲート長のバ
ラツキによる電気的特性のバラツキをカバーすることも
可能である。
から図中破線１６で示すようにビーム１５’に縦に走査
しながら、ドレーン１１側に集束イオンビーム１５？移
動せる。ゲート９のドレーン１１端を検出したところか
ら徐々に濃度を上げていくと、第３図のようなドレーン
側の打込み濃度分布を実現できる。また第４図に示した
ようにソース１０端で縦方向（端縁の方向を検出してビ
ーム走査の向きを補正することも可能であり、さらには
ソース１０端からドレーン１１端までの距離（ゲート長
）を検出することによシ濃度分布のつけ方を標準の分布
のものから変える（補正する）ことによりゲート長のバ
ラツキによる電気的特性のバラツキをカバーすることも
可能である。
第５図は基準マーク金柑いて第３図のような打込み濃度
分布を実現する方法である。三角印の基準マーク１６を
絶対位置をもとに検出して次にソース、ドレーンに集束
イオンビームドーピングを行っている。このような基準
マークを２つ以上用いることによって、その近傍３００
ミクロン近くを位置検出することなく、サブミクロンオ
ーダーの精度でイオンビームドーピング全可能とするこ
とができる。位置分解能ヲ０．１μｍとして、３００１
０．１ ＝３０００（２１２、つまり１２ｂｉｔで制御
可能である。
分布を実現する方法である。三角印の基準マーク１６を
絶対位置をもとに検出して次にソース、ドレーンに集束
イオンビームドーピングを行っている。このような基準
マークを２つ以上用いることによって、その近傍３００
ミクロン近くを位置検出することなく、サブミクロンオ
ーダーの精度でイオンビームドーピング全可能とするこ
とができる。位置分解能ヲ０．１μｍとして、３００１
０．１ ＝３０００（２１２、つまり１２ｂｉｔで制御
可能である。
第６図が上記の例で高精度走査可能領域（３００ミクロ
ン角）２０内と互いに１００ミクロン離れた４つの十文
字基準マーク１６をもとにして集束イオンビームによシ
ト−ピングした例である。
ン角）２０内と互いに１００ミクロン離れた４つの十文
字基準マーク１６をもとにして集束イオンビームによシ
ト−ピングした例である。
１９がドーピング領域を示す。
第４図の方法でソース・ドレーン領域を形成すると通常
ウェハの約１０％の面積にドーピングする必要がある。
ウェハの約１０％の面積にドーピングする必要がある。
第７図（ａ）のように通常の全面イオン打込みを行って
後、同図（ｂ）のようにドライエツチング等によりゲー
ト（打込みマスク）の寸法を細くして部分１１’にのみ
マイクロイオンドーピングすれば、必要打込み領域はウ
ェハの１係前後となシさらに効果的である。
後、同図（ｂ）のようにドライエツチング等によりゲー
ト（打込みマスク）の寸法を細くして部分１１’にのみ
マイクロイオンドーピングすれば、必要打込み領域はウ
ェハの１係前後となシさらに効果的である。
本発明によれば、集束イオンビームのスループットの悪
さをカバーしながら、その微細性を最大限に利用でき高
性能半導体装置等の製造が可能となる。また本発明はシ
リコンデバイスのみならず化合物半導体デバイスや、ジ
ョセフソン素子や磁気バブル素子等の製造にも適用でき
ることはいうまでもないっ さらに本発明しニレジストのイオンビーム露光やレジス
ト露光後のパターン修正にも適用することができる。
さをカバーしながら、その微細性を最大限に利用でき高
性能半導体装置等の製造が可能となる。また本発明はシ
リコンデバイスのみならず化合物半導体デバイスや、ジ
ョセフソン素子や磁気バブル素子等の製造にも適用でき
ることはいうまでもないっ さらに本発明しニレジストのイオンビーム露光やレジス
ト露光後のパターン修正にも適用することができる。
第１図は集束イオンビーム走査照射装置の一例の概略図
である。第２図は従来法による自己整合ＭＯ８ＦＥＴ作
成法全示す図であり、第３図は本発明による高精能自己
整合ＭＯ８ＦＥＴ作成法を示す図である。第４図、第５
図、第６図はそれぞれ本発明の他の一実施例を示す図で
あるっ第７図は本発明をさらに有効に用いることができ
るＭＯ８ＦＥＴ製造工程を示す図である。
である。第２図は従来法による自己整合ＭＯ８ＦＥＴ作
成法全示す図であり、第３図は本発明による高精能自己
整合ＭＯ８ＦＥＴ作成法を示す図である。第４図、第５
図、第６図はそれぞれ本発明の他の一実施例を示す図で
あるっ第７図は本発明をさらに有効に用いることができ
るＭＯ８ＦＥＴ製造工程を示す図である。
Claims (1)
- 【特許請求の範囲】 １、集束イオンビームによりイオンを添加する場合にお
いて、二次電子等で位置およびあるいは方向？検出し、
しかる後その近傍３００ミクロン以内において所望のイ
オン濃度分布をもたせるべくイオンを添加するようにし
たことを特徴とする半導体装置等の製造方法。 ２、 自己整合マスクとなる材料の端部の位置およびあ
るいは方向を検出し、その隣接部に集束イオンビームに
より所望のイオン濃度分布をもたせるべくイオンを添加
するようにしたことを特徴とする特許請求の範囲第１項
記載の半導体装置等の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7742683A JPS59202628A (ja) | 1983-05-04 | 1983-05-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7742683A JPS59202628A (ja) | 1983-05-04 | 1983-05-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59202628A true JPS59202628A (ja) | 1984-11-16 |
Family
ID=13633652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7742683A Pending JPS59202628A (ja) | 1983-05-04 | 1983-05-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202628A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123658A (ja) * | 1984-11-19 | 1986-06-11 | Mitsubishi Gas Chem Co Inc | ポリカ−ボネ−ト樹脂光学成形品 |
-
1983
- 1983-05-04 JP JP7742683A patent/JPS59202628A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123658A (ja) * | 1984-11-19 | 1986-06-11 | Mitsubishi Gas Chem Co Inc | ポリカ−ボネ−ト樹脂光学成形品 |
| JPH052703B2 (ja) * | 1984-11-19 | 1993-01-13 | Mitsubishi Gas Chemical Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060240651A1 (en) | Methods and apparatus for adjusting ion implant parameters for improved process control | |
| US6320187B1 (en) | Magnification and rotation calibration patterns for particle beam projection system | |
| US6627903B1 (en) | Methods and devices for calibrating a charged-particle-beam microlithography apparatus, and microelectronic-device fabrication methods comprising same | |
| JP2009500858A (ja) | 制御された粒子ビームを生成するための装置及び方法 | |
| EP0478215B1 (en) | Reflection mask and electrically charged beam exposing apparatus using the reflection mask | |
| US4481042A (en) | Ion implantation method | |
| KR940008560B1 (ko) | 이온주입방법 및 그 방법을 사용한 반도체장치의 제조방법 | |
| US8241924B2 (en) | Method and system for controlling an implantation process | |
| DE102016102865A1 (de) | Ein Verfahren zum Implantieren von Ionen in ein Halbleitersubstrat und ein Implantationssystem | |
| US7825015B2 (en) | Method for implanting ions in semiconductor device | |
| KR100193402B1 (ko) | 불순물 농도 프로파일 측정방법 | |
| EP0078579B1 (en) | Method of using an electron beam | |
| US5915185A (en) | Method of producing MOSFET transistors by means of tilted implants | |
| JP2005183458A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JPH07172990A (ja) | 半導体基板及び半導体装置 | |
| JPS59202628A (ja) | 半導体装置の製造方法 | |
| JP3064375B2 (ja) | 電子線描画装置及びその調整法 | |
| US6287876B1 (en) | Reticle-substrate alignment methods for charged-particle-beam microlithography, and associated semiconductor-device manufacturing methods | |
| JP2001102278A (ja) | 荷電ビーム露光方法 | |
| US4835392A (en) | Ion-projection apparatus | |
| US4737646A (en) | Method of using an electron beam | |
| Kubena et al. | Si MOSFET fabrication using focused ion beams | |
| CA1063255A (en) | Semiconductor wafer alignment marks for use with electron beams | |
| JP2537180B2 (ja) | 半導体装置の製造方法 | |
| JPS59208784A (ja) | 半導体装置の製造方法 |