JPS59201636A - 突入電流抑制装置 - Google Patents
突入電流抑制装置Info
- Publication number
- JPS59201636A JPS59201636A JP58075659A JP7565983A JPS59201636A JP S59201636 A JPS59201636 A JP S59201636A JP 58075659 A JP58075659 A JP 58075659A JP 7565983 A JP7565983 A JP 7565983A JP S59201636 A JPS59201636 A JP S59201636A
- Authority
- JP
- Japan
- Prior art keywords
- current
- inrush current
- turned
- inrush
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、電源を負Ｔ＋ｉｉに投入した際に発生する
突入電流を、抵抗などのインピーダンス素子を用いて抑
制する装（？テに関する。
突入電流を、抵抗などのインピーダンス素子を用いて抑
制する装（？テに関する。
この種の従来装置を第１図により説明する。図において
、１はインバータなどの電源、２は突入電流抑制装置で
、インピーダンス素子１１を短絡する電磁開閉器１２、
電磁開閉器１２の制御装置１４、変流器１３から構成さ
れる。３は突入電流を嫌うコンピュータなどの負荷への
接続線である次に動作について第２図により説明する。
、１はインバータなどの電源、２は突入電流抑制装置で
、インピーダンス素子１１を短絡する電磁開閉器１２、
電磁開閉器１２の制御装置１４、変流器１３から構成さ
れる。３は突入電流を嫌うコンピュータなどの負荷への
接続線である次に動作について第２図により説明する。
第２図（八）のように時刻ｔｏで電源１か投入されろと
、定常電流に比べて大きな突入電流が′ｉＡ荷電流とじ
一〇流れる。するとインバータなの電源１の出力電圧は
過渡的に大きく変動し、これから゛重力供給されるコン
ピュータなとの負（ｉｉｊに影響を与える。そこで第１
図のような突入′１−ｈ流抑ｊｌ１１１装置斤を設りる
。第２図（Ａ）のｔａ）のような穿入電流、パターンで
ｔ９１、制御装；６１４の電流設定値を−・点Ｓａｔ線
・イのイぽ１に設定し、変流器１３により検出した′１
ｕ流がこの設定４１ｆｉを超えると、図示しない夕、イ
マーか動作し、予め定められた時限Ｔの１羽に負（ｕｊ
′市流か′Ｃ′ＬＬ流設定値全設定値いると電流開閉器
１２をｔｂ） Ｉ：りように投入する。その結果電源投
入後、突入電流はインピーダンス索子１１により抑制さ
れ、時限′■゛後はインピーダンス素子１１か短絡され
る。
、定常電流に比べて大きな突入電流が′ｉＡ荷電流とじ
一〇流れる。するとインバータなの電源１の出力電圧は
過渡的に大きく変動し、これから゛重力供給されるコン
ピュータなとの負（ｉｉｊに影響を与える。そこで第１
図のような突入′１−ｈ流抑ｊｌ１１１装置斤を設りる
。第２図（Ａ）のｔａ）のような穿入電流、パターンで
ｔ９１、制御装；６１４の電流設定値を−・点Ｓａｔ線
・イのイぽ１に設定し、変流器１３により検出した′１
ｕ流がこの設定４１ｆｉを超えると、図示しない夕、イ
マーか動作し、予め定められた時限Ｔの１羽に負（ｕｊ
′市流か′Ｃ′ＬＬ流設定値全設定値いると電流開閉器
１２をｔｂ） Ｉ：りように投入する。その結果電源投
入後、突入電流はインピーダンス索子１１により抑制さ
れ、時限′■゛後はインピーダンス素子１１か短絡され
る。
ところが、第２図（Ｉ３）の（・１）のようＧこ突入電
流か電源投入の最初だりでなく、その後。ｔ１後にも（
ａ）のように突入電流が発生し、その時間差（し１−ｔ
ｏ）が一定でなくランタムに発生ずるときは、制御装置
１４に設定される時限′Ｆと時刻Ｌ１に発生ずる第２の
突入電流が時間的にマ・ノチンクしない場合か起こり得
る。図の（ａ）のように第２の突入電流か時限ｉ”後に
発生ずるときは、（ｂ）のよ・うに時限′Ｆｉ々に電磁
開閉器１２ば既に投入されているから、突入電流の抑制
作用はしないまた、第２図（Ｃ）の（ａ）のように、突
入電流後の定常負荷電流が制御装置１４の電流設定値よ
りも小さいと、（ｂ）のように時限′１゛を過ぎてもい
つまでも電磁開閉器１２が投入されず、インピーダンス
素子１１が接続され続け、電圧降下、電力ロスとなる。
流か電源投入の最初だりでなく、その後。ｔ１後にも（
ａ）のように突入電流が発生し、その時間差（し１−ｔ
ｏ）が一定でなくランタムに発生ずるときは、制御装置
１４に設定される時限′Ｆと時刻Ｌ１に発生ずる第２の
突入電流が時間的にマ・ノチンクしない場合か起こり得
る。図の（ａ）のように第２の突入電流か時限ｉ”後に
発生ずるときは、（ｂ）のよ・うに時限′Ｆｉ々に電磁
開閉器１２ば既に投入されているから、突入電流の抑制
作用はしないまた、第２図（Ｃ）の（ａ）のように、突
入電流後の定常負荷電流が制御装置１４の電流設定値よ
りも小さいと、（ｂ）のように時限′１゛を過ぎてもい
つまでも電磁開閉器１２が投入されず、インピーダンス
素子１１が接続され続け、電圧降下、電力ロスとなる。
従来の突入電流抑制装置は以上のように構成されている
ので、電源投入後に複数回発生する突入電流の°第２番
目以降の突入電流に対しては抑制機能か働かなかったり
、あるいは第２の突入電流が発生する前に予め手動でプ
リセ・ノドし、抑制機能が動作する状態にしておく必要
があった。
ので、電源投入後に複数回発生する突入電流の°第２番
目以降の突入電流に対しては抑制機能か働かなかったり
、あるいは第２の突入電流が発生する前に予め手動でプ
リセ・ノドし、抑制機能が動作する状態にしておく必要
があった。
本発明は、このような従来装置の欠点を解消することを
目的とするもので、その構成は、突入電流抑制インピー
ダンス素子に並列接続した半導体スイッチング素子と、
突入電流が設定値以上の期間のみ上記半導体スイッチン
グ素子をオフさせる制御装置を特徴とするものである。
目的とするもので、その構成は、突入電流抑制インピー
ダンス素子に並列接続した半導体スイッチング素子と、
突入電流が設定値以上の期間のみ上記半導体スイッチン
グ素子をオフさせる制御装置を特徴とするものである。
以下、本発明の一実施例を説明する。第３図は突入電流
抑制装置２の回路構成図で、２１はケートターンオフサ
イリスタ（以下Ｇ′ＦＯと略す）、パワートランジスタ
なとの自己消弧形スイッチング素子で、この実施例では
ＧＴＯを用いている。
抑制装置２の回路構成図で、２１はケートターンオフサ
イリスタ（以下Ｇ′ＦＯと略す）、パワートランジスタ
なとの自己消弧形スイッチング素子で、この実施例では
ＧＴＯを用いている。
２２はＧＴＯの点弧制御装置で、その他の符号は第１図
のものと同一の構成要素である。
のものと同一の構成要素である。
次にこの発明の動作を第４図により説明する。
Ｇ ＴＯの点弧制御装置２２の突入電流検出レベルは、
？ｂ源」の出力電圧変動か許容値を逸脱する限界点で予
め設定するものとし、第４図、第５図の口の値かこれを
示す。負荷電流か上記電流設定値よりも小さいときは、
点弧信号が出力され、ＧＴ゛○がオンし、負荷電流が」
二記電流設定値よりも大きいときは消弧信号となり、Ｇ
′ＦＯはオフする。
？ｂ源」の出力電圧変動か許容値を逸脱する限界点で予
め設定するものとし、第４図、第５図の口の値かこれを
示す。負荷電流か上記電流設定値よりも小さいときは、
点弧信号が出力され、ＧＴ゛○がオンし、負荷電流が」
二記電流設定値よりも大きいときは消弧信号となり、Ｇ
′ＦＯはオフする。
さて、時刻ＬＯで電源１が投入され第４図（Ａの（ａ＋
のような突入電流が発生したとすると、時刻ＬＯで突入
・電流が電流設定値口を超えるため、Ｇ’ｆ” ０２１
ば点弧制御装置２２からの消弧信号により瞬時にターン
オフされ、インピーダンス素子１１により突入電流は抑
制される。時刻ｔｏで突入電流が減衰し設定電流ｊ以下
になると再び点弧制御装置２２から点弧信号が出力され
、ＧＴＯ２１はターンオンし、インピータンス素子１１
は短絡される。
のような突入電流が発生したとすると、時刻ＬＯで突入
・電流が電流設定値口を超えるため、Ｇ’ｆ” ０２１
ば点弧制御装置２２からの消弧信号により瞬時にターン
オフされ、インピーダンス素子１１により突入電流は抑
制される。時刻ｔｏで突入電流が減衰し設定電流ｊ以下
になると再び点弧制御装置２２から点弧信号が出力され
、ＧＴＯ２１はターンオンし、インピータンス素子１１
は短絡される。
第４図（Ｂ）のｔａ＋のように最初の突入電流の後に時
刻ｔ１で再び突入電流が発生ずると、時刻ｔ１てＧＴＯ
かオフし、突入電流がインピータンス素子で１１で抑制
され、突入？ｉａ流が減衰した時刻Ｌ１でＧＴＯかｉｌ
Ｔびオンするから、突入電流か複数回発生してもその都
度突入電流は完全に抑制される。自己消弧形スイッチン
グ素子であるＧ ＴＯあるいはパワートランジスタは、
１０μｓもしくはそれ以下−ζターンオン、ターンオフ
できるから突入電流に対しほぼ１瞬時的に速応できる。
刻ｔ１で再び突入電流が発生ずると、時刻ｔ１てＧＴＯ
かオフし、突入電流がインピータンス素子で１１で抑制
され、突入？ｉａ流が減衰した時刻Ｌ１でＧＴＯかｉｌ
Ｔびオンするから、突入電流か複数回発生してもその都
度突入電流は完全に抑制される。自己消弧形スイッチン
グ素子であるＧ ＴＯあるいはパワートランジスタは、
１０μｓもしくはそれ以下−ζターンオン、ターンオフ
できるから突入電流に対しほぼ１瞬時的に速応できる。
ここで、ターンオンする電流設定値とターンオフする電
流設定値とを同−設定値とすると、負荷電流のわずかな
変動てＧ ＴＯかオン、オフを繰り返すハンチングが生
しる。そごで、第５図に示すように、Ｇ′ｒ○がターン
オフする設ボ値口とターンオンする設定値ハを異ならし
めて、ヒステリシス特性を持たせ、抑制された突入電流
が第４図の口に示す設定値以下になるようにインピーダ
ンス素子１１を決定すると、ハンチング現象は生じない
。
流設定値とを同−設定値とすると、負荷電流のわずかな
変動てＧ ＴＯかオン、オフを繰り返すハンチングが生
しる。そごで、第５図に示すように、Ｇ′ｒ○がターン
オフする設ボ値口とターンオンする設定値ハを異ならし
めて、ヒステリシス特性を持たせ、抑制された突入電流
が第４図の口に示す設定値以下になるようにインピーダ
ンス素子１１を決定すると、ハンチング現象は生じない
。
電流設定（ｆｆ白コは前述のように他の負（１：工に影
響を与えない電源１の出力電圧の変動が許容値を逸脱す
る限界点にて設定するから、定常時の負（；：■電流か
変化しても、設定値の が通常は、はるかに大きいので
問題はない。
響を与えない電源１の出力電圧の変動が許容値を逸脱す
る限界点にて設定するから、定常時の負（；：■電流か
変化しても、設定値の が通常は、はるかに大きいので
問題はない。
上記実施例てはｃ −ｒ’ ｏ、パワートランジスタな
どの自己消弧形スイッチング素子を用いた例について説
明したが、他の逆阻止ザイリスタ、逆導通サイリスタな
どの半導体スイッチング素子を使用して転流回路を追加
しても同様なすＪ果を生じる。
どの自己消弧形スイッチング素子を用いた例について説
明したが、他の逆阻止ザイリスタ、逆導通サイリスタな
どの半導体スイッチング素子を使用して転流回路を追加
しても同様なすＪ果を生じる。
以上説−明したように、本発明は、突入電流抑制インビ
ークンス素−ｒ−と並列に半導体スイッチング素子を接
続し、突入電流が設定値以上の期間のめ該半導体スイッ
チング素子をオフさせる制御装置を設りたから、電亦投
人時及びその後の突入電流がとのような発生パターンで
あっても、また定常時の負４’ａｊ電’／／Ｌか変化し
ても突入電流が連名的に抑制できるという効果かある。
ークンス素−ｒ−と並列に半導体スイッチング素子を接
続し、突入電流が設定値以上の期間のめ該半導体スイッ
チング素子をオフさせる制御装置を設りたから、電亦投
人時及びその後の突入電流がとのような発生パターンで
あっても、また定常時の負４’ａｊ電’／／Ｌか変化し
ても突入電流が連名的に抑制できるという効果かある。
第１図は従来の突入電流抑制装置の回路図、第２図は第
１図の動作波形図、第３図は本発明の一実施例を示す回
路図、第４．５図は第３図の動作波形図である。 ■ 電源、 ２−突入電流抑制装置〜 ３−負イ；；ｆへの接続線、 １１−突入電流抑制インビータンス素子、１；３−変流
器、 ２１−半導体スイッチング素子、 ２２−制御装置。 な斗３、図中、同−稍゛、１号は同一または相当部分を
示す。 （Ａ） （８）手続補
正化（自発） １ 事件の表示 特願昭５８−ン５６５９号３、補
正をする者 ７２′、−→’！−１［で゛・、 ５、補正の対象 明細書の発明の詳細な説明の掴 ６、補正の内容 （１）明細書の第１頁第１８行〜第１９行の「３は突入
電流を嫌うコンピュータなど」とあるのを］−３はコン
ピュータなど」と訂正する。 （２）同第２頁第４行の「インバータなの」とあ）るの
を「インバータなどの」と訂正する。 （３）同第２頁第１３行の「電流開閉器１２」とあるの
を「電磁開閉器１２」と訂正する。 （４）同第６頁第７行の「口に示す設定値以下になるよ
うに」とあるのを１−口に示す設定値以下（ハの値より
犬）になるように」とδＪ正する。 （５）同第６頁第１１行の１−与えない電源１の」とあ
るのを１” 、ｌ−ｊ、えないよう電源１の」と３１正
する。 （０）同第６頁第１３行の［設定値の か、Ｂ常は」と
あるのを「設定値の方が通常は」と訂正する。
１図の動作波形図、第３図は本発明の一実施例を示す回
路図、第４．５図は第３図の動作波形図である。 ■ 電源、 ２−突入電流抑制装置〜 ３−負イ；；ｆへの接続線、 １１−突入電流抑制インビータンス素子、１；３−変流
器、 ２１−半導体スイッチング素子、 ２２−制御装置。 な斗３、図中、同−稍゛、１号は同一または相当部分を
示す。 （Ａ） （８）手続補
正化（自発） １ 事件の表示 特願昭５８−ン５６５９号３、補
正をする者 ７２′、−→’！−１［で゛・、 ５、補正の対象 明細書の発明の詳細な説明の掴 ６、補正の内容 （１）明細書の第１頁第１８行〜第１９行の「３は突入
電流を嫌うコンピュータなど」とあるのを］−３はコン
ピュータなど」と訂正する。 （２）同第２頁第４行の「インバータなの」とあ）るの
を「インバータなどの」と訂正する。 （３）同第２頁第１３行の「電流開閉器１２」とあるの
を「電磁開閉器１２」と訂正する。 （４）同第６頁第７行の「口に示す設定値以下になるよ
うに」とあるのを１−口に示す設定値以下（ハの値より
犬）になるように」とδＪ正する。 （５）同第６頁第１１行の１−与えない電源１の」とあ
るのを１” 、ｌ−ｊ、えないよう電源１の」と３１正
する。 （０）同第６頁第１３行の［設定値の か、Ｂ常は」と
あるのを「設定値の方が通常は」と訂正する。
Claims (1)
- 電源と負イ；’Ｍの間に接続した突入電流抑制インピー
タンス素子に並列接続した半導体スイッチング素子、突
入電６１ε検出器、突入電流が設定（１ｆｔ以上の期間
のめ該半導体スイッチング素子をオフさせる制御装置を
備えた突入電流抑制装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075659A JPS59201636A (ja) | 1983-04-27 | 1983-04-27 | 突入電流抑制装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075659A JPS59201636A (ja) | 1983-04-27 | 1983-04-27 | 突入電流抑制装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201636A true JPS59201636A (ja) | 1984-11-15 |
Family
ID=13582575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58075659A Pending JPS59201636A (ja) | 1983-04-27 | 1983-04-27 | 突入電流抑制装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201636A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61129432U (ja) * | 1985-01-29 | 1986-08-13 | ||
| JPH0226344U (ja) * | 1988-08-08 | 1990-02-21 |
-
1983
- 1983-04-27 JP JP58075659A patent/JPS59201636A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61129432U (ja) * | 1985-01-29 | 1986-08-13 | ||
| JPH0226344U (ja) * | 1988-08-08 | 1990-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4051425A (en) | Ac to dc power supply circuit | |
| JPS59201636A (ja) | 突入電流抑制装置 | |
| JPS6412176B2 (ja) | ||
| EP0318250B1 (en) | Controlling a control turn-off semiconductor device | |
| JPH03214067A (ja) | 電源装置 | |
| JPS59136028A (ja) | 直流安定化電源の保護装置 | |
| JPS61147318A (ja) | 電源装置 | |
| JPH065984B2 (ja) | インバータ装置の保護回路 | |
| JPH04295771A (ja) | 電圧検知回路 | |
| US4504742A (en) | Electrical switching device | |
| JPH022387B2 (ja) | ||
| JPS61128725A (ja) | 定電流電源装置の保護装置 | |
| JPS5930581Y2 (ja) | 電源保護回路 | |
| JPH073833Y2 (ja) | スイッチング電源装置の過電流保護回路 | |
| JPH02269479A (ja) | インバータ装置 | |
| JPS6237063A (ja) | スイツチングレギユレ−タ | |
| JPS5937885A (ja) | 電流制御装置 | |
| JPS60167618A (ja) | 電源装置の入力逆接続保護回路 | |
| JPS6176024A (ja) | 突入電流防止回路 | |
| JPS60131075A (ja) | 電源入力装置 | |
| GB2072971A (en) | System for operating a synchronous electric motor fed with an A.C. voltage | |
| JPH10275020A (ja) | 定電圧回路 | |
| JPS59185157A (ja) | チヨツパ装置 | |
| JPS6225822A (ja) | サ−ジ吸収回路 | |
| JPS61121719A (ja) | 電流制御形インバ−タの保護装置 |