JPS59201583A - Television receiver - Google Patents

Television receiver

Info

Publication number
JPS59201583A
JPS59201583A JP58075209A JP7520983A JPS59201583A JP S59201583 A JPS59201583 A JP S59201583A JP 58075209 A JP58075209 A JP 58075209A JP 7520983 A JP7520983 A JP 7520983A JP S59201583 A JPS59201583 A JP S59201583A
Authority
JP
Japan
Prior art keywords
signal
supplied
signals
double
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58075209A
Other languages
Japanese (ja)
Inventor
Yoshio Ishigaki
石垣 良夫
Takafumi Okada
岡田 登史
Atsushi Matsuzaki
敦志 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58075209A priority Critical patent/JPS59201583A/en
Publication of JPS59201583A publication Critical patent/JPS59201583A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

PURPOSE:To obtain a picture with high quality by forming the 1st and the 2nd signals from a non-interlace signal having a double horizontal frequency and driving two cathodes by means of these signals so as to make line flicker unremarkable. CONSTITUTION:Red, green and blue primary color signals R, G, B, of the interlace system are outputted from a matrix circuit 23 and converted into the 1st and the 2nd non-interlace signals having a double horizontal frequency by double speed two beam converting circuits 25R..., 2-beam converting circuits 26R... and changeover switches 27R..., 28R.... These signals are applied to the 1st and the 2nd cathodes K1, K2 of a cathode ray tube. Simultaneously, a correcting signal is applied to coils 4c, 5e from a convergence circuit 65 and the interval between the 1st and the 2nd electron beams Bm1, Bm2 is kept to a prescribed interval.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、例えばプロジェクタ−等の大面積映像信号表
示装置を構成するテレビジョン受像機に適用して好適な
テレビジョン受像機に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a television receiver suitable for application to a television receiver constituting a large-area video signal display device such as a projector.

背景技術とその問題点 プロジェクタ−等の大面積映像信号表示装置は、近年こ
れを構成するテレビジョン受像機(陰極線管、電気回路
)及びレンズの改良により、解像度の増加が著しい。し
かし、この解像度の増加と共に、従来さほど気にならな
かった走査線が見えるようになシ画質の向上を妨げてい
る。
BACKGROUND ART AND PROBLEMS The resolution of large-area video signal display devices such as projectors has increased significantly in recent years due to improvements in television receivers (cathode ray tubes, electric circuits) and lenses that constitute them. However, with this increase in resolution, scanning lines, which were not so noticeable in the past, become visible, which impedes improvement in image quality.

即ち、インターレース方式による画面我示は、走査線が
525本である場合には2625本で1フイールドが構
成され、これを60 Hzで送ることによυ面フリッカ
が抑えられている。寸だ、垂直解像度を得るために、あ
るフィールドの次のフィールドでは凭走査線間隔だけず
らして走査されるようになされている。
That is, when displaying a screen using the interlaced method, when there are 525 scanning lines, one field is composed of 2625 lines, and by transmitting this at 60 Hz, υ-plane flicker is suppressed. In order to obtain vertical resolution, one field is scanned with the next field shifted by the distance between the two scan lines.

しかしながらこの場合、・巨視的には60枚/秒の像数
であっても、微視的に見れば1本の走査線は11 n秒毎に光っておシ、その表示周期は面秒である。従っ
て、1本の走査線の発光がフリッカとして視覚に感じて
しまうのである。
However, in this case, even though macroscopically the number of images is 60 per second, microscopically one scanning line lights up every 11 nanoseconds, and the display period is in surface seconds. be. Therefore, the light emission of one scanning line is visually perceived as flicker.

このフリッカをなくし高画質画像を得る手段としてノン
インターレース表示をすることが知られている。そして
、このノンインターレース表示をするのに2つの方式が
知られている。
Non-interlaced display is known as a means of eliminating this flicker and obtaining high-quality images. Two methods are known for performing this non-interlaced display.

その1つは、インターレース方式の映像信号を水平周波
数が2倍のノンインターレース方式の映像信号に変換し
、これを陰極線管に供給すると共に、この陰極線管にお
いて水平走査速度を2倍とし、ノンインターレース表示
をするものでちる。
One method is to convert an interlaced video signal into a non-interlaced video signal with double the horizontal frequency, supply this to a cathode ray tube, double the horizontal scanning speed in this cathode ray tube, and use non-interlaced video signals. It's a display item.

他の1つは、例えば2つの電子銃からの2つの電子ビー
ムを、螢光面上において垂直方向に走査線間隔の汐の間
隔を保って同時に走査するようにしノンインターレース
表示をするものである。
The other method is to simultaneously scan two electron beams from two electron guns on a fluorescent surface in the vertical direction with an interval equal to the scanning line interval, thereby producing a non-interlaced display. .

しかしこれらの方式の場合、1フイ一ルド当9525本
のノンインターレース表示(第1フイールドの走査線軌
跡と第2フイールドの走査線軌跡とが一致)であり、1
フレームにおける画面上の走査線数は増加しない。
However, in the case of these methods, 9525 lines are displayed non-interlaced per field (the scanning line locus of the first field and the scanning line locus of the second field match), and 1
The number of lines on the screen in a frame does not increase.

さらに大画面のグロジェクターを得る場合、525本の
総合走査線数では走査線数が不足し、走査線構造が見え
、画質の向上を妨げる場合幅比てくる。
Furthermore, when obtaining a globjector with a large screen, the total number of scanning lines of 525 is insufficient, and the scanning line structure becomes visible, which impedes improvement in image quality compared to the width.

特に、業務用のミニシアター等で、高解像度の陰極線管
、レンズを使用し、プログラムソースも高品質々ものを
使う場合には、走査線構造のきめをよシ細かくすること
が要求される。
In particular, when using high-resolution cathode ray tubes and lenses, as well as high-quality program sources, in commercial mini-theaters, etc., it is necessary to make the scanning line structure more fine-grained.

発明の目的 本発明は斯る点に鑑み、ラインフリッカが目立つことな
り、シかもきめの細かい高画質画像を得ることができる
ようにしたものである。
OBJECTS OF THE INVENTION In view of the above, the present invention is designed to make it possible to obtain high-quality images with fine lines and fine lines without noticeable line flickers.

発明の概要 本発明は上記目的を達成するため、入力インターレース
信号を倍速変換して水平周波数が2倍のノンインターレ
ース信号を得、このノンインターレース信号より第1及
び第2の信号を形成し、この第1及び第2の信号で駆動
される2つのカソードからの電子ビームが、補正用磁界
又は補正用電界によシ、螢光面上において垂直方向に所
定間隔だけ離れた位置を保って同時に走査するようにし
たものである。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention doubles the speed of an input interlaced signal to obtain a non-interlaced signal with twice the horizontal frequency, forms first and second signals from this non-interlaced signal, and Electron beams from two cathodes driven by first and second signals are simultaneously scanned by a correction magnetic field or a correction electric field while maintaining positions separated by a predetermined distance in the vertical direction on the fluorescent surface. It was designed to do so.

本発明はこのように構成され、第1フイールドの走査線
軌跡と第2フイールドの走査線軌跡とは一致するように
されるのでラインフリッカが目立つことがない。寸だ、
第1及び第2フイールドの走査線数は、従来のものに比
べ、2倍とされるので、きめの細かな画像を得ることが
できる。
The present invention is configured in this way, and the scanning line locus of the first field and the scanning line locus of the second field are made to match, so line flicker is not noticeable. It's a size.
Since the number of scanning lines in the first and second fields is twice that of the conventional one, a finely detailed image can be obtained.

実施例 以下、第1図を参照しながら本発明がプロジェクタ−を
構成するテレビジョン受像機に適用された例につき説明
しよう。
Embodiment Hereinafter, an example in which the present invention is applied to a television receiver constituting a projector will be explained with reference to FIG.

同図において、(IR) 、 (IG)及び(IB)は
夫々赤、緑及び青の各色画像SR,S、及びSRを発生
するだめの投射型の陰極線管である。図示せずも、夫々
の画面上に発生された赤、緑及び青の各色画像S8゜S
o及びSRからの像光は投射レンズを介してスクリーン
上に重ねて供給され、このスクリーン上にカラー画像が
表示される°。
In the figure, (IR), (IG), and (IB) are projection type cathode ray tubes that generate red, green, and blue color images SR, S, and SR, respectively. Although not shown, red, green, and blue color images S8°S generated on the respective screens
The image lights from o and SR are supplied via a projection lens onto a screen in an overlapping manner, and a color image is displayed on this screen.

陰極線管(IR) 、 (IG)及び(IB)は夫々2
ビ一ム方式のものである。即ち、第1及び第2の電子ビ
ームB町及び8m2に係る第1及び第2のカソードKl
及びに、が並べて設けられ、この第1及び第2のカソー
ドに、及びに2からの第1及び第′2の電子ビームB町
及び8m2が画面上において垂直方向 。
Cathode ray tube (IR), (IG) and (IB) are each 2
It is of the beam type. That is, the first and second electron beams B and the first and second cathodes Kl related to 8 m2
and are arranged side by side, and the first and second electron beams from the first and second cathodes are directed vertically on the screen.

に所定間隔(具体的には後述する)をもって同時に走査
されるものである。
The images are scanned simultaneously at predetermined intervals (described in detail later).

この陰極線管(IR) 、 (IG)及び(IB)は、
第2図に示すトリニトロン(登録商標)型として、ある
いは第3図に示すように例えば2電子銃型として構成さ
れるが、いずれにしても第1及び第2の電子ビームB町
及びBmHに係る第1及び第2のカソードに1及びに2
を有するものとされる。第2図においてG1〜GSは夫
々グリッド、C0Nvはコンバーゼンス電極(静電偏向
板)、DYは偏向ヨークである。また第3図において、
G1−G4は夫々グリッド、DYは偏向ヨークである。
These cathode ray tubes (IR), (IG) and (IB) are
It is configured as a Trinitron (registered trademark) type as shown in Fig. 2, or as a two-electron gun type as shown in Fig. 3, but in any case, the first and second electron beams are 1 and 2 for the first and second cathodes
It is assumed that the In FIG. 2, G1 to GS are grids, C0Nv is a convergence electrode (electrostatic deflection plate), and DY is a deflection yoke. Also, in Figure 3,
G1-G4 are grids, and DY is a deflection yoke.

捷だ、第2図及び第3図において、(3)は螢光面であ
る。
In Figures 2 and 3, (3) is a fluorescent surface.

第1及び第2の電子ビームB町及び8m2を画面上、即
ち螢光面(3) 、[:において垂直方向に所定間隔だ
け離れるようにするため、例えば第1及び第2の電子ビ
ームBm1及び8m2の通路に外部から所定大きさの磁
界が加えられる。
In order to space the first and second electron beams Bm1 and 8m2 apart from each other in the vertical direction on the screen, that is, on the fluorescent surface (3), for example, the first and second electron beams Bm1 and 8m2 A magnetic field of a predetermined magnitude is applied from the outside to the 8 m2 passage.

第1及び第2のカソードKl及びに2が水平方向に並設
されている場合を考える。この場合には、偏向ヨークD
Yよりもカソード側で、第1及び第2の電子ビームBm
4及び8m2が離れている所で(従って、第2図におけ
るグリッドG4のセンターは不可)、管軸に垂直な平面
に、例えば第4図に示すように水平コンバーゼンスヨー
ク(4)が配設されると共に、第5図に示すように垂直
コンバーゼンスヨーク(5)が配設される。この第4図
及び第5図において、(6)はネックであシ、xは水平
方向、yは垂直方向を示すものである。第4図に示す水
平コンバーゼンスヨーク(4)は例えばネック(6)を
挾んで水平方向Xに配されたコア(4a)及び(4b)
にコイル(4c)が所定方向に巻装されて構成され、こ
のコイル(4C)に所定の大きさの直流電流SDHが流
され、コア(4a)及び(4b)の突片に所定の磁極が
発生させられたものである。コア(4a)及び(4b)
の突片に発生させられる磁極が図に示すようであると、
破線で示すような磁界が発生し、第1及び第2の電子ビ
ームB町及び8m2が紙面に向かっている(■)とする
と、これら第1及び第2の電子ビームBm1及び8m2
には水平方向に互いに逆向きの力F1H及びF2Hが与
えられる。この場合、磁界の大きさが制御されることで
、即ち直流電流SDHの大きさが制御されることで力F
1H及びF2□は変化する。尚、コア(4a)及び(4
b)の突片に発生させられる磁極が図とは逆である場合
には、力FIH及びF2Hの向きは図とは逆となる。従
って、直流電流SDHを変化させることにより、例えば
第1及び第2の電子ビームBrn1及び8m2を螢光面
(3)の例えば中心において水平方向に対しては同一位
置とさせることができる。
Consider a case where the first and second cathodes Kl and 2 are arranged in parallel in the horizontal direction. In this case, the deflection yoke D
On the cathode side of Y, the first and second electron beams Bm
4 and 8 m2 apart (therefore, the center of grid G4 in Figure 2 is not possible), a horizontal convergence yoke (4) is arranged in a plane perpendicular to the tube axis, as shown in Figure 4, for example. At the same time, a vertical convergence yoke (5) is provided as shown in FIG. In FIGS. 4 and 5, (6) indicates the neck, x indicates the horizontal direction, and y indicates the vertical direction. The horizontal convergence yoke (4) shown in Fig. 4 includes, for example, cores (4a) and (4b) arranged in the horizontal direction
A coil (4c) is wound in a predetermined direction, a direct current SDH of a predetermined magnitude is passed through the coil (4C), and predetermined magnetic poles are formed on the protruding pieces of the cores (4a) and (4b). It was caused to occur. Core (4a) and (4b)
If the magnetic pole generated on the protrusion is as shown in the figure,
Assuming that a magnetic field as shown by the broken line is generated and the first and second electron beams Bm1 and 8m2 are directed toward the paper (■), these first and second electron beams Bm1 and 8m2
Forces F1H and F2H which are opposite to each other in the horizontal direction are applied to . In this case, by controlling the magnitude of the magnetic field, that is, by controlling the magnitude of the DC current SDH, the force F
1H and F2□ change. In addition, core (4a) and (4
If the magnetic poles generated in the protrusion in b) are opposite to those shown in the figure, the directions of the forces FIH and F2H will be opposite to those shown in the figure. Therefore, by changing the direct current SDH, for example, the first and second electron beams Brn1 and 8m2 can be placed at the same position in the horizontal direction, for example at the center of the fluorescent surface (3).

また、第5図に示す垂直コンバーゼンスヨーク(5)は
、例えばネック(6)の周9に水平方向X及び垂直方向
yの間に互いに90°の角間隔をもって配されたコア(
5a) 、 (5b) 、 (5c)及び(5d)にコ
イル(5e)が所定方向に巻装され、このコイル(5e
)に所定の大きさの直流電流SDvが流され、コア(5
a)。
Further, the vertical convergence yoke (5) shown in FIG. 5 includes, for example, cores (
A coil (5e) is wound in a predetermined direction around 5a), (5b), (5c) and (5d).
), a DC current SDv of a predetermined magnitude is passed through the core (5
a).

(5b) 、 (5c)及び(5d)の突片に所定の磁
極が発生させられたものである。、コア(5a) 、 
(5b) 、 (5c)及び(5d)に発生させられる
磁極が図に示すようであると、破線で示すような磁界が
発生し、第1及び第2の電子ビームBml及び8m2が
紙面に向かっている(■)とすると、これら第1及び第
2の電子ビームB町及び8m2には垂直方向yに互いに
逆向きの力F1v及びF2vが与えられる。この場合、
磁界の大きさが制御されることで、即ち直流電流SDv
の大きさが制御されることで力F1v及びF2vは変化
する。尚、コア(5a) 、 (5b) 、 (5c)
及び(5d)の突片に発生させられる磁極が図とは逆で
ある場合には、力F1v及びF2vの向きは図とは逆と
なる。従って、直流電流SDvを変化させることにより
、例えば第1及び第2の電子ビームBml及びBm!を
螢光面(3)の例えば中心において垂直方向に所定間隔
だけ離れるようにすることができる。
Predetermined magnetic poles are generated on the projecting pieces (5b), (5c), and (5d). , core (5a),
If the magnetic poles generated at (5b), (5c), and (5d) are as shown in the figure, a magnetic field as shown by the broken line will be generated, and the first and second electron beams Bml and 8m2 will be directed toward the paper surface. (■), forces F1v and F2v in opposite directions are applied to the first and second electron beams B and 8m2 in the vertical direction y. in this case,
By controlling the magnitude of the magnetic field, that is, the direct current SDv
The forces F1v and F2v change by controlling the magnitude of . In addition, cores (5a), (5b), (5c)
If the magnetic poles generated on the protruding pieces in (5d) are opposite to those shown in the figure, the directions of the forces F1v and F2v will be opposite to those shown in the figure. Therefore, by changing the DC current SDv, for example, the first and second electron beams Bml and Bm! can be spaced apart by a predetermined distance in the vertical direction, for example at the center of the fluorescent surface (3).

また、第1及び第2のカソードKl及びに2が垂直方向
に並設されている場合には、第4図に示すコンバーゼン
スヨーク(4)を90°回転させて垂直用として用い、
第5図に示すコンバーゼンスヨーク(5)をその−!ま
水平用として用いればよい。
In addition, when the first and second cathodes Kl and 2 are arranged in parallel in the vertical direction, the convergence yoke (4) shown in FIG. 4 is rotated by 90 degrees and used for vertical use.
The convergence yoke (5) shown in FIG. It can be used horizontally.

また、第6図に示すようにネック(図示せず)にツイス
トコイル(7)を巻き、これに直流電流SDを流すこと
により、管軸方向の磁界を発生させることができる。従
って、第7図に示すようにこのコイル(7)による磁界
の方向をAとすると、第1の電子ビームBmlには紙面
から向かってくる(■)力F11が与えられ、第2の電
子ビームBm2には紙面に向かう(■)力F12が与え
られる。従って、このコイル(7)は、第1及び第2の
カソードに1及びに2が水平方向に並列されるものにお
いては垂直コンバーゼンスヨークの代シに、第1及び第
2のカソードに1及びに2が垂直方向に並列されるもの
においては水平コンバーゼンスヨークの代りに用いるこ
とができる。
Further, as shown in FIG. 6, by winding a twist coil (7) around the neck (not shown) and passing a direct current SD through it, a magnetic field in the tube axis direction can be generated. Therefore, as shown in FIG. 7, if the direction of the magnetic field from this coil (7) is A, the first electron beam Bml is given a force F11 (■) directed from the paper surface, and the second electron beam A (■) force F12 directed toward the paper surface is applied to Bm2. Therefore, this coil (7) is used instead of a vertical convergence yoke in the case where the coils 1 and 2 are horizontally paralleled to the first and second cathodes. In the case where two convergence yokes are arranged in parallel in the vertical direction, it can be used instead of a horizontal convergence yoke.

尚、偏向ヨークDY、電子銃の組立精度によシ、夫々の
陰極線管において固有のミスコンバーゼンスを生じるの
が普通である。従って、本例においては第4図及び第5
図に破線図示するように、直流電流SD□及びSDvと
共に補正信号S。0.及びScvがコイル(4C)及び
(5e)に流され、螢光面(3)上の全体において、第
1及び第2の電子ビームBm及び8m2が、水平方向X
に対しては略同じ位置に垂直方向yに対して所定間隔だ
け離れるように補正される。
Note that, depending on the assembly accuracy of the deflection yoke DY and the electron gun, unique misconvergence usually occurs in each cathode ray tube. Therefore, in this example, FIGS.
As shown by the broken line in the figure, the correction signal S is generated together with the DC currents SD□ and SDv. 0. and Scv are passed through the coils (4C) and (5e), and the first and second electron beams Bm and 8m2 are directed in the horizontal direction X over the entire surface of the fluorescent surface (3).
are corrected so that they are at approximately the same position and separated by a predetermined distance in the vertical direction y.

補正信号5C1(及びScvはミスコンパーセンスの態
様によって異ならしめられる。
The correction signal 5C1 (and Scv are made to differ depending on the mode of miscomparison).

例えば第8図Aに示すような水平ミスコン・り一ゼンス
を生じる場合しては、補正信号Scmとして第9図Aに
示すような1垂直期間(1■)の周期を肩する鋸歯状波
電流が供給される。尚、第8図において、「×」印及び
「○」印は夫々第1及び第2の電子ビームBm1及び8
m2を示すものである。上述したよつに第1及び第2の
電子ビームBm及び8m2は、螢光面(3)上において
、水平方向Xに対しては略同−位置に、垂直方向yに対
しては所定間隔だけ離れるようにされるのであるが、こ
の第8図においては、便宜上第1及び第2の電子ビーム
Bm及びBm 2が水平及び垂直方向とも同一位置にあ
るとして図示したものである。また、第8図Bに示すよ
うな水平ミスコンバーゼンスを生じる場合には、補正信
号ScHとして第9図Bに示すよりな1vの周期を有す
るノセラボラ波電流が供給されんまた、第8図Cに示す
ような水平ミスコンバーゼンスを生じる場合には、補正
信号SCHとして第9図Cに示すような1水平期間(I
H)の周期を有する鋸歯状波電流が供給される。また、
第8図りに示すような水平ミスコンバーゼンスを生じる
場合には、補正信号S。Rとして第9図りに示すような
IHの周期を有する・々ラボラ波電流が供給される。ま
た、第8図Eに示すような水平ミスコンバーゼンスを生
じる場合には、補正信号ScHとして第9図Eに示すよ
りな1vの周期の鋸歯状波とIHの周期の鋸歯状波を積
算した波形の電流が供給される。第8図Fに示すような
水平ミスコンバーゼンスを生じる場合には、第9図Fに
示すように同図Eに示ゴものを積分した波形の電流が供
給される。尚、これらは典型的なもので、実際は上述し
た各場合における波形の電流が組み合せられて補正信号
ScHとされる。
For example, if a horizontal misconception as shown in FIG. 8A occurs, the correction signal Scm is a sawtooth wave current having a period of one vertical period (1■) as shown in FIG. 9A. is supplied. In FIG. 8, the "x" and "○" marks indicate the first and second electron beams Bm1 and Bm8, respectively.
This shows m2. As described above, the first and second electron beams Bm and 8m2 are located at approximately the same position on the fluorescent surface (3) in the horizontal direction X, and at a predetermined interval in the vertical direction y. However, in FIG. 8, for convenience, the first and second electron beams Bm and Bm2 are shown as being at the same position both in the horizontal and vertical directions. In addition, when a horizontal misconvergence as shown in FIG. 8B occurs, a nocella boola wave current having a period of 1 V as shown in FIG. 9B is not supplied as the correction signal ScH. When horizontal misconvergence as shown in FIG. 9C occurs, one horizontal period (I) as shown in FIG.
A sawtooth current having a period of H) is supplied. Also,
When horizontal misconvergence as shown in Figure 8 occurs, the correction signal S is used. As R, a laboratory wave current having an IH period as shown in Figure 9 is supplied. In addition, when horizontal misconvergence as shown in FIG. 8E occurs, the correction signal ScH is a waveform obtained by integrating a sawtooth wave with a period of 1V and a sawtooth wave with a period of IH as shown in FIG. 9E. current is supplied. When horizontal misconvergence as shown in FIG. 8F occurs, a current having a waveform integrated with that shown in FIG. 9E is supplied as shown in FIG. 9F. Note that these are typical, and in reality, the current waveforms in each of the above cases are combined to form the correction signal ScH.

以上は補正信号S。Hについて述べたものであるが、補
正信号S。Vについても同様に考えられる。
The above is the correction signal S. As mentioned above, the correction signal S. The same can be said of V.

また、補正信号S。H及びScvは、例えば第10図に
示すように、メモリに螢光面各部における補正信号Sc
H及びS。Vを予め書き込み、第1及び第2の電子ビー
ムBml及び8m2の走査位置に対応して順次読み出し
供給することもできる・ 第10図において、(8)はnfH(nは例えば5〜5
0の整数、輸は水平周波数)の周波数信号を発生する信
号発生器を示し、これよりのnfHの周波数の信号は読
み出しアドレス信号を形成するカウンタ(9)に供給さ
れる。また、(IOはf□の周波数信号を発生する信号
発生器を示し、これよシのfHの周波数の信号は読み出
しアドレス信号を形成するカウンタα復に供給されると
共にカウンタ(9)にリセット信号として供給される。
In addition, the correction signal S. H and Scv are the correction signals Sc at each part of the fluorescent surface stored in the memory, as shown in FIG.
H and S. It is also possible to write V in advance and sequentially read and supply it corresponding to the scanning positions of the first and second electron beams Bml and 8m2. In FIG. 10, (8) is nfH (n is 5 to 5, for example
A signal generator is shown which generates a frequency signal with an integer of 0 (the horizontal frequency), from which a signal with a frequency of nfH is supplied to a counter (9) forming a read address signal. In addition, (IO indicates a signal generator that generates a frequency signal of f□, and a signal of a frequency of fH other than this is supplied to a counter α which forms a read address signal, and a reset signal is sent to a counter (9). Supplied as.

また、端子(lりよシカウンタQ優に垂直同期信号Vs
yncがリセット信号とじて供給される。カウンタ(9
)及び0ηからは、第1及び第2図の電子ビームBm4
及び8m2の走査位置に対応した読み出しアドレス信号
が得られ、これがメモリ0:3に供給される。メモリ0
3には第1及び第2の電子ビームBml及び8m2の走
査位置に対応した補正信号S。H及びScvが予め書き
込まれてお9、これがアドレス信号に基づいて順次読み
出される。
Also, the vertical synchronization signal Vs is connected to the terminal (lriyoshi counter Q)
ync is supplied as a reset signal. Counter (9)
) and 0η, the electron beam Bm4 in Figs. 1 and 2
A read address signal corresponding to the scanning position of 8 m2 is obtained, and this is supplied to memory 0:3. memory 0
3, a correction signal S corresponding to the scanning position of the first and second electron beams Bml and 8 m2; H and Scv are written in advance 9, and these are sequentially read out based on the address signal.

この読み出された補正信号S。H及びScvけラッチ回
路(14)でラッチされた後、D−A変換器αqでアナ
ログ信号に変換され、さらにロー・ぞスフィルタ(16
H) 、 (16’V)及び77ノ(17H) 、 (
17V)を通じ”i(例工H水平コンバーゼンスヨーク
(4)、垂j[コンバーセンスヨーク(5)ニ供給され
る。
This read correction signal S. After being latched by the H and Scv latch circuit (14), it is converted into an analog signal by the D-A converter αq, and further passed through the low noise filter (16).
H), (16'V) and 77no (17H), (
17V) are supplied to the horizontal convergence yoke (4) and vertical convergence yoke (5).

尚、陰極線管の設計によシ、上述した直流電流SDV及
びSDHが必要でない場合がちる。例えば第1及び第2
のカンードKl及びに2が水平方向に並設され、螢光面
(3)の例えば中心において第1及び第2の電子ビーム
Bml及び8m2が水平方向に対して略同−位置となる
ようになされていれは、@流電流SDHは不要である。
Incidentally, depending on the design of the cathode ray tube, the above-mentioned direct currents SDV and SDH may not be necessary. For example, the first and second
Candos Kl and 2 are arranged in parallel in the horizontal direction, and the first and second electron beams Bml and 8m2 are arranged at approximately the same position in the horizontal direction, for example at the center of the fluorescent surface (3). In this case, the current SDH is not required.

また例えば第1及び第2のカソードに1及びに、が垂直
方向に並設され、螢光面(3)の例えば中心において第
1及び第2の電子ビームBml及び13m2が水平方向
に対して略同−位置、垂直方向に対して所定間隔となる
ようになされていれば直流電流SDH及びSDvは不要
である。
Further, for example, the first and second cathodes 1 and 1 are arranged in parallel in the vertical direction, and the first and second electron beams Bml and 13m2 are emitted approximately in the horizontal direction at the center of the fluorescent surface (3), for example. If they are placed at the same position and at a predetermined interval in the vertical direction, the direct currents SDH and SDv are unnecessary.

また、以上は第1及び第2の電子ビームBml及びBm
、の走査位置を制御するのに磁気的な垂直コンバーゼン
スヨーク(5)、水平コンバーゼンスヨーク(4)ある
いはツイストコイル(7)を用いるものを示したが、こ
れに限定されることなく、例えば陰極線管内に水平及び
垂直の補正用プレートを直交して設け、これらに制御電
圧を印加して第1及び第2の電子ビームBm1及びBm
2の走査位置を静電的陰極線管(IR)、(IG)及び
(IB)は以上のように構成され、夫々の第1及び第2
のカソードK。
Moreover, the above describes the first and second electron beams Bml and Bm.
Although the magnetic vertical convergence yoke (5), horizontal convergence yoke (4), or twist coil (7) are used to control the scanning position of the Horizontal and vertical correction plates are provided perpendicularly to each other, and a control voltage is applied to these to correct the first and second electron beams Bm1 and Bm.
The electrostatic cathode ray tubes (IR), (IG) and (IB) are configured as described above, and the first and second scanning positions are respectively
cathode K.

及びに2には、赤、緑及び青色信号か供給され、ノンイ
ンターレース表示がされる。
and 2 are supplied with red, green and blue signals for non-interlaced display.

即ち、第1図において、a匂はアンテナ、r19)はチ
ューナ、(イ)は中間周波増幅器、Q])は映像検波回
路である。映像検波回路I2])よシ得られる映f家(
M号Svは輝度信号・色信号分離回路v4に供給される
。そして、この分離回路(イ)より得られる神度信号Y
はマトリクス回路@に供給される。また、分離回路(ハ
)よシ得られる色信号Cは色1ν調回路い)に供給され
る。この色復調回路(ハ)からは例えば赤色差信号R−
Y及び青色差信号B−Yが得られ、夫々マトリクス回路
りに供給される。マトリクス回路呟◆からは赤原色信号
R1緑原色信号G及び背泳色信号Bが出力される。
That is, in FIG. 1, ``a'' is an antenna, ``r19'' is a tuner, ``A'' is an intermediate frequency amplifier, and ``Q]'' is a video detection circuit. Video detection circuit I2)
The M number Sv is supplied to a luminance signal/chrominance signal separation circuit v4. Then, the divine degree signal Y obtained from this separation circuit (a)
is supplied to the matrix circuit @. Further, the color signal C obtained from the separation circuit (c) is supplied to the color 1v tone circuit (c). From this color demodulation circuit (c), for example, a red difference signal R-
The Y and blue difference signals B-Y are obtained and supplied to the matrix circuitry, respectively. A red primary color signal R1, a green primary color signal G, and a backstroke color signal B are outputted from the matrix circuit ◆.

赤原色信号Rは、倍速2ビーム変挨朗j路(25R)及
び2ビ一ム変換回路(26R)に供給される。変換回路
(25R)の出力側からは第]及び第2の倍速2ビ一ム
変換赤色信号R1及びR2が得られ、夫々切換スイッチ
(27R)及び(28R)のS側の固定端子に供給され
る。また変換回路(26R)の出力側からは第1及び第
2の2ビ一ム変換信号R4及び魁が得られ、夫々切換ス
イッチ(27R)及び(28R)のH側の固定端子に供
給される。これら切換スイッチ(27R)及び(28R
)は、映像信号Svが通常映像信号(例えば走査線が5
25本のインターレース方式の映像信号)であるときに
は、S側に切換えられ、これら切換スイッチ(27R)
及び(2凪功)らは夫々信号R1及びR2が得られる。
The red primary color signal R is supplied to a double-speed two-beam conversion circuit (25R) and a two-beam conversion circuit (26R). From the output side of the conversion circuit (25R), the first and second double-speed 2-beam converted red signals R1 and R2 are obtained, and are supplied to the fixed terminals on the S side of the changeover switches (27R) and (28R), respectively. Ru. In addition, first and second two-beam conversion signals R4 and Saki are obtained from the output side of the conversion circuit (26R), and are supplied to the H side fixed terminals of the changeover switches (27R) and (28R), respectively. . These changeover switches (27R) and (28R)
), the video signal Sv is a normal video signal (for example, if the scanning line is 5
25 interlaced video signals), it is switched to the S side, and these selector switches (27R)
and (2 Nagigo), signals R1 and R2 are obtained, respectively.

一方、これら切換スイッチ(27R)及び(28R)は
、映像信号Svが高品位映像信号(例えば走査線が11
25本のインターレース方式の映像信号)であるときに
はH側に切換えられ、これら切換スイッチ(27R)及
び(28R)からは夫々信号R1及びR′2が得られる
On the other hand, these changeover switches (27R) and (28R) switch the video signal Sv to a high-quality video signal (for example, if the scanning line is 11
25 interlaced video signals), the switch is switched to the H side, and signals R1 and R'2 are obtained from these changeover switches (27R) and (28R), respectively.

切換スイッチ(27R)及び(28R)より得られる信
号は、夫々増幅器(29R)及び(30R)を通じて陰
極線管(IR)の第1及び第2のカソードに、及びに2
に供給される。
The signals obtained from the changeover switches (27R) and (28R) are applied to the first and second cathodes of the cathode ray tube (IR) through amplifiers (29R) and (30R), respectively.
supplied to

変換回路(25R) (通常映像信号受信時に有効に動
作する)は、例えば第11図に示すように構成される。
The conversion circuit (25R) (which normally operates effectively when receiving a video signal) is configured as shown in FIG. 11, for example.

同図において、0】)は赤原色信号R(第12図Aに図
示、走査線が525本のインターレース方式のもので、
付された番号は潰食線番号である)が供給される入力端
子であり、この赤原色信号Rは倍速変換回路02に供給
される。
In the same figure, the red primary color signal R (shown in FIG. 12A, is of an interlaced type with 525 scanning lines,
The attached number is an erosion line number) is supplied to the input terminal, and this red primary color signal R is supplied to the double speed conversion circuit 02.

との倍速変換回路0埠は、例えば第13図に示すように
構成される。同図において、c33は入力端子を示し、
この入力端子C3→には赤原色信号Rが供給される。ま
た、(ロ)及び09は夫々ラインメモリであシ、クロッ
ク発生回路OGから書き込みクロックCLKw及びm[
み出しクロックCLKRが切換スイッチc37)及びQ
l+金通じて供給される。この場合、クロックCLKR
がCLKwの2倍とされ、1き込み速度に対して読み出
し速度が2倍となるようにされている。
The double speed conversion circuit 0 is configured as shown in FIG. 13, for example. In the same figure, c33 indicates an input terminal,
A red primary color signal R is supplied to this input terminal C3→. In addition, (b) and 09 are line memories, respectively, and the write clocks CLKw and m[
The output clock CLKR is set by the changeover switch c37) and Q.
Supplied through l+gold. In this case, the clock CLKR
is set to twice CLKw, so that the read speed is twice as high as the one write speed.

また、0佛及び01は夫々切換スイッチであり、IH(
1水平期間)毎にその状態が切換えられる。切換スイッ
チ0燵がメモリ(ロ)側に切換えられるとき、切換スイ
ッチθOはメモリ0鴎側に切換えられる。この場合、切
換スイッチ(371及びG8は夫々図の状態に切換えら
れ、メモリ(ロ)には書き込みクロックCLKwが、メ
モリ09には読み出しクロックcLKRが供給される。
In addition, 0 Buddha and 01 are respective changeover switches, and IH (
The state is switched every (one horizontal period). When the changeover switch 0 is switched to the memory (b) side, the changeover switch θO is switched to the memory 0 side. In this case, the changeover switches (371 and G8 are respectively switched to the states shown in the figure), and the memory (b) is supplied with the write clock CLKw, and the memory 09 is supplied with the read clock cLKR.

一方、切換スイッチ(ロ)がメモリc!19側に切換え
られるとき、切換スイッチ(40はメモl) GJ)側
に切換えられる。
On the other hand, the selector switch (b) is set to memory c! When it is switched to the 19 side, it is switched to the selector switch (40 is the memo 1) (GJ) side.

この場合、切換スイッチC37)及び(撥は夫々図とは
反対の状態に切換えられ、メモリ0りには読み出しクロ
ックCLKRがメモりC35vcは書き込みクロックc
LKWが供給される。
In this case, the selector switches C37) and (C35vc) are switched to the opposite states from those shown in the figure, and the memory 0 is set to the read clock CLKR, and the memory C35vc is set to the write clock CLKR.
LKW is supplied.

との倍速変換回路GZにおいては、入力端子c31に供
給される栃原色イ8号Rは、メモリ(至)及びζ砂に交
互にIH誉ずつ唇キ込みがされると共に、このメモリ■
及びc3→の一方に書き込みがされているIHに、他方
のメモ’、IC35及び@がらはBiJのI Hに書き
込まれた赤原色信号1尤のI H分が2回続けて読み出
される。従ってこの場合、切換スイッチ(4υ)からは
、赤原色信号Rの各短資線の映像信号が一!−Hの周期
をもって2回ずつ連続する、水平周波数が2倍とされた
倍速変換イH号rl (第12図Bに図示)が得られ、
これが出力端子1])に供給される。
In the double speed conversion circuit GZ, the Tochihara color I No. 8 R supplied to the input terminal c31 is alternately applied to the memory (to) and ζ sand, and this memory
and c3→, the IH portion of the red primary color signal 1 written in the IH of the other BiJ is read out twice in succession. Therefore, in this case, from the changeover switch (4υ), the video signal of each short line of the red primary color signal R is 1! A double-speed conversion IH rl (shown in FIG. 12B) in which the horizontal frequency is doubled is obtained, which is repeated twice with a period of -H,
This is supplied to output terminal 1]).

第11図に示す変換回路(25R)において、倍速変挽
回路0埠よシ得られる倍速変換(、W号r!は、2Hの
遅延時間を有する例えばラインメモリよりなる遅延線0
榎を介され、−zHだけ遅延させられた信号r2(第1
2図Cに図示)が得られる。
In the conversion circuit (25R) shown in FIG.
Signal r2 (first
(Illustrated in Figure 2C) is obtained.

この信号r2はレベル調整器0Jで7レベルとされた後
加算器■に供給される。また、この加算器H1にU:信
号rlがレベル調整器リラでルベルとされた後に供給さ
れる。この加算器(ト)からの加斜6信号は、iI/・
jえば2ラインメモリよりなりTHX2の遅延時間を有
する遅延線(46Iを介され、出カッ岑子0力には第]
2図Eに示すような第1の倍速2ビ一ム変換赤色信4号
ft□が得られる。
This signal r2 is adjusted to 7 levels by the level adjuster 0J and then supplied to the adder (2). Further, the U: signal rl is supplied to this adder H1 after being converted into a level by a level adjuster Rira. The additive 6 signal from this adder (G) is iI/・
For example, a delay line consisting of a 2-line memory and having a delay time of THX2 (via 46I, and the output terminal has a delay time of THX2)
A first double-speed 2-beam converted red signal 4ft□ as shown in FIG. 2E is obtained.

また、信号r1及びr2は加算器向に供給され、その加
算信号かレベル調整器11でニレベルとされ、第12図
りに示すような信号r3がイ4すられる。この他号r3
はHHX2の遅延時間を有する遅延線閃を介された後加
算器の漫に供給される。また、この加算器(5Dには信
号r2が供給される。この加算器45])からの加算信
号は、レベル調整器ゆで生レベルとされ、第12図Fに
示すように出力端子6りには第2の倍速2ビ一ム変換赤
色侶号R2が得られる。
Further, the signals r1 and r2 are supplied to an adder, and the added signal is set to two levels by a level adjuster 11, and a signal r3 as shown in Fig. 12 is outputted. This other issue r3
is fed to the adder after being passed through a delay line having a delay time of HHX2. Further, the added signal from this adder (signal r2 is supplied to 5D, this adder 45) is set to a raw level by a level adjuster, and is output to the output terminal 6 as shown in FIG. 12F. The second double-speed 2-beam conversion red light number R2 is obtained.

また変換回路(26R) (高品位映r象信号受信時に
有効に動作する)は、例えば第14図に示すように構成
される。
Further, the conversion circuit (26R) (which operates effectively when receiving a high-quality image signal) is configured as shown in FIG. 14, for example.

同図において、■は赤原色信号R(第15図Aに図示、
走置線が1125本のインターレース方式のもので、付
された番号は走置線信号である)が供給される端子であ
る。この端子に供給される赤原色信号Rは、例えばライ
ンメモリよりな、91 H(1水平期間)の遅延時間金
有する遅延線曽を介され、出力端子□□□には第15図
Bに示すような第1の2ビ一ム変換信号Rfが得られる
。捷た、赤原色信号R及び信号組は加算器φ力に供給さ
れ、この加算(m号KU第15図Cに示すような第2の
2ビ一ム変換信号R6が得られる。
In the figure, ■ is the red primary color signal R (shown in Figure 15A,
This terminal is an interlaced type with 1125 running lines, and the numbers assigned are the running line signals. The red primary color signal R supplied to this terminal is passed through a delay line having a delay time of 91 H (one horizontal period), for example from a line memory, and is supplied to the output terminal □□□ as shown in FIG. 15B. A first two-beam conversion signal Rf like this is obtained. The decimated red primary color signal R and the signal set are supplied to an adder φ, and the second two-beam converted signal R6 as shown in FIG.

また第1図において、緑原色信号Gは倍速2ビ一ム変換
回路(25G)及び2ビ一ム変換回路(26G)に供給
され、また青原色信号Bは倍速2ビ一ム変換回路(25
B)及び2ビ一ム変換回路(26B)に供給される。変
換回路(25G)及び(25B) fl”j上述した変
換回路(25R)と同様に構成される。変換回路(25
G)の出力側からは第1及び第20倍速2ビーム変換緑
色信号G1及びG2が得られ、夫々切換スイッチ(27
G)及び(28G)のS側の固定端子に供給される。
In FIG. 1, the green primary color signal G is supplied to the double-speed 2-beam conversion circuit (25G) and the 2-beam conversion circuit (26G), and the blue primary color signal B is supplied to the double-speed 2-beam conversion circuit (25G).
B) and the 2-beam conversion circuit (26B). Conversion circuits (25G) and (25B) fl"j are configured similarly to the conversion circuit (25R) described above. Conversion circuit (25
1st and 20th double beam conversion green signals G1 and G2 are obtained from the output side of
G) and (28G) are supplied to the S side fixed terminals.

また変換回路(25B)の出力側からは第1及び第2の
倍速2ビ一ム変換青色信号Bl及びB2が得られ、夫々
切換スイッチ(27B)及び(28B)のS側の固定端
子に供給きれる。
In addition, first and second double-speed 2-beam converted blue signals Bl and B2 are obtained from the output side of the conversion circuit (25B), and are supplied to the fixed terminals on the S side of the changeover switches (27B) and (28B), respectively. I can do it.

また、変換回路(26G)及び(26B)は上述した変
換回路(26R)と同様に構成される。変換回路(26
G)の出力側からは第1及び第2の2ビ一ム変換緑色信
号G1及びG6が得られ、夫々切換スイッチ(27G)
及び(28G)のH側の固定端子に供給される。また、
変換回路(26B)の出力側からは第1及び第2の2ビ
一ム変換青色信号B1及びB/、が得られ、夫々切換ス
イッチ(27B)及び(28B)のH側の固定端子に供
給される。
Further, the conversion circuits (26G) and (26B) are configured similarly to the conversion circuit (26R) described above. Conversion circuit (26
The first and second 2-beam conversion green signals G1 and G6 are obtained from the output side of G), and the respective changeover switches (27G)
and (28G) are supplied to the H side fixed terminal. Also,
The first and second 2-beam converted blue signals B1 and B/ are obtained from the output side of the conversion circuit (26B), and are supplied to the H side fixed terminals of the changeover switches (27B) and (28B), respectively. be done.

切換スイッチ(27G)、(27B)、(28G)及び
(28B)は、通常映像信号受信時には夫々S側に切換
えられ、−丈高品位映像信号受信時には夫々H側に切換
えられる。
The changeover switches (27G), (27B), (28G), and (28B) are each switched to the S side when receiving a normal video signal, and are switched to the H side when receiving a high-quality video signal.

切換スイッチ(27G)及び(28G)よシ得られる信
号は、夫々増幅器(29G)及び(30G)を通じて陰
極ili!il管(IG)の第1及び第2のカソードに
1及びに2に供給される。また、切換スイッチ(27B
 )及び(28B)より得られる信号は、夫々増幅器(
29B )及び(30B)を通じて陰極線管(IB)の
第1及び纂2のカソードまた第1図において、映像検波
回路(21)よυ得られる映像信号Svは同期分離回路
−に供給される。
The signals obtained from the changeover switches (27G) and (28G) are sent to the cathode ili! through amplifiers (29G) and (30G), respectively. 1 and 2 are supplied to the first and second cathodes of the IL tube (IG). In addition, a changeover switch (27B
) and (28B) are respectively input to the amplifier (
29B) and (30B), the first and second cathodes of the cathode ray tube (IB). In FIG.

この分離回路−よシ得られる水平同期信号HB’lnC
は切換スイッチ6pのH側の固定端子に供給されもまた
、水平同期信号H3yncは逓倍器(財)に供給され、
この逓倍器O→よシ2逓倍された信号H8yn′cが得
ら江これが切換スイッチI◇のS側の固定端子に供給さ
れる。この切換スイッチわっは通常映像受信時はS側に
切換えられ、高品位映像信号受信時はH側に切換えられ
る。このスイッチ回路(6])よシ得られる同期信号は
水平偏向回路(63H)に供給される。また分離回路−
よシ得られる垂直同期信号■5yncは垂直偏向回路(
63V)に供給される。これら偏向回路(63H)及び
(63V)からの偏向信号SHD及びSvDは、夫々陰
極線管(IR)、(IG)及び(IB)の偏向コイル−
に供給される。
This separation circuit - horizontal synchronization signal HB'lnC obtained by
is supplied to the H-side fixed terminal of the selector switch 6p, and the horizontal synchronizing signal H3ync is supplied to the multiplier.
A signal H8yn'c which is multiplied by 2 from the multiplier O is obtained and is supplied to the fixed terminal on the S side of the changeover switch I◇. This changeover switch is switched to the S side when receiving a normal video, and switched to the H side when receiving a high quality video signal. The synchronization signal obtained from this switch circuit (6]) is supplied to the horizontal deflection circuit (63H). In addition, the separation circuit
The vertical synchronization signal ■5ync that can be obtained is the vertical deflection circuit (
63V). Deflection signals SHD and SvD from these deflection circuits (63H) and (63V) are applied to the deflection coils of cathode ray tubes (IR), (IG) and (IB), respectively.
supplied to

また、分離回路−よシ得られる垂直同期信号V、ync
及び切換メ、イツチ@υよシ得られる同期信号はコンバ
ーゼンス回路−に供給される。このコンバーゼンス回路
−においては、上述したように垂直コンバーゼンスヨー
ク(5)のコイル(5e) K供給サレる直流電流SD
’/及び補正信号Scvが形成されると共に、水平コン
バーゼンスヨーク(4)のコイル(4c)に供給される
直流電流SDR及び補正信号SCHが形成される。これ
らは陰極線管(1tt)、(IG)及び(IB)の夫々
に対応して異なるものが形成される。これらの信号は陰
極線管(IR)、(IG)及び(IB)のコイル(4c
)及び(5e)に夫々供給される。そしてこの場合、通
常映像信号受信時には、例えば信号SDv+Scv及び
SDH+SCBの調整によシ第1及び第2のカソードK
l及びに2からの第1及び第2の電子ビームBmI及び
Bm2が、螢光面上において、垂直方向にインターレー
ス方式(通常映像信号)における走査線間隔の7の間隔
を保って走査するようにされる。
Also, the vertical synchronization signal V, ync obtained by the separation circuit
The synchronizing signal obtained from the switching mechanism and the switching circuit is supplied to a convergence circuit. In this convergence circuit, as mentioned above, the DC current SD that is supplied to the coil (5e) of the vertical convergence yoke (5) is
'/ and correction signal Scv are formed, and at the same time, DC current SDR and correction signal SCH supplied to the coil (4c) of the horizontal convergence yoke (4) are formed. Different ones are formed corresponding to each of the cathode ray tubes (1tt), (IG), and (IB). These signals are sent to the coils (4c) of the cathode ray tube (IR), (IG) and (IB).
) and (5e), respectively. In this case, when receiving a normal video signal, for example, the first and second cathodes K may be adjusted by adjusting the signals SDv+Scv and SDH+SCB.
The first and second electron beams BmI and Bm2 from 1 and 2 are scanned vertically on the fluorescent surface at an interval of 7, which is the scanning line interval in an interlaced system (normal video signal). be done.

一方、高品位映像信号受信時には、これら第1及び第2
の電子ビームBml及びBm2が、螢光面上において垂
直方向にインターレース方式(高品位映像信号)におけ
地走査線間隔の1の間隔を保って走査するようにさnる
On the other hand, when receiving high-quality video signals, these first and second
The electron beams Bml and Bm2 are scanned in the vertical direction on the fluorescent surface with an interval of 1 equal to the ground scanning line interval in an interlaced system (high-quality video signal).

また、分離回路−より得られる垂直同期信号■8yn0
及びスイッチ回路Oのよシ得られる同期信号は垂直偏向
シフト回路−に供給される。このシフト回路−は、通常
映像信号受信時のみ動作するようにされる。このシフト
回路■の出力によシ垂直偏向回路(63V)が制御され
、第1及び第2の電子ビームBml及びBm2の螢光面
上における垂直走査位置が、第16図に示すように7H
期間毎に上あるいは下方向に交互にシフトされる。その
シフト量dは、インターレース方式における走査線間隔
の1の間隔とされる。またこのシフトは第1フイールド
においては上方向から始まシ、第2フイールドにおいて
は下方向から始まる。
In addition, the vertical synchronization signal ■8yn0 obtained from the separation circuit
The synchronizing signal obtained from the switch circuit O and the switch circuit O is supplied to the vertical deflection shift circuit. This shift circuit normally operates only when receiving a video signal. The vertical deflection circuit (63V) is controlled by the output of this shift circuit (2), and the vertical scanning positions of the first and second electron beams Bml and Bm2 on the fluorescent surface are adjusted to 7H as shown in FIG.
It is alternately shifted upward or downward every period. The shift amount d is set to an interval of 1 scanning line interval in the interlace method. Also, this shift starts from the top in the first field, and from the bottom in the second field.

本例は以上のように構成され、通常映像信号受信時には
、切換スイッチ(27R)及び(28R)は夫々S側に
切換えられ、陰極線管(IR)の第1及び第2のカソー
ドKl及びに、に夫々第1及び第2の倍速2ビ一ム変換
赤色信号R1及びR2が供給される。
The present example is configured as described above, and when normally receiving a video signal, the changeover switches (27R) and (28R) are respectively switched to the S side, and the first and second cathodes Kl and Cathode of the cathode ray tube (IR) are connected to each other. First and second double-speed two-beam converted red signals R1 and R2 are respectively supplied to the two-beam conversion red signals R1 and R2.

そしてこの時、切換スイッチθめはS側に切換えられ、
水平偏向回路(63H)には切換スイッチ0I)よシ同
期信号H1lyn:Lが供給されて水平偏向走査が倍速
でなされる。さらにこの時、第1及び第2のカソードK
l及びに2からの第1及び第2の電子ビームBrr+4
及びBm2が螢光面上においてインターレース方式(通
常映像信号における)の走査線間隔の1の間隔とされる
と共にシフト回路−が動作する。
At this time, the changeover switch θ is switched to the S side,
A synchronizing signal H1lyn:L is supplied to the horizontal deflection circuit (63H) by the changeover switch 0I), and horizontal deflection scanning is performed at double speed. Furthermore, at this time, the first and second cathodes K
First and second electron beams Brr+4 from l and 2
and Bm2 are set to an interval of 1 of the scanning line interval of the interlaced system (in a normal video signal) on the fluorescent surface, and the shift circuit operates.

従って、陰極線管(IR)の螢光面上には第1フイール
ド及び第2フイールドにおいて第17図に示すように走
査線が形成される。同図において、実線で示すものは第
1の電子ビームBn・lによるものであり、破線で示す
ものは第2の電子ビームBm2によるものであり、第1
フイールド及び第2フイールドの走査線軌跡は一致した
ものとなる。
Therefore, scanning lines are formed on the fluorescent surface of the cathode ray tube (IR) in the first and second fields as shown in FIG. 17. In the figure, what is shown by a solid line is due to the first electron beam Bn·l, what is shown by a broken line is what is due to the second electron beam Bm2, and what is shown by the broken line is due to the first electron beam Bn·l.
The scanning line trajectories of the field and the second field match.

尚、陰極線管(IG)及び(IB)に関しても同様であ
る。
The same applies to cathode ray tubes (IG) and (IB).

第18図は従来のインターレース方式における螢光面上
に形成される走査線を示したものであシ、また第19図
は従来の水平走査速度を2倍としてノンインターレース
表示をしたときにおける螢光面上に形成される走査線を
示したものである。
Figure 18 shows the scanning lines formed on the fluorescent surface in the conventional interlaced method, and Figure 19 shows the fluorescent light when the conventional horizontal scanning speed is doubled and non-interlaced display is performed. It shows scanning lines formed on a surface.

以上から明らかなように、本例においては第1フイール
ドと第2フイールドにおける走査線軌跡が一致するので
ラインフリッカが目立つことがない。1フレームにおけ
る走査線数は、第18図例及び第19図例のものに比べ
略2倍とされるので、走査線構造のきめの細かな画像を
得ることができる。
As is clear from the above, in this example, the scanning line trajectories in the first field and the second field match, so line flicker is not noticeable. Since the number of scanning lines in one frame is approximately twice that in the examples shown in FIGS. 18 and 19, it is possible to obtain an image with a fine-grained scanning line structure.

従って、本例においては高画質画像を得ることができる
Therefore, in this example, a high quality image can be obtained.

また本例において、高品位映像信号受信時には、切換ス
イッチ(27R)及び(28R)は夫々H側に切換えら
れ、陰極線管(IR)の第1及び第2のカソードにユ及
びに2に夫々第1及び第2の2ビ一ム変換赤色傷号RI
′及びR2が供給される。そしてこの時、切換スイッチ
(61)はH側に切換えられ、水平偏向回路(63H)
にはスイッチ回路(6のよシ同期信号H9ynC:が供
給されて水平偏向走査がなされる。さらにこの時、第1
及び第2のカソードに、及びに2からの第1及び第2の
電子ビームBml及びBm2が螢光面上においてインタ
ーレース方式(高品位映像信号における)の走査線間隔
のΣの間隔とされる。尚、シフト回路缶は動作しない。
Further, in this example, when receiving a high-quality video signal, the changeover switches (27R) and (28R) are respectively switched to the H side, and the first and second cathodes of the cathode ray tube (IR) are connected to the first and second cathodes, respectively. 1 and 2nd 2-beam conversion red mark RI
' and R2 are supplied. At this time, the changeover switch (61) is switched to the H side, and the horizontal deflection circuit (63H)
A switch circuit (6) is supplied with a synchronizing signal H9ynC to perform horizontal deflection scanning.Furthermore, at this time, the first
The first and second electron beams Bml and Bm2 from the second cathode and the second cathode and the first and second electron beams Bml and Bm2 are arranged on the fluorescent surface at an interval of Σ, which is the scanning line interval of the interlace method (in high-quality video signals). Note that the shift circuit does not operate.

従って、陰極線管(IR)の螢光面上には第1フイール
ド及び第2フイールドにおいて第20図に示すように走
査線が形成される。同図において、実線で示すものは第
1の電子ビームBm1によるものであり、破線で示すも
のは第2の電子ビームBm2によるものであり、第1フ
イールド及び第2フイールドの走査線軌跡は一致したも
のとなる。
Therefore, scanning lines are formed on the fluorescent surface of the cathode ray tube (IR) in the first and second fields as shown in FIG. In the same figure, what is shown by the solid line is due to the first electron beam Bm1, and what is shown by the broken line is due to the second electron beam Bm2, and the scanning line trajectories of the first field and the second field are the same. Become something.

尚、陰極線管(IG)及び(IB)に関しても同様であ
る。
The same applies to cathode ray tubes (IG) and (IB).

第21図は従来のインターレース方式に2ける螢光面上
に形成される走査線を示したものである。
FIG. 21 shows scanning lines formed on a fluorescent surface in the conventional interlace method.

以上から明らかなように、本例においては第1フイール
ドと第2フイールドにおける走査線軌跡が一致するので
、ラインフリッカが目立つことがない。
As is clear from the above, in this example, the scanning line trajectories in the first field and the second field match, so line flicker is not noticeable.

尚上述実施例においては、倍速2ビ一ム変換回路(25
R) 、 (25G)及び(25B)として、第11図
例に示すように構成されたものを用いたものであるが、
これの代りに第22図〜第24図に示すように構成した
ものを用いることもできる。変換回路(25R) 。
In the above embodiment, the double-speed 2-beam conversion circuit (25
R), (25G) and (25B) are configured as shown in the example in Fig. 11, but
Instead of this, a configuration as shown in FIGS. 22 to 24 can also be used. Conversion circuit (25R).

(25G)及び(25B)は同様に構成されるので、以
下変換回路(25R)についてのみ説明する。
Since (25G) and (25B) have the same configuration, only the conversion circuit (25R) will be described below.

第22図において、@乃は赤原色信号R(第25図Aに
図示)が供給される入力端子であり、この赤原色信刊R
は、例えばフィールドメモリよシなシ1垂直期間(1v
)の遅延時間を有する遅延線(へ)を介されて、1vだ
け遅延させられた信号r4(第25図Bに図示)が得ら
れる。また、赤原色信号R及び信号r4は夫々倍速変換
回路(イ)及びC7*に供給される。これら倍速変換回
路−及び70は上述した倍速変換回路(321(第13
図参照)と同様に構成される。従って、倍速変換回路O
す及びQ@からは、夫々倍速変換信号r5 (第25図
Cに図示)及びr6 (第25図りに図、示)が得られ
る。これら信号r、及びr6は夫々加算器υ)及びに)
に供給されると共に、切換スイッチ173の一方及び他
方の固定端子に供給される。この切換スイッチ(ハ)は
−!−H毎に切換えられ、信号r、及びr6の夫々より
連続する信号の最初を抜きとるようにされる。従って、
この切換スイッチf3からは第25図Eに示ずような信
号T7が得られ、これが加算器の)及び172に供給さ
れる。加算器(ハ)からの加算信号はレベル調整器(7
4)でルベルとされた後、例えばラインメモリよりなり
7Hの遅延時間を有する遅延線りのを介さn、出力端子
(7・には、第25図Fに示すような第1の倍速2ビ一
ム変換赤色信号R8が得られる。丑だ、加算器(7])
からの加算信号はレベル8周図Gに示すような第2の倍
速2ビ一ム変換赤色信号R3が得られる。
In FIG. 22, @no is an input terminal to which the red primary color signal R (shown in FIG. 25A) is supplied, and this red primary color signal R
is, for example, 1 vertical period (1v
), a signal r4 (shown in FIG. 25B) delayed by 1v is obtained. Further, the red primary color signal R and the signal r4 are supplied to the double speed conversion circuit (A) and C7*, respectively. These double speed conversion circuits and 70 are the double speed conversion circuits (321 (13th
(see figure). Therefore, double speed conversion circuit O
Double speed conversion signals r5 (shown in FIG. 25C) and r6 (shown in FIG. 25) are obtained from Q@ and Q@, respectively. These signals r and r6 are applied to the adders υ) and ), respectively.
It is also supplied to one and the other fixed terminals of the changeover switch 173. This changeover switch (c) is -! -H, and the first of consecutive signals is extracted from each of signals r and r6. Therefore,
A signal T7 as shown in FIG. 25E is obtained from this changeover switch f3, and is supplied to adder ) and 172. The addition signal from the adder (c) is sent to the level adjuster (7).
4), the output terminal (7) is connected to the first double-speed 2-bit signal as shown in FIG. One-mum conversion red signal R8 is obtained.Ushida, adder (7])
A second double-speed 2-beam converted red signal R3 as shown in the 8-level diagram G is obtained from the addition signal from .

この第22図例の変換回路(25R)を使用した場合も
、通常映像信号受信時には第1及び第2のカンードに、
及びに2からの第1及び第2の電子ビームBmI及び8
m2が、螢光面上において垂直方向にインターレース方
式(通常映像信号)における走査線間隔の7の間隔を保
って走査するようにされる。
Even when using the conversion circuit (25R) in the example shown in Fig. 22, when receiving a normal video signal, the first and second candos
and the first and second electron beams BmI and 8 from 2 and 8
m2 is scanned in the vertical direction on the fluorescent surface while maintaining an interval of 7, which is the scanning line interval in the interlaced system (normal video signal).

まだ、シフト回路輪も動作するようにされ、垂直走査位
置が第26図に示すようにされる。
Still, the shift circuit wheel is also activated and the vertical scan position is as shown in FIG.

この第22図例の変換回路(25R)を使用した場合、
通常信号受信時には、陰極線管(]−R)、(IG)及
び(1B)の夫々の螢光面上に第27図に示すように走
査線が一杉成される。同図において、実線で示すものは
第1の亜づニビームBmIによるものであり、破線で示
−すものは第2の電子ビームBm2によるものであり、
第1フイールド及び第2フイールドの走査線軌跡tニ一
致したものとなる。
When using the conversion circuit (25R) in the example shown in Fig. 22,
During normal signal reception, scanning lines are formed on the fluorescent surfaces of the cathode ray tubes (1-R), (IG) and (1B) as shown in FIG. In the figure, what is shown by a solid line is due to the first electron beam BmI, and what is shown by a broken line is due to the second electron beam Bm2,
The scanning line trajectories t of the first field and the second field coincide.

土だ、第23図において、(7[有]は赤原色信号R(
第28図Aに図示)が供給される入力端子であり、この
赤原色信号Rは倍速変換回路■に供給される。
In Figure 23, (7 [present] is the red primary color signal R (
This red primary color signal R is supplied to the double speed conversion circuit (2).

この倍速変換回路■は上述した倍速変換回路0;!J(
第13図参照)と同様に構成され、その出力側からは倍
速変換信号rB (第28図Bに図示)が得られる。こ
の信号r8は、例えばラインメモリよシ々すTHの遅延
時間を有する遅延線6]ノを介され、この遅#線侶])
よシ信号r9 (第28図Cに図示)が得られる。
This double speed conversion circuit ■ is the double speed conversion circuit 0;! J(
(see FIG. 13), and a double speed conversion signal rB (shown in FIG. 28B) is obtained from its output side. This signal r8 is passed through a delay line 6] which has a delay time of TH, such as that of a line memory, and this delay line 6])
An error signal r9 (shown in FIG. 28C) is obtained.

この信号r、は加算器6つ及び(ト)に供給される。ま
だ、この信号rgは、例えばラインメモリよシなり1H
の遅延時間を有する遅延線(財)を介され、この遅延線
(財)よシ信号rho(第28図りに図示)が得られ、
これが加n器り及び(へ)に供給される。加算器(イ)
がらの加算信号はレベル調整6(ハ)でよレベルとされ
、出力端子■には第28図Fに示すような第1の倍速2
ビ一ム変換赤色信号R1が得られる。また、信号r8は
加算器a■に供給される。この加算器(へ)からの加算
信号は、レベル調整器(ハ)でΣレベルとされ、信号r
11(第28図Eに図示)が得られ、これが加算器−に
供給される。この加算器(へ)の加算信号はレベル調整
器(へ)でΣレベルとされ、出方端子(イ)には第28
図Gに示すような第2の倍速2ビ一ム変換赤色信号R1
が得られる。
This signal r is supplied to six adders and (g). Still, this signal rg is 1H from the line memory, for example.
is passed through a delay line having a delay time of , and a signal rho (shown in Figure 28) is obtained through this delay line.
This is supplied to the controller. Adder (a)
The addition signal from the left is set to a high level by the level adjustment 6 (c), and the output terminal ■ has the first double speed 2 as shown in FIG.
A beam converted red signal R1 is obtained. Further, the signal r8 is supplied to the adder a2. The addition signal from this adder (c) is set to the Σ level by the level adjuster (c), and the signal r
11 (shown in FIG. 28E) is obtained, which is supplied to the adder. The addition signal of this adder (to) is set to Σ level by the level adjuster (to), and the output terminal (a) is connected to the 28th signal.
Second double-speed 2-beam conversion red signal R1 as shown in Figure G
is obtained.

この第23図例の変換回路(25R)を使用した場合、
例えば、コンバーゼンス回路間がらの信号sDH十s。
When using the conversion circuit (25R) of this example in Fig. 23,
For example, the signal sDH1s between the convergence circuits.

H2SDv十S。Vの調整で、通常状像信号受信時には
、第1及び第2のビームBrr+4及び8m2が、螢光
面上において垂直方向にインターレース方式(通常映像
信号)における走査線間隔の−の間隔を保って走査する
ようにされる。そしてこの場合、シフト回路岐の動作は
停止され、第1及び第2の電子ビームBml及びBml
の垂直走査位置は第29図に示すようにされる。
H2SDv10S. By adjusting V, when receiving a normal image signal, the first and second beams Brr+4 and 8m2 maintain a spacing of - of the scanning line spacing in the interlaced method (normal video signal) in the vertical direction on the fluorescent surface. made to scan. And in this case the operation of the shift circuit branch is stopped and the first and second electron beams Bml and Bml
The vertical scanning position of is as shown in FIG.

この第23図例の変換回路(25R) i使用した場合
、通常映像信号受信時には、陰極線管(IR)、(]、
G)及び(IB)の夫々の螢光面上に第30図に示すよ
うに走査線が形成される。同図において、実線で示すも
のは第1の電子ビームBmIによるものであり、破線で
示すものは第2の電子ビームBm2によるものである。
When the conversion circuit (25R) i in the example shown in Fig. 23 is used, when receiving a normal video signal, the cathode ray tube (IR), (],
Scanning lines are formed on each of the fluorescent surfaces of G) and (IB) as shown in FIG. In the figure, what is shown by a solid line is due to the first electron beam BmI, and what is shown by a broken line is due to the second electron beam Bm2.

そして、第1フイールド及び第2フイールドの走査線軌
跡は一致したものとなる。
Then, the scanning line trajectories of the first field and the second field match.

まだ、第24図において、0υは赤原色信号R(第31
図Aに図示)が供給される入力端子であり、この赤原色
信号Rは倍速変換回路Oaに供給されると共に、例えば
フィールドメモリよシなりIVの遅延時間を有する遅延
線0椴を介して倍速変換回路(財)に供給される。倍速
変換回路Oe及び(財)は、夫々上述した倍速変換回路
(32i (第13図参照)と同様に構成される。従っ
て倍速変換回路@及び0Φからは、夫夫倍速変換信号r
1□(第31図Bに図示)及びr13(第31図Cに図
示)が得られる。これら信号rl□及びr13は、切換
スイッチOQの一方及び他方の固定端子に供給される。
Still, in Fig. 24, 0υ is the red primary color signal R (31st
This red primary color signal R is supplied to the double-speed conversion circuit Oa, and is also supplied to the double-speed conversion circuit Oa through a delay line 0 having a delay time of, for example, IV, as compared to the field memory. Supplied to the conversion circuit (goods). The double-speed conversion circuits Oe and 0Φ are each configured similarly to the above-mentioned double-speed conversion circuit (32i (see FIG. 13). Therefore, the double-speed conversion circuits @ and 0Φ output the double-speed conversion signals r
1□ (shown in FIG. 31B) and r13 (shown in FIG. 31C) are obtained. These signals rl□ and r13 are supplied to one and the other fixed terminals of the changeover switch OQ.

この切換スイッチO[有]はTH毎に切換えられ、信号
r12及びr13の夫々より連続する信号の2番目を抜
き取るようにされる。従って、この切換スイッチ(ト)
からは第31図りに示すような信号が得られ、これが第
1の倍速2ビ一ム変換赤色信号R1として壮力端子(ト
)に得られる。
This selector switch O [present] is switched for each TH, so that the second consecutive signal is extracted from each of the signals r12 and r13. Therefore, this selector switch (G)
From this, a signal as shown in Figure 31 is obtained, and this is obtained as the first double-speed 2-beam converted red signal R1 at the power terminal (G).

また、信号r12及びr、13は夫々加算器(イ)に供
給される。そして、その加算信号はレベル調整器に)で
ルベルとされ、出力端子(イ)には、第31図Eに示す
よう彦第2の倍速2ビ一ム変換赤色信号R2が得られる
Further, the signals r12 and r, 13 are each supplied to an adder (a). Then, the added signal is converted to a level by a level adjuster), and a second double-speed 2-beam converted red signal R2 is obtained at the output terminal (A) as shown in FIG. 31E.

この第24図例の変換回路(25R)を使用した場合も
、第23図例を使用した場合と同様に、例えばコンバー
ゼンス回路(6Gからの信月5ton + 5oH1S
Dv+Sovの調整で、通常映像信号受信時には、第1
及び第2の電子ビームBm1及びBrr+4が螢光面上
において垂直方向にインターレース方式(通常映像信号
)における走査線間隔の7の間隔を保って走査するよう
にされる。そしてこの場合もシフト回路−の動作は停止
され、第1及び第2の電子ビームBmI及びBm2の垂
直走査位置は第32図に示すようにされる。
Even when using the conversion circuit (25R) in the example shown in Fig. 24, the convergence circuit (Shingetsu 5ton + 5oH1S from 6G) is similar to the case in which the example shown in Fig. 23 is used.
By adjusting Dv+Sov, when receiving a normal video signal, the first
The second electron beams Bm1 and Brr+4 are caused to scan the fluorescent surface in the vertical direction at an interval of 7, which is the scanning line interval in the interlaced system (normal video signal). In this case as well, the operation of the shift circuit is stopped, and the vertical scanning positions of the first and second electron beams BmI and Bm2 are set as shown in FIG.

この第24図例の変換回路(25R)を使用した場合、
通常映像信号受信時には、陰極線管(IR) 。
When using the conversion circuit (25R) of this example in Fig. 24,
When receiving normal video signals, a cathode ray tube (IR) is used.

(1り及び(IB)の夫々の螢光面上に第33図に示す
ように走査線が形成される。同図において実線で示すも
のは第1の電子ビームBmIによるものであり、破線で
示すものは第2の電子ビームBm2によるものである。
Scanning lines are formed on the fluorescent surfaces of (1 and (IB)) as shown in FIG. What is shown is due to the second electron beam Bm2.

そして、第1フイールド及び第2フイールドの走査線軌
跡は一致したものとなる。
Then, the scanning line trajectories of the first field and the second field match.

以上のように第22図例〜第24図例の変換回路(25
R)を使用した場合でも、第1フイールドと第2フイー
ルドにおける走査線軌跡が一致すると共に、走査線数は
従来のものの略2倍となるので、第11図例の変換回路
(25R)を使用した場合と同様の作様効果を得ること
ができる〇 また上述実施例においては、2ビ一ム変換回路(26R
) 、 (26G)及び(26B)として、第14図例
に示すように構成されたものを用いたものであるが、こ
れの代りに第34図に示すように構成したものを用いる
こともできる。変換回路(26R) 、 (26G)及
び(26B )は同様に構成されるので、以下変換回路
(26R)についてのみ説明する。
As described above, the conversion circuits (25
Even if R) is used, the scanning line trajectories in the first and second fields match and the number of scanning lines is approximately twice that of the conventional one, so the conversion circuit (25R) shown in the example in Figure 11 is used. In addition, in the above embodiment, a 2-beam conversion circuit (26R
), (26G) and (26B) are configured as shown in the example in Figure 14, but instead of this, a configuration as shown in Figure 34 may be used. . Since the conversion circuits (26R), (26G) and (26B) are configured in the same way, only the conversion circuit (26R) will be described below.

同図において、(100)は赤原色信号R(第35図A
に図示)が供給される入力端子である。この端子(10
0)に供給される赤原色信号Rは、例えばラインメモリ
よシなりIHの遅延時間を有する遅延線(101)を介
され、出力端子(102)には第35図Bに示すような
第1の2ビ一ム変換赤色信号R/lが得られる。甘だ、
赤原色信号Rは、例えばフィールドメモリよりなり1v
(1垂直期間)の遅延時間を有する遅延線(103)を
介され、出力端子(104)には第35図Cに示すよう
な第2の2ビ一ム変換赤色信号R,/が得られる。
In the figure, (100) is the red primary color signal R (Fig. 35A
(shown in the figure) is the input terminal to which the input terminal is supplied. This terminal (10
The red primary color signal R supplied to the red primary color signal R is, for example, passed through a delay line (101) having a delay time of IH, which is similar to that of a line memory, and the red primary color signal R supplied to the output terminal (102) has a first A two-beam converted red signal R/l is obtained. It's sweet.
The red primary color signal R is, for example, from a field memory and has a voltage of 1V.
(1 vertical period), and a second 2-beam converted red signal R,/ as shown in FIG. 35C is obtained at the output terminal (104). .

この第34図例の変換回路(2’6R) i使用した場
合も、高品位映像信号受信時には第1及び第2の電子ビ
ームBm1及びBm2が螢光面上において垂直方向にイ
ンターレース方式(高品位映像信号)における走査線間
隔の1の間隔を保って走査するようにされる。
Even when the conversion circuit (2'6R) i in the example shown in Fig. 34 is used, the first and second electron beams Bm1 and Bm2 are vertically interlaced (high-definition) on the fluorescent surface when receiving high-definition video signals. Scanning is performed while maintaining an interval of 1 of the scanning line interval in the video signal).

この第34図例の変換回路(イ)を使用した場合、高品
位映像信号受信時には、陰極線管(IR) ’+ (I
G)及び(IB)の夫々の螢光面上に第36図に示すよ
うに走査線が形成される。同図において、実線で示すも
のは第1の電子ビームBmlによるものであり、破線で
示すものは第2の電子ビームBm2によるものであり、
第1フイールド及び第2フイールドの走査線軌跡は一致
したものとなる。従って、この第34図例の変換回路(
26R)を使用した場合でも、第14図例の変換回路(
26R)を使用したときと同様の作様効果を得ることが
できる。
When using the conversion circuit (A) of the example in Fig. 34, when receiving a high-quality video signal, the cathode ray tube (IR) '+ (I
Scanning lines are formed on each of the fluorescent surfaces of G) and (IB) as shown in FIG. In the figure, what is shown by a solid line is due to the first electron beam Bml, what is shown by a broken line is due to the second electron beam Bm2,
The scanning line trajectories of the first field and the second field match. Therefore, the conversion circuit of the example in FIG. 34 (
26R), the conversion circuit shown in the example in Figure 14 (
26R) can be obtained.

発明の効果 以上述べた本発明によれば、第1フイールドの走査線軌
跡と第2フイールドの走査線軌跡とが一致するようにさ
れるのでラインフリッカが目立つことがない。また、第
1及び第2フイールドの走査森数は、従来のものに比べ
略2倍とされるので、きめの細かな画像を得ることがで
きる。
Effects of the Invention According to the present invention described above, the scanning line locus of the first field and the scanning line locus of the second field are made to match, so line flicker is not noticeable. Furthermore, since the number of scanning fields in the first and second fields is approximately twice that of the conventional one, it is possible to obtain fine-grained images.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す構成図、第2〜第10
図に夫々第1図例の陰極線管の説明のための図、第11
図は倍速2ビ一ム変換回路の一例を示す構成図、第12
図はその説明のための図、第13図は倍速変換回路の一
例を示す構成図、第14図は2ビ一ム変換回路の一例を
示す構成図、第15(2]ばその説明のための図、第1
6図は第11図例使用時の電子ビームBml及びSm2
の垂直走査位置を示す図、第17図は第11図例使用時
に形成される走査線を示す図、第18図及び第19図は
夫々従来例において形成される走査線を示す図、第20
図は第14図例使用時に形成される走査線を示す図、第
21図は従来例において形成される走査線を示す図、第
22図〜第24図は夫々倍速2ビ一ム変換回路の他の例
を示す構成図、第25図、第28図及び第31図は夫々
第22図例、第23図例及び第24図例の説明のための
図、第26図、第29図及び第32図は夫々第22図例
、第23図例及び第24図例使用時の電子ビームBml
及び8m2の垂直走査位置を示す図、第27図、第30
図及び第33図は夫々第22図例、第23図例及び第2
4図例使用時に形成される走査線を示す図、第34図は
2ビ一ム変換回路の他の例を示す構成図、第35図はそ
の説明のための図、第36図は第34図例使用時に形成
される走査線を示す図である。 (IR) (IG)及び(IB)は夫々陰極線管、(イ
)はマトリクス回路、(25R) (25G)及び(2
5B)は夫々倍速2ビ一ム変換回路、(へ)はコンバー
ゼンス回路、K1及びに2は夫々第1及び第2のカンー
ド、Bml及びBrn 2は夫々第1及び第2の電子ビ
ームである。 代  理  人     伊  藤     貞 ■コ
゛び。 同        松  隈  秀  盛   ′−1
゛1: 第2図 第3図 810図 第4図   第5図 算 第6図   第7図 第8図 第9図 第20図 第21図
Figure 1 is a configuration diagram showing one embodiment of the present invention, Figures 2 to 10
Figures 1 and 11 are diagrams for explaining the cathode ray tube of the example shown in Figure 1 and 11, respectively.
The figure is a block diagram showing an example of a double-speed 2-beam conversion circuit.
13 is a block diagram showing an example of a double speed conversion circuit, FIG. 14 is a block diagram showing an example of a 2-beam conversion circuit, and 15 (2) is for explanation. Figure 1
Figure 6 shows the electron beam Bml and Sm2 when using the example in Figure 11.
17 is a diagram showing the scanning lines formed when using the example of FIG. 11, FIGS. 18 and 19 are diagrams showing the scanning lines formed in the conventional example, and FIG.
The figure shows scanning lines formed when using the example shown in Fig. 14, Fig. 21 shows scanning lines formed in the conventional example, and Figs. 25, 28, and 31 are diagrams for explaining the examples in FIGS. 22, 23, and 24, respectively, and FIGS. 26, 29, and Figure 32 shows the electron beam Bml when using the example in Figure 22, the example in Figure 23, and the example in Figure 24, respectively.
and Figures 27 and 30 showing the vertical scanning position of 8m2.
Figures 22 and 33 are examples of Figures 22, 23, and 2, respectively.
4 is a diagram showing scanning lines formed when the example is used, FIG. 34 is a configuration diagram showing another example of the 2-beam conversion circuit, FIG. 35 is a diagram for explaining the same, and FIG. FIG. 6 is a diagram illustrating scan lines formed when using the illustrated example. (IR) (IG) and (IB) are cathode ray tubes, (A) is a matrix circuit, (25R) (25G) and (2
5B) are double-speed two-beam conversion circuits, (B) are convergence circuits, K1 and 2 are first and second candos, respectively, and Bml and Brn2 are first and second electron beams, respectively. Agent Sada Ito ■Copy. Same Hidemori Matsukuma'-1
1: Figure 2 Figure 3 810 Figure 4 Figure 5 Calculation Figure 6 Figure 7 Figure 8 Figure 9 Figure 20 Figure 21

Claims (1)

【特許請求の範囲】 1、 入力インターレース信号を倍速変換して水平周波
数が2倍のノンインターレース信号を得、このノンイン
ターレース信号より第1及び第2の信号を形成し、この
第1及び第2の信号で駆動される2つのカソードからの
電子ビームが、補正用磁界又は補正用電界により、螢光
面上において垂直方向に所定間隔だけ離れた位置を保っ
て同時に走査するようにしたことを特徴とするテレビジ
ョン受像機。 2、上記所定間隔を、入力インターレース信号の隣り合
う水平期間信号の走査線間隔の汐の間隔とすることを特
徴とする特許請求の範囲第1項に記載されたテレビジョ
ン受像機。 3、上記所定間隔を、入力インターレース信号の隣り合
う水平期間信号の走査線間隔の偽の間隔とすることを特
徴とする特許請求の範囲第1項に記載されたテレビジョ
ン受像機。
[Claims] 1. Double-speed converting the input interlaced signal to obtain a non-interlaced signal with twice the horizontal frequency, form first and second signals from this non-interlaced signal, and form first and second signals from the non-interlaced signal. The electron beams from the two cathodes driven by the signal are simultaneously scanned on the fluorescent surface while maintaining positions vertically separated by a predetermined distance by a correction magnetic field or a correction electric field. television receiver. 2. The television receiver according to claim 1, wherein the predetermined interval is equal to the interval between scanning lines of adjacent horizontal period signals of the input interlaced signal. 3. The television receiver according to claim 1, wherein the predetermined interval is a false interval between scanning lines of adjacent horizontal period signals of the input interlaced signal.
JP58075209A 1983-04-28 1983-04-28 Television receiver Pending JPS59201583A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58075209A JPS59201583A (en) 1983-04-28 1983-04-28 Television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58075209A JPS59201583A (en) 1983-04-28 1983-04-28 Television receiver

Publications (1)

Publication Number Publication Date
JPS59201583A true JPS59201583A (en) 1984-11-15

Family

ID=13569573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58075209A Pending JPS59201583A (en) 1983-04-28 1983-04-28 Television receiver

Country Status (1)

Country Link
JP (1) JPS59201583A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142884A (en) * 1984-12-17 1986-06-30 Hitachi Ltd Inter-frame decoder
JPS61172188A (en) * 1985-01-25 1986-08-02 松下電器産業株式会社 Image display circuit
FR2605476A1 (en) * 1986-07-03 1988-04-22 Rca Corp FRAME DISTORTION CORRECTION CIRCUIT

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54138325A (en) * 1978-04-19 1979-10-26 Nippon Hoso Kyokai <Nhk> Display system of picture signal
JPS55147881A (en) * 1979-05-07 1980-11-18 Matsushita Electric Ind Co Ltd Television receiver
JPS5854783A (en) * 1981-09-28 1983-03-31 Matsushita Electric Ind Co Ltd Television receiver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54138325A (en) * 1978-04-19 1979-10-26 Nippon Hoso Kyokai <Nhk> Display system of picture signal
JPS55147881A (en) * 1979-05-07 1980-11-18 Matsushita Electric Ind Co Ltd Television receiver
JPS5854783A (en) * 1981-09-28 1983-03-31 Matsushita Electric Ind Co Ltd Television receiver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142884A (en) * 1984-12-17 1986-06-30 Hitachi Ltd Inter-frame decoder
JPS61172188A (en) * 1985-01-25 1986-08-02 松下電器産業株式会社 Image display circuit
FR2605476A1 (en) * 1986-07-03 1988-04-22 Rca Corp FRAME DISTORTION CORRECTION CIRCUIT

Similar Documents

Publication Publication Date Title
JPH10191191A (en) Video display device
AU625935B2 (en) Picture display device using scan direction transposition
US4668977A (en) Multi-beam projector with dual-beam cathode ray tubes
US5001562A (en) Scanning line converting system for displaying a high definition television system video signal on a TV receiver
JPS59201583A (en) Television receiver
US4954901A (en) Television receiver with two electron beams simultaneously scanning along respective verticaly spaced apart lines
JPS6039984A (en) Television receiver
US5523789A (en) High definition television monitor for displaying video images reproduced from normal standard video signals
JPH0430792B2 (en)
JP2542592B2 (en) Color picture tube device
JPH0430236B2 (en)
JPH0430237B2 (en)
JP2697012B2 (en) Television receiver
US5621276A (en) Cathode ray tube
JPH06225269A (en) Television set
JP3358302B2 (en) Projection television receiver
JPS59161191A (en) Television set
JPS6018083A (en) Television receiver
JPH04253490A (en) Color television receiver
JP2002270112A (en) Electron gun, cathode-ray tube and projector
KR20040028759A (en) Registration adjuser and registration adjusting method
JPH03113977A (en) Television receiver
CN1319386C (en) CRT projection display apparatus and color correction method thereof
JPS6010982A (en) Deflection correcting device of television receiver
JP2002330446A (en) Deflection yoke and projector