JPS5920112B2 - レ−ト効果測定装置 - Google Patents
レ−ト効果測定装置Info
- Publication number
- JPS5920112B2 JPS5920112B2 JP4034080A JP4034080A JPS5920112B2 JP S5920112 B2 JPS5920112 B2 JP S5920112B2 JP 4034080 A JP4034080 A JP 4034080A JP 4034080 A JP4034080 A JP 4034080A JP S5920112 B2 JPS5920112 B2 JP S5920112B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- thyristor
- measuring device
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/263—Circuits therefor for testing thyristors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
本発明は、サイリスタ等の半導体素子のレート効果を精
度よく、かつ効率的に測定するためのレート効果測定装
置に関する。
度よく、かつ効率的に測定するためのレート効果測定装
置に関する。
第１図にサイリスタの層構成を示す。
図において、１はゲーに端子、２はカソード端子、３は
アノード端子、４はサイリスタ、５はゲート・カソード
間抵抗である。第１図のアノード３とカソード２間に第
２図のような一定傾斜の電圧ＶＡＫ（以下ランプ関数と
いう）を加えると、たとえゲートに流れ込む外部ゲート
電流が存在しなくとも、ゲート端子１には第２図の電圧
ＶＧが表われる。この電圧ＶＧがＰｎ接合の活性電圧Ｖ
ｂｅ（ほぼ０．７Ｖ）を越えるとサイリスタは点弧する
。これはレート（ｒａｔｅ）効果と呼ばれる。そして、
ランプ関数の傾斜を徐々に大きくしていつたときのサイ
リスタ点弧時の電圧ＶＡＫの単位時間当クの電圧変化ｄ
Ｖ／ｄｔをもつてレート効果の目安としており、通常こ
の値をｄＶ／ｄｔ耐電あるいは、順方向臨界電圧上昇率
と呼んでいる。ＶＡＫの傾斜を一定とした場合、このｄ
Ｖ／ｄｔ耐電とＶＡＫの到達電圧（アノード・カソード
間への印加電圧）ＶＭとの間には、一般に第３図で示さ
れる関係があることが知られている。
アノード端子、４はサイリスタ、５はゲート・カソード
間抵抗である。第１図のアノード３とカソード２間に第
２図のような一定傾斜の電圧ＶＡＫ（以下ランプ関数と
いう）を加えると、たとえゲートに流れ込む外部ゲート
電流が存在しなくとも、ゲート端子１には第２図の電圧
ＶＧが表われる。この電圧ＶＧがＰｎ接合の活性電圧Ｖ
ｂｅ（ほぼ０．７Ｖ）を越えるとサイリスタは点弧する
。これはレート（ｒａｔｅ）効果と呼ばれる。そして、
ランプ関数の傾斜を徐々に大きくしていつたときのサイ
リスタ点弧時の電圧ＶＡＫの単位時間当クの電圧変化ｄ
Ｖ／ｄｔをもつてレート効果の目安としており、通常こ
の値をｄＶ／ｄｔ耐電あるいは、順方向臨界電圧上昇率
と呼んでいる。ＶＡＫの傾斜を一定とした場合、このｄ
Ｖ／ｄｔ耐電とＶＡＫの到達電圧（アノード・カソード
間への印加電圧）ＶＭとの間には、一般に第３図で示さ
れる関係があることが知られている。
すなわち印加電圧ＶＭか低ければランプ関数の傾斜を急
峻としてもサイリスタは点弧しにくい。反対に、印加電
圧１〜が高ければ、ランプ関数の傾斜がさほど急峻でな
〈てもサイリスタは点弧する。第４図はサイリスタのｄ
Ｖ／ｄｔ耐量測足の一方法をブロック図で示したもので
ある。
峻としてもサイリスタは点弧しにくい。反対に、印加電
圧１〜が高ければ、ランプ関数の傾斜がさほど急峻でな
〈てもサイリスタは点弧する。第４図はサイリスタのｄ
Ｖ／ｄｔ耐量測足の一方法をブロック図で示したもので
ある。
図において、サイリスタＩＴのアノード・カソード間に
印加される、ランプ関数発生器１５からの繰返し電圧Ｖ
に同期して、点弧回路１６より発生してゲートに加え
られる点弧パルスは、ＶＡＫの繰返しが速い場合におき
る残留電荷の影響を除くためのものである。また点弧回
路１６はゲートよりの信号が点弧回路に侵入することを
阻止する機能を有している。第５図は第４図の測定法の
電圧波形を示すもので、時刻ｔｌにおいて、ランプ電圧
発生器１５の出力電圧が上昇し始める。
印加される、ランプ関数発生器１５からの繰返し電圧Ｖ
に同期して、点弧回路１６より発生してゲートに加え
られる点弧パルスは、ＶＡＫの繰返しが速い場合におき
る残留電荷の影響を除くためのものである。また点弧回
路１６はゲートよりの信号が点弧回路に侵入することを
阻止する機能を有している。第５図は第４図の測定法の
電圧波形を示すもので、時刻ｔｌにおいて、ランプ電圧
発生器１５の出力電圧が上昇し始める。
これに伴い、ゲート端子Ｇには第２図に関連して述べた
ような電圧ＶＧが発生する。もし電圧ＶＡＫの傾斜（単
位時間当クの電圧変化ＤＶＡＫ／Ｄｔ）がサイリスタ１
７のＤＶ／Ｄｔ耐量よジ小さければ、この電圧Ｖ。はＶ
ｂ８に至らず時刻Ｔ３からゆるやかに減衰しサイリスタ
は点弧しない。また、電圧戸の傾斜がサイリスタ１７の ＤＶ／Ｄｔ耐量よジ犬きければ、ＶＯはＶｂ８を越え、
サイリスタは時刻Ｔ２において点弧する。
ような電圧ＶＧが発生する。もし電圧ＶＡＫの傾斜（単
位時間当クの電圧変化ＤＶＡＫ／Ｄｔ）がサイリスタ１
７のＤＶ／Ｄｔ耐量よジ小さければ、この電圧Ｖ。はＶ
ｂ８に至らず時刻Ｔ３からゆるやかに減衰しサイリスタ
は点弧しない。また、電圧戸の傾斜がサイリスタ１７の ＤＶ／Ｄｔ耐量よジ犬きければ、ＶＯはＶｂ８を越え、
サイリスタは時刻Ｔ２において点弧する。
これに伴つて電圧Ｖ。は波線のごとく跳躍する。本方法
ではこの点をシンクロスコープ１４などによつて検知す
ることによりＤＶ／Ｄｔ耐量を求めている。前記した点
弧回路１６から発生され、Ｖｂｅより十分大きい電圧値
をもつ点弧パルスが、時刻Ｔ４に訃いてゲートに加えら
れ、サイリスタ１７を点弧する。
ではこの点をシンクロスコープ１４などによつて検知す
ることによりＤＶ／Ｄｔ耐量を求めている。前記した点
弧回路１６から発生され、Ｖｂｅより十分大きい電圧値
をもつ点弧パルスが、時刻Ｔ４に訃いてゲートに加えら
れ、サイリスタ１７を点弧する。
これにより残留電荷の影響を除いている。第６図は前記
した測定法を基本として、多数（ｎ）個のサイリスタ１
７１〜１７ｎｆ）ＤＶ／Ｄｔ耐量をスイツチ１８を切換
えることによ楓時系列的に測定評価する装置の一例を示
すプロツク図である。すなわち、サイリスタ１７１を測
定し終えると、スイツチ１８は接点２に切換えられ、サ
イリスタ１７２を測定する。このようにスイツチ１８の
切換えにより、サイリスタは順次測定されていく。とこ
ろで、ＤＶ／Ｄｔ耐量を測定するために加えられる反復
傾斜電圧の電圧値は少なくとも１００Ｖ以上を要するた
め、ここに使用されるスイツチ１８は水銀リレー等の電
磁スイツチでなければならない。
した測定法を基本として、多数（ｎ）個のサイリスタ１
７１〜１７ｎｆ）ＤＶ／Ｄｔ耐量をスイツチ１８を切換
えることによ楓時系列的に測定評価する装置の一例を示
すプロツク図である。すなわち、サイリスタ１７１を測
定し終えると、スイツチ１８は接点２に切換えられ、サ
イリスタ１７２を測定する。このようにスイツチ１８の
切換えにより、サイリスタは順次測定されていく。とこ
ろで、ＤＶ／Ｄｔ耐量を測定するために加えられる反復
傾斜電圧の電圧値は少なくとも１００Ｖ以上を要するた
め、ここに使用されるスイツチ１８は水銀リレー等の電
磁スイツチでなければならない。
しかし、一般に電磁スイツチは、コイルに電力を印加し
てから接点が閉じるまでの時間、いわゆる動作時間が第
７図に示すように１〜６ｍｓと長く、コイル印加電力に
よつても異なる。
てから接点が閉じるまでの時間、いわゆる動作時間が第
７図に示すように１〜６ｍｓと長く、コイル印加電力に
よつても異なる。
また、同一品種においても動作時間のばらつきが大きい
。しかも、接点が閉じる時間は短いので、ＶＡＫが立土
つた後にスイツチ１８が閉じられると、その時のＤＶ／
Ｄｔが高くなるという特性をもつている。このため、繰
り返しの速い反復傾斜電圧ＶＡＫとの同期をとることが
困難であり、ＶＡＫの電圧値の低いときにスイツチが投
入された場合は、第３図に関して前述したようにサイリ
スタは点弧しないが、ＶＡＫの電圧値の高いときにスイ
ツチが投人さ一れた場合はサイリスタは誤点弧する。す
なわち、第８図に示す範囲１では誤動作しないが、範囲
２では誤動作することになる。このような誤動作は、測
定器として絶対に避けなければならないものであり、こ
れを防止するために、スイツチが完全に動作した後にＶ
ＡＫを印加し、ＶＡＫの反復周期を長くする方法が考え
られる。
。しかも、接点が閉じる時間は短いので、ＶＡＫが立土
つた後にスイツチ１８が閉じられると、その時のＤＶ／
Ｄｔが高くなるという特性をもつている。このため、繰
り返しの速い反復傾斜電圧ＶＡＫとの同期をとることが
困難であり、ＶＡＫの電圧値の低いときにスイツチが投
入された場合は、第３図に関して前述したようにサイリ
スタは点弧しないが、ＶＡＫの電圧値の高いときにスイ
ツチが投人さ一れた場合はサイリスタは誤点弧する。す
なわち、第８図に示す範囲１では誤動作しないが、範囲
２では誤動作することになる。このような誤動作は、測
定器として絶対に避けなければならないものであり、こ
れを防止するために、スイツチが完全に動作した後にＶ
ＡＫを印加し、ＶＡＫの反復周期を長くする方法が考え
られる。
しかしながら、前記反復周期を長くすることは、測定時
間の増大をうながすこととなジ、特に自動測定などにお
いては支障をきたす。本発明は、上記のように多数個の
サイリスタのＤＶ／Ｄｔ耐量をスイツチを切換えて、順
次測定するように構成したことｖてよつて生じた問題を
解決するために開発されたものであリ、簡単な回路構成
を本来の測定回路に加えるたけで誤動作を防止し、正確
なＤＶ／Ｄｔ耐量の測定評価を可能にしようとするもの
である。
間の増大をうながすこととなジ、特に自動測定などにお
いては支障をきたす。本発明は、上記のように多数個の
サイリスタのＤＶ／Ｄｔ耐量をスイツチを切換えて、順
次測定するように構成したことｖてよつて生じた問題を
解決するために開発されたものであリ、簡単な回路構成
を本来の測定回路に加えるたけで誤動作を防止し、正確
なＤＶ／Ｄｔ耐量の測定評価を可能にしようとするもの
である。
本発明の目的は、前記した従来技術の欠点をなくし、多
数個のサイリスタのＤＶ／Ｄｔ耐量を迅速、かつ正確に
求めることができるサイリスタのレート効果測定装置を
提供することにある。
数個のサイリスタのＤＶ／Ｄｔ耐量を迅速、かつ正確に
求めることができるサイリスタのレート効果測定装置を
提供することにある。
本発明は被測定サイリスタ群を次々と切換えていくスイ
ツチの動作速度が遅く、そのばらつきが大きいことから
、サイリスタのアノード・カソード間に加わる反復傾斜
電圧との同期をとることか困難であることに起因する装
置の誤動作を防止する手段として、反復傾斜電圧ＶＡＫ
の到達電圧値ＶＭをほぼ零電位から時間の経過とともに
徐々に増加させ、誤動作の起こらない低電位に｝いて切
換スイツチを動作させるようにしたものである。第９図
は本発明の一実施例の概念をプロツク図で示したもので
、ランプ関数発生器１５からの出力は、切換スイツチ１
８を介して被測定サイリスタ１７１，１７２，・・・・
・・１７ｍに接続される。また切換スイツチ１８はラン
プ関数発生器の電源２０を０Ｎ，０ＦＦするためのスイ
ツチ１９と連動するよう接続されている。さらに電源２
０は、その到達電圧値が規定の出力電圧になるまでは、
ゆつくり立上るように設計されている。第１０図にはこ
の回路の動作を示す。
ツチの動作速度が遅く、そのばらつきが大きいことから
、サイリスタのアノード・カソード間に加わる反復傾斜
電圧との同期をとることか困難であることに起因する装
置の誤動作を防止する手段として、反復傾斜電圧ＶＡＫ
の到達電圧値ＶＭをほぼ零電位から時間の経過とともに
徐々に増加させ、誤動作の起こらない低電位に｝いて切
換スイツチを動作させるようにしたものである。第９図
は本発明の一実施例の概念をプロツク図で示したもので
、ランプ関数発生器１５からの出力は、切換スイツチ１
８を介して被測定サイリスタ１７１，１７２，・・・・
・・１７ｍに接続される。また切換スイツチ１８はラン
プ関数発生器の電源２０を０Ｎ，０ＦＦするためのスイ
ツチ１９と連動するよう接続されている。さらに電源２
０は、その到達電圧値が規定の出力電圧になるまでは、
ゆつくり立上るように設計されている。第１０図にはこ
の回路の動作を示す。
いま切換スイツチ１８が接点１にあつてサイリスタ１７
１を測定し終えた後、時刻Ｔ２で接点２への切換入力が
印加されたとする。スイツチ１８の動作時間がＡで示さ
れている。これと同時にスイツチ１９も投人され、スイ
ツチ１９の動作時間Ｂが経過した後、電源２０の出力は
ゆつくり立上る。ランプ関数発生器１５からの、所定の
初期反復傾斜をもつた電圧出力は、これに従つて、図の
ごとくその到達電圧値が徐々に高くなるように立上る。
スイツチ１８と１９に同程度の動作時間を有するものを
使用して｝けば、スイツチ１８の接点がサイリスタ１７
２へ切替る時期とスイツチ１９によつて傾斜電圧が発生
しはじめる時期のずれは、スイツチの動作時間に仮りに
ばらつきがあつたとしても、第８図に示した範囲１内に
あり、被測定サイリスタの誤点弧は起こらない。スイツ
チ１９は単安定回路などで一定時間（ＤＶ／Ｄｔ耐量の
測定に要する時間）の後Ｔ３で開放される。第１１図に
本発明の具体的な実施例の要部回路を示す。ランプ関数
発生器１５への電源はここでは負電源となつているが、
これは本発明の必須要件となるものではない。破線で囲
まれた回路以外は、周知の電源回路で、トランス２１に
よつて昇圧された交流はダイオード２２とコンデンサ２
３によつて整流，平滑され、電力スイツチングトランジ
スタ２４のコレクタとエミツタ間に抵抗を介して加えら
れる。ベースと接地間に接続された定電圧ダイオード２
５によつてベース電位を一定とされているトランジスタ
２４は、その出力を安定化する。以上に図示説明した電
源回路のトランジスタ２４のベース・接地間に、破線で
囲まれたように、コンデンサ２６とスイツチ１９の並列
回路を接続した点が本実施例の特徴である。
１を測定し終えた後、時刻Ｔ２で接点２への切換入力が
印加されたとする。スイツチ１８の動作時間がＡで示さ
れている。これと同時にスイツチ１９も投人され、スイ
ツチ１９の動作時間Ｂが経過した後、電源２０の出力は
ゆつくり立上る。ランプ関数発生器１５からの、所定の
初期反復傾斜をもつた電圧出力は、これに従つて、図の
ごとくその到達電圧値が徐々に高くなるように立上る。
スイツチ１８と１９に同程度の動作時間を有するものを
使用して｝けば、スイツチ１８の接点がサイリスタ１７
２へ切替る時期とスイツチ１９によつて傾斜電圧が発生
しはじめる時期のずれは、スイツチの動作時間に仮りに
ばらつきがあつたとしても、第８図に示した範囲１内に
あり、被測定サイリスタの誤点弧は起こらない。スイツ
チ１９は単安定回路などで一定時間（ＤＶ／Ｄｔ耐量の
測定に要する時間）の後Ｔ３で開放される。第１１図に
本発明の具体的な実施例の要部回路を示す。ランプ関数
発生器１５への電源はここでは負電源となつているが、
これは本発明の必須要件となるものではない。破線で囲
まれた回路以外は、周知の電源回路で、トランス２１に
よつて昇圧された交流はダイオード２２とコンデンサ２
３によつて整流，平滑され、電力スイツチングトランジ
スタ２４のコレクタとエミツタ間に抵抗を介して加えら
れる。ベースと接地間に接続された定電圧ダイオード２
５によつてベース電位を一定とされているトランジスタ
２４は、その出力を安定化する。以上に図示説明した電
源回路のトランジスタ２４のベース・接地間に、破線で
囲まれたように、コンデンサ２６とスイツチ１９の並列
回路を接続した点が本実施例の特徴である。
いまスイツチ１９が閉じているとすれば、トランジスタ
２４のベース電位は接地電位となり、トランジスタ２４
はオフとなり、出力は零となる。
２４のベース電位は接地電位となり、トランジスタ２４
はオフとなり、出力は零となる。
次にスイツチ１９が、第９図に示した切換スイツチ１８
の切替えに伴つて開放された場合、トランジスタ２４の
ベース電圧はコンデンサ２６と抵抗２７の時定数をもつ
て、ツエナ一電圧まで徐々に上昇する。これに従つてト
ランジスタ２４の出力も徐々に上昇してゆくので、ラン
プ関数発生器１５の出力は第１０図に示したように変化
する。なお、ここでのスイツチ１９の動作は第９図の説
明とは逆であるが、これも本質的な要因ではない。以上
の説明のように、本発明の測定装置によれば、多数個の
サイリスタを電磁スイツチ等を用いて測定する場合に｝
いても、従来通りの繰ジ返しパルスを用いて誤動作する
ことなく、しかも迅速にＤＶ／Ｄｔ耐量を測定できる。
の切替えに伴つて開放された場合、トランジスタ２４の
ベース電圧はコンデンサ２６と抵抗２７の時定数をもつ
て、ツエナ一電圧まで徐々に上昇する。これに従つてト
ランジスタ２４の出力も徐々に上昇してゆくので、ラン
プ関数発生器１５の出力は第１０図に示したように変化
する。なお、ここでのスイツチ１９の動作は第９図の説
明とは逆であるが、これも本質的な要因ではない。以上
の説明のように、本発明の測定装置によれば、多数個の
サイリスタを電磁スイツチ等を用いて測定する場合に｝
いても、従来通りの繰ジ返しパルスを用いて誤動作する
ことなく、しかも迅速にＤＶ／Ｄｔ耐量を測定できる。
第１図はサイリスタの層構成を示す説明図、第２図はレ
ート効果の説明図、第３図は印加電圧とＤＶ／Ｄｔ耐量
との関係の説明図、第４図はＤＶ／Ｄｔ耐量の測定法の
説明図、第５図は第４図の電圧波形図、第６図は従来例
の説明図、第７図，第８図は従来の回路動作の説明図、
第９図は本発明の−実施例のプロツク図、第１０図は本
発明の動作波形図、第１１図は本発明の要部の回路例図
である。 １５・・・・・・ランプ関数発生器、１６・・・・・・
点弧回路、１８・・・・・・切換スイツチ、１９・・・
・・・電源スイツチ、２０・・・・・・電源回路。
ート効果の説明図、第３図は印加電圧とＤＶ／Ｄｔ耐量
との関係の説明図、第４図はＤＶ／Ｄｔ耐量の測定法の
説明図、第５図は第４図の電圧波形図、第６図は従来例
の説明図、第７図，第８図は従来の回路動作の説明図、
第９図は本発明の−実施例のプロツク図、第１０図は本
発明の動作波形図、第１１図は本発明の要部の回路例図
である。 １５・・・・・・ランプ関数発生器、１６・・・・・・
点弧回路、１８・・・・・・切換スイツチ、１９・・・
・・・電源スイツチ、２０・・・・・・電源回路。
Claims (1)
- １ 複数の半導体素子のそれぞれの陽・陰極間に、任意
に選択されたｄｖ／ｄｔ値を有する反復電圧であつて反
復する個々の到達電圧値が時間の経過に従つて増大する
電圧をそれぞれの半導体素子について順次印加する手段
と、上記印加電圧のみに基づく上記半導体素子の点弧を
検知する手段とを有することを特徴とするレート効果測
定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034080A JPS5920112B2 (ja) | 1980-03-31 | 1980-03-31 | レ−ト効果測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034080A JPS5920112B2 (ja) | 1980-03-31 | 1980-03-31 | レ−ト効果測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56137258A JPS56137258A (en) | 1981-10-27 |
| JPS5920112B2 true JPS5920112B2 (ja) | 1984-05-10 |
Family
ID=12577894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034080A Expired JPS5920112B2 (ja) | 1980-03-31 | 1980-03-31 | レ−ト効果測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920112B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60235023A (ja) * | 1984-05-07 | 1985-11-21 | Honda Motor Co Ltd | 残燃料表示システム |
| JPH0362206B2 (ja) * | 1985-05-13 | 1991-09-25 | Tominaga Oil Pump |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100759A (ja) * | 1981-12-11 | 1983-06-15 | Hitachi Ltd | 半導体スイツチの雑音耐量測定方法及び装置 |
-
1980
- 1980-03-31 JP JP4034080A patent/JPS5920112B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60235023A (ja) * | 1984-05-07 | 1985-11-21 | Honda Motor Co Ltd | 残燃料表示システム |
| JPH0362206B2 (ja) * | 1985-05-13 | 1991-09-25 | Tominaga Oil Pump |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56137258A (en) | 1981-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940015737A (ko) | 전류제한 솔레노이드 드라이버 | |
| US4216413A (en) | System for sequentially operating flash lamps in repeated sequences | |
| US4011463A (en) | High voltage pulse generator | |
| US3390354A (en) | Analog voltage to time duration converter | |
| US4555608A (en) | Inverter device for induction heating | |
| US4342076A (en) | Transistor turn off current sensing circuit | |
| US3440517A (en) | Circuit employing silicon controlled rectifiers for regulating the rms value of an a.c. signal across a load | |
| US3875367A (en) | AC power source voltage regulator including outward voltage slope control | |
| JPS5920112B2 (ja) | レ−ト効果測定装置 | |
| US4223236A (en) | Gate controlling apparatus for a thyristor valve | |
| US4152607A (en) | Soft switch with rapid recovery circuit | |
| US3521084A (en) | Phase discriminator | |
| US3395334A (en) | Condition responsive power control circuit including a passive element charging circuit | |
| US3862439A (en) | Zero crossover switching circuit | |
| US4158224A (en) | Inverter apparatus | |
| US4357645A (en) | System for detecting faulty SCR's | |
| US6173242B1 (en) | Circuit for simulating a break-over component | |
| US3577011A (en) | Test circuit | |
| JPS6248222A (ja) | パルス発生回路のサイリスタを保護する方法および装置 | |
| US3405352A (en) | Square wave switching circuit having sharp turn-on and turn-off characteristics | |
| KR920003600A (ko) | 저온에서의 저속충전모드를 가지는 급속충전기 | |
| US3508074A (en) | Frequency dependent gating circuit arrangement | |
| SU426182A1 (ru) | Устройство для определения состава газовойсмеси | |
| SU1022252A1 (ru) | Реле времени | |
| SU483632A1 (ru) | Устройство дл измерени пр мого и обратного токов мощных вентилей |