JPS59195393A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明はセラミック等の多層基板上にメモリ及び周辺回
路等を搭載したメ王リポート又はメモリパッケージのよ
うなメモリ装置に関する。

［発明の技術的背伊とイの問題点」 従来、メモリ装置を基本語長く例えば１バイト＝８ビツ
ト）と倍語長（１バイ１〜−１６ビツ］−）とに用いる
２種の要求があった場合、それぞれ基本語長用と倍語長
用のメモリ装置を製造してその要求に応えていた。

しかしながら、これではベースとなる基板を２種用意す
る必要があり、設泪、製造共に２倍の労力を要し、かつ
歩留りも低Ｆ　する動点があった。

−万、メ１す）冒ｍ（に１凸載Ｊるメモり容１１１が大
官Ｌｊ１になると不良の出る可能性が高くなり、不良メ
モリの交換に大さな労力を必要どしていた。

「発明０月」的１ 本発明は上記の従来の欠点を解決りるためになされたも
ので、その第１の目的は、基本語長と倍ｌｉ！′ｉ長ど
の両方に使用Ｃ″さるような語長変換切換え手段を有す
るメモリ装置を提供することにある。

また本発明の第２の目的は、不良メモリを容易に救済す
ることができ（”、製品の歩留りを向上することのでさ
るメモリ装置４を提供りることにある。

［発明の概要］ すな４つら本ブ〉明は、基本ｇｉ！　ｌ鴫Ｎに対応する
Ｎ個もしくはそれ以［のメモリから成るメモリブロック
を偶数１尚え、全メモリソ１１ツクを通じＣ対応する各
メモリに共通に読み出しラインｅ　にび古き込みライン
が接続されＣいるものにおいて、前記任意のメモリブ［
１ツクを選択し前記読み出しラインおよび？’Ａさ°込
みラインを用いてそれぞれ読み出し処理および吉ぎ込み
処理を行なう基本Ｏｎ長接続力式と、全メモリブロック
を２個の群に分割しかつこの２個の群間で読み出しライ
ンおＪζび書き込みラインを切離し、一方の８丁の任意
のメモリブロックを選択してその読み出しラインと他方
の群の対応するメモリブロックをｉＥ　Ｉ／ｉ！　シ’
ｒ　（の書ぎ込みラインとを同時にかつ読み出し書き込
み両用に用い“Ｃ読み出し処理および古き込み処理を行
なう倍語長接続方式とのいずれかの方式に切換えを行な
う切換え手段を備えたことを特徴とするメモリ装置に関
するものである。

［発明の実施例］ 以下本発明の一実施例につい（説明覆る。

第１図は、本発明の一実施例のメモリ装置を基本語長で
用いた場合のメ［り素子結線図である。

図において、メモリ１１，１・・・・・・１４．　Ｎ＋
　１は４行、Ｎ　＋１列合計４Ｘ（Ｎ＋１）個配列され
ているが、これらはその行ごとに１メモリブ［Ｊツクと
され、全体で４メ−しリブ１」ツタで椙成されている。

この１メモリブロツクはＮ＋１個横１並んだ、例えはメ
モリ１１，１・・・・・・１１．Ｎ＋ＩＣ構成され−で
おり、基本ｉ！！　Ｉ；　ＮよりＬ）１゛つメ−しりの
数が多くされている。

また、各メモリブ「１ツクの同一列のメモリには、イれ
ぞれ共通の読み出しライン２１・・・・・・２　Ｎ＋　
＋とｐ）き込みラーｒン３１・・・・・・３ｕ＋＋とが
接続されＣいるが、これらの読力出Ｌ／ラインｄ３　Ｊ
：びド１ぎ込みラインは、予めΔ、１３点、ＩＦ、Ｉ：
Ｔ点・・・・・・Ｊ３　、にびＣ１１〕点、Ｇ、Ｈ貞・
・・・・・Ｃそれぞれ切１ａｉされ（いる。

しかしてこれらのΔ、１３点、［，１：点・・・・・・
ｄ５よびＣ１［）点、０．１−１点・・・・・・は基本
Ｒ１１長接続方式とし−Ｃ１史用りるｊ場合には、それ
・され１列えばジャンパー線５５１・・・・・・５旧＋
　ｉｌ’ｊよび（５１・・・・・・Ｃ３Ｎ＋Ｉにより接
続される。

右端の一列４飼のメモり１１．Ｎ＋＋・・・・・・１−
４．　Ｎ＋　１は多面、寸なわら図Ｃ左側のメモリ１１
，１・・・・・・１４、Ｎのうち１個が不良どなった場
合の数滴用メモり（゛あるが、本図Ｃ゛はこれらの救済
用メモリが使用され（いない状態を示り、ている。

このよう（７二構成された第１図のメ１モリ装置は、ブ
ッゾレレク１−４０・・・・・・４３の１つを選択づる
ことにより１つのメモリブロックに対して読み出しライ
ン２１・・・・・・２Ｎ＋１、あるいは古き込みライン
′、３１・・・・・・３Ｎ＋１を通じ（読み出し処理Ｊ
、たはド：き込み処理を行なうことができる。

以上のように第１図のメモリパッケージはＩ１０セパレ
ート型で語長Ｎヒツトの基本語長１８ｖ：方式用とし−
ＣそのＪ、ま使用りることがでさる。

第２図は第１図のメモリパッケージの各メモリの接続を
ジャンパー線等の適当な切換え手段を用＆）Ｔ切換えて
、Ｉ１０コモン語艮２Ｎピッ１〜の方式用にし、かつ救
済用メモリを用いて不良メモリを置き換えた例を示しで
いる。

まり゛、第１図に示した４個のメ−しリゾ１１ツクのう
ち、チップセレク１〜４　ｏと４１に対応する２個のメ
モリ１０ツクを第１群とし、Ｊツブセレクト４２と４３
に対応する２個のメモリブロックを第２群とする。そし
て、ジャンパー線５１・・・・・・５Ｎおよび６１・・
・・・・６を切断して第１群と第２群間Ｃ゛全での読み
出しライン２１・・・・・・２Ｎ＋１および円上＼込み
ライン３１・・・・・・３Ｎ＋１を２分り−る。次に、
各メモリ１唱７１・・・・・・１４．Ｎの読み出しライ
ン２１・・・・・・２Ｎどｐ：さ込カライン３１・・・
・・・３Ｎとをぞれぞ′れＪ、１く点、Ｌ、Ｍ点・・・
・・・およびＮ、０点、１−）、０点・・・・・・に（
）夕い（ジ１とンパー線７１・・・・・・７Ｎおにび８
　＋・・・・・・ε３ト＋ｒｌＹ、絖し、Ｉ１０］モン
型Ｃ語長２Ｎビットのイ８詔１処接続方式とＪ−る。

まｌ、：、この第２図の実施例のメモリ装置は、メモリ
１３．Ｉ、１４．Ｉが不良（゛、このメｔす１３，１．
１４．１をその晶右喘の救済メモり１３．Ｎ＋ｌ　、１
４１＋１を用い（救済１．　／こ例を承しく−いる。り
なわら図示づるにうに救済メモリ１１．Ｎ＋　＋　、１
３１１＋　１の巴さ込カライン３　ｎ＋　＋　ｄ３ｃｌ
び救済メしり１　？、　Ｎ＋１．１４、１１＋　ｌのｈ
売Ｉ〕出しライン２＋＋＋Ｉからは、それぞれイーの７
１ノ”Ｊのメモすに同番プＣ置換用リードＩＪ９！・・
・・・・９４が延長され、左側の各メモリの近傍に接続
点を右しＣいるが、この実施例ひは救済メモリｉＬ＋＋
＋＋のド）ぎ込みライン３　＋＋＋　＋から出た置換用
リード線９３Ｊ３よび救済メモリ１４．　Ｎ＋　１の読
み出しラインから出た直換用リード線９４の接続点ヂ、
ルど、不良メーしり１３，１の７１１き込みライン３１
に設（プられた接続点ｌ−および不良メモリ１４，１の
読み出しライン２１に設【プられた接続点ヌとが（れぞ
れジャンパー１ｊｌ　１０３および１０４により接続さ
れＣいる。

このように構成されたメモリ装置にｄ３いＣは、０また
は１のヂッグセレク１〜を選択１〕同時に対応する２ま
たは３のヂップセレク１〜を選択し、第１群のメモリブ
ロックのメＬりをＯからＮ番目まで、第２群メモリプ［
−、ｌツクのメ−［りをＮ　＋１から２Ｎ番目よＣ゛使
用て語長２ＮヒッＩ〜の読み出し処理または肖ぎ込み処
理を行なうことができる。

またメモリ１３，１および１４，１は、救済メモリ１ａ
、ｈ＋＋　、１４．Ｎ＋＋により電気的に完全に買換さ
れているのぐメモリＩ　Ｌ　Ｉ　８３よび１４．Ｉの不
良にかかわらず完全なメモリ装置とし゛（機能づること
ができる。なお以上は、メモリ１３／１おにび１４゜１
の不良を救済した例であるが、メ−［す’＋３．２．１
１２が不良の場合には図のヂ、り点、ル、ヲ点を同様に
接続することにより、これらのメモリを救済メモリ１３
．　Ｎ＋　１および１４．＋＋＋＋Ｕ面換づることがで
き、他のメモリの故障に対しでも同様にしで対処するこ
とがＣ゛きる。

第３図は本発明のメモリ装置によるｌ−？　Ａ　Ｍ　（
ランダムノ７クセスメしり）のビン１１の配Ｕ例である
。

この実／ｌｆ！！例のｌ＜　Ａ　Ｍで（、Ｉｌ、４６ビ
ン４１°４成とされ、第１図Ｊ３よび第２図（、二本し
た方法ににす、同一ビン（１４成ｒ　９じツｌ−’　Ｉ
　／　０１ピバレート型と１８ピツｈ１１０凹しン型ど
（こ１史用することがで゛きるようにされ（いる。す’
ｆわちｌ　／　０１：バレー１〜型としく用いる場合に
（まに’　Ｉ　Ｎ　１３へ・２゛１は９ピツ１〜のｔｌ
−１さ込カフインＩ）　Ｉ　Ｎ　２　Ｇ・−・３４は同
読み出しラインに接続されるが、Ｉ１０コモン型としＣ
用いる場合には、Ｉ）　Ｉ　Ｎ　１３へ・２１ｉｊ３よ
び２６−・３４が１８ピツ１への読み出し円ぎ込みライ
ンに接続されることになる。

このＪ、うに本発明にｊ、れ（、Ｌ、パッケージ外に設
（〕られた外部回路接続用ビンの数も２方式共通でよく
、ケーシングム；；泪が容易ひある。。

［発明の効果１ 以−Ｌ説明したよう（、二、本発明のメモリＰｉ　ｉｉ
’１７は、特定のメモリ間のジャンパー線の接続あるい
は切離しによって基本語長用あるいは１ｒ−語長用とす
ることができる。そし−Ｃ１とのメ−しりルー同の基本
設ｈ１は一種でよいから設ｈ１製３Ｇ’ｉ−，１−スト
を低く抑えかつ歩留りを向上させ゛ることかＣ″きる。

また、不良メモリの救済ら上記同様ジャンパー線の接続
によつ−Ｃ簡便に行なうことができ補Ｉｌｌ　（’１業
が従来よりもはるかに簡！＋１（こなる。

なお、上記のｈ式切換え口、冒こ接続あるいは切ｆｉｌ
ｌしをする切換え手段はジ１７ンパ線Ｃ′なくＣもよく
、例えは前記した接続点を予めパターンＣ接続し−（倍
語長用としておき、基本語長用としＣ用いる場合にはこ
のパターンを切１１ｉ　”ｌるようにしＣもよい。

また、チップセレクトの数（ま４個でなく２分割可能な
偶数個であればいくつでも良く、救済メモリの数もその
メモリブロックのメモリ不良率に合わｕＣいくつ設番ノ
ても良い。もしメ−しり不良がはとんどないほどメモリ
装置の歩留りが向コーリた場合は、救済メモリをパリデ
ィビット用メモリどして使用することもできる。

以１−．０）　Ｊ：うに、本発明はチップレレク１〜；
したはアウトブツ１〜イオーゾルが非アクアイブの時、
データアウトじ′ツトがハイインピーダンスとなるよう
なメモり−においＣはｄ−ＲＡＭ、５−ＲＡＩＶＩ等の
１ヌ別なく）色用−（ご、応用範囲が広いもの（゛ある
。

【図面の簡単な説明】

第１図は本発明のメ［り装、１６の基本語長方式接続を
したメｔすＡ〜了粘結線図第２図はこれを倍語長１１式
接続した結線図、第３図は本発明のメ１り装ｆ？’ｆの
パックージビン配Ｆｑ例を承り平面図である。 １１７１〜１３．　＋ｕ　＋　−−”“メトリ２１・〜
２＋＋＋＋・・・・・・・・・・・・・・・読み出しラ
イン３１〜３旧１・・・・・・・・・・・・・・・書き
込みライン１１ｏ・へ・／１１・・・・・・・・・・・
・・・・・・・ブップレレク１〜５１〜５＋＋＋＋　、
６１〜６ｔ）＋１．１０３、−ｌ　０４・・・・・・・
・・・・・・・・・・・・・・・・・ジレンパ線シ）１
・〜９．・・・・・・・・・・・・・・・・・・置換用
リード線代理人弁理−に　　　須　山　佐　−

Claims (1)

1. 【特許請求の範囲】 、、（１）基本語長Ｎに対応りるＮ個もしくはそれｊメ
   ［−のメモリｈ目ら成るメモリゾ［１ツクを偶数個備え
   、全メモリノ゛［゛１ツクを通じＵ　’ｔＪ応Ｊる各メ
   モリに共通に読み出しラインおよび円き込みラインが接
   続されているものにＪ３い−Ｃ１前記汗愈のメモリブト
   １ツクを選択し前記読み出しラインおよび川き込みライ
   ンを用いて−それぞれ読み出し処理および書き込み処理
   を行なう基本語長接わ１；））式ど、全メモリブロック
   を少なくと６２個の群に分割しかっこの少なくとも２個
   の群間で読み出しラインおよびｐｌき込みラインを切１
   ｉｌｌ［Ｌ、、一方の群の任意のメモリ１０ツクを選択
   してその読み出しラインと他方の群の対応するメモリブ
   ト１ツクを選択してその書き込みラインとを同時にかつ
   読み出しｆ）き込み両用に用いＣ読み出し処理および書
   き込み処理を行なうイ１°１ム１；長接続ノ）式どのい
   ずれかの方式に切換えを行なう切換え手段を備えたこと
   を特徴とするメモリ装置。 （２）各メモリブロックは、基本語長Ｎに対応りるＮ個
   以上のメモリから成り、Ｎ個を越えた分のメ−［りと他
   のＮ個のメモリの全部又は一部との鰐換手段を有するこ
   とを特徴とする特許請求の範囲第１項記載のメモリ装置
   。