JPS59191928A - アナログ信号をデジタル信号に変換する装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ナログーデジタル（Ａ／Ｄ）変換器、特に、絶対値変換
技術を用いるＡ／Ｄ変換器に関するものである。

絶対値アルゴリズムを用いるＡ／Ｄ変換器は、一般にク
ロッキング（　ｃｌｏｃｋｉｎｇ　）を必要としないの
で、高速で変換を行うことができる。第１図は、アナロ
グ電圧信号ｖ工をそねぞわピッＭＢＩＴ＝）・１　、　
２　、　−−−　Ｊ　、　−−−　Ｎ　−　１　、　Ｎ
として表されるＮビットデジタル信号に変換する従来の
絶対値変換器を示す。ビット１は最上位ビット（ＭＳＢ
　）であり、ピッ）Ｎは最下位ピッ）（ＬＳＢ）である
。

この変換器では、入力回路１０は、アナログ電圧信号ｖ
Ｉで動作し、アナログ入力信号ＶＩＩを発生する。この
入力信号■工ｌは、Ｎ−１個の主（ｍａｉｎ）絶対値差
動増幅器Ａ１　＋　Ａ２　、−−−　ＡＪ　＋　−−−
　ＡＮ−、の列の最初の増幅器Ａ１に供給される。メイ
ンライン入力信号ＶＩＪおよび基準入力信号を受信する
と、各増幅器ＡＪはこれらの信号の電圧差の絶対値を増
幅し、出力信号ＶＯＪを発生する。この信号ＶＯＪは、
メインライン入力信号ＶＩＪ＋□とじて、次段の増幅器
ＡＪ＋１へ供給される。この手順は、出力信号■ｏト、
を除き全ての出力信号ＶＯＪによって続けら′れる。出
力信号ｖＯＮ−１は、基準入力信号を受信するバツファ
１２ヘメインライン信号ｖ工Ｎとして供給され、絶対値
差動増幅器には供給されない。

増幅器Ａ　　、　−−−ＡＪ　、〜−−ＡＮ’−１およ
びバッフ１ アにそり、それ対応するＮ個の比較器０１．−−−　Ｏ
Ｊ。

ＣＮ−１、ＣＮの組は、デジタル信号を発生する。特に
、各比較器ＯＪは、対応する増幅器ＡＪまたはバッファ
１２への入力信号を用いてピッ）Ｊを発生する。一般に
、比較器ＯＪは、これらの入力信号を直接比較する代わ
りに、入力信号から発生した１対の中間信号ＶＹＪとＶ
ＺＪとを比較する。信号ＶＹＪおよびＶＺＪの発生は、
各増幅器ＡＪまたはバッファ１２の内部に点線で表示し
ている。

普通の絶対値変換器では、各増幅器ＡＪは、正確には２
である最適なゲインを有している。メインライン入力信
号ｖＩ□〜ｖＩＮは１．全て下方端点レベル■Ｌから上
方端点レベルｖＵまで同じ電圧範囲にわたって変化する
。こねら下方および上方端点レベルは通常一定である。

増幅器Ａ□〜Ａト□およびバッファ１２への基準入力信
号は、全て中間範囲レベル（ＶＵ＋ＶＬ）／ｌにある。

出方信号ｖｏＪにおいてその公称値とのいがなるゲイン
誤差またはオフセットをも熱視すると、出方信号■ｏＪ
は、各増幅器Ａ、７の伝達関数２１Ｖｌ、７−　［ＶＵ
＋ＶＩ、　）　／　２１　＋■Ｌで与えられる。ＶＩＪ
をＶＩ、またはＶＵとすると、最大出力値ＶＯＪはＶＵ
となり、（ＶＵ　＋　ＶＬ　）　／　２をＶＩＪとして
この伝達関数に代入すると、最小出力値ＶＱＪはＶＬと
なる。これらＶＯＪの極値は、正確には、次の入力信号
ＶＩＪ＋１に対して必要な電圧範囲である。

例えば、温度の変化や製造の不正確さにより生じるオフ
セットやゲイン誤差は、デジタル信号に誤差を生じさせ
る。いくっがの既知の絶対値Ａ／Ｄ変換器は、この問題
を解決するために複雑で精密な増幅器セルを用いている
。これら増幅器セルは、比較的大きな面積を占有し、こ
のことはこの解決方法を魅力のないものにしている。さ
らに、がなりのフィードバックを必要とするため変換速
度がｆ！ＩＩ　＠される。

１９８０年２月に発行された刊行物″ｐｏ１ｙｔｅｃｈ
ｎｉｓｃＴｉｊｄｓｃｈｒｉｆｔ　”　、　Ｅ　、　８
５の第１１２−１１８ページのｅｅｎ　５ｎｅｌｌｅ　
ｓ　−ｂｊｔｓ　ａｎａｌｏｏｇ　７ｄｉｇｉｔａａｌ
ｏｍｚｅｔｔｅｒ”において、ｒｊ；、Ｊ、Ｊ、ｖｏ８
にょって提案さねでいる他の解決方法は、第１図におい
て符号１４で表示された開ループ制御系により増幅器Ａ
０〜ＡＮ−□を調整することである。この刊行物に記載
の制御系は、基本的に各増幅器ＡＪのオフセットを０に
しようとするものであると理解されている。この牙７セ
ツト制御に付随して、前記文献に記載の制御系もなんら
かのゲイン調整を与えるものと考えられる。この制御系
は、−歩前進したものではあるが、その開ループ制御は
、依然として比較的不正確である。

第２図は、前記文献記載の変換器において各増幅器に用
いられる基本的なバイポーラ回路を示している。入力信
号ＶＩＪおよび（ＶＵ　＋　ＶＬ　ｌ　／　２は、１対
のＮＰＮ　ｈランジスタＱＩＡおよびＱＩＢのベースに
それぞれ供給ぎわ、これらトランジスタのエミッタは、
接続点１６によって分割された１対の抵抗ＲＩＡおよび
ＲＩＢを介して相互に結合されている０）ランジスタＱ
ＩＡおよびＱＩＢは、そねらのベース間の電圧差を増幅
する。こわらトランジスタのコレクタは、増幅された電
圧差を１対のＮＰＮトランジスタＱ２ＡおよびＱ２Ｂの
ベースにそれぞれ供給する。接続点１８に共に接続され
たトランジスタＱ２ＡおよびＱ２Ｂのエミッタは、増幅
された電圧差の絶対値を、抵抗ＲＡの一端に与える。出
力信号ＶＯＪは、抵抗ＲＡの他端に取り出される。トラ
ンジスタＱ２ＡおよびＱ２Ｂのコレクタは、１対の抵抗
Ｒ２ＢおよびＲ２Ａを介して、そねらのベースにそれぞ
れ交差結合されており、ざらに１対の抵抗ＲＩＢおよび
Ｒ８Ａを介して、高電ｍ電圧ｖｃｃにそれぞね接続され
ている。このように交差結合するのは、出力信号ＶＯＪ
を、メインライン入力信号ｖ工Ｊの値が基準入力信号の
値に近いときに、この入力信号ｖ工Ｊに対して直線的に
変化させるためである。

接続点１６と低電源電圧ＶＥＲとの間に共に接続された
ＮＰＮ　トランジスタＱ３と抵抗ＲＧとから成る電流源
は、トランジスタＱＩＡおよびＱＩ　Ｂの作動電流を供
給する。同様に、電源電圧■ＥＥと抵抗ＲＡとの間に接
続されたＮＰＮ　トランジスタＱ４と抵抗ＲＢとから成
る電流源は、トランジスタＱ２ＡおよびＱ２Ｂの作動電
流を供給する。制御系１４は、オフセットをできるだけ
低い値、好適には０に減少させるため、トランジスタＱ
３および。４のベースを駆動する。既に指摘したように
、制御系１４も、付随的に、増幅器ゲインに影響を与え
ているものと考えらねる。この一般的なタイプの絶対値
差動増幅器は、全体的に簡単であり且つ良好な入力対出
力直線性の故に、特に絶対値Ａ／Ｄ変換器に適している
。

本発明によれば、整合された主絶対値差動増幅器列を用
いる絶対値Ａ、　／　Ｄ変換器は、主絶対値差動増幅器
に整合された副絶対値差動増幅器を用いることにより、
各主絶対値差動増幅器のゲインを調整するゲイン制御系
を有している。この変換器のオフセット制御系は、他の
増幅器に整合されたざらに他の絶対値差動増幅器を用い
ることによって、増＠器のオフセットを０に近づけてい
る。

％　ニ、；：（Ｄ装ｆｌ−ｒ、アナログ信号をデジタル
信号に変換する。最初の増幅器から最終の増幅器まで連
続的に構成された主絶対値差動増幅器のそれぞわは、メ
インライン入力信号と基準入力信号との間の電圧差の絶
対値を増幅することによって、出力信号を発生する。ア
ナログ信号は、最初の増幅器へのメインライン信号であ
る。最終の増幅器を除いた各絶対値差動増幅器の出力信
号は、次段の増幅器へのメインライン信号である。比較
器回路は、各絶対値差動増幅器へのメインライン信号が
その基準信号を超えるか否かを決定することによって、
デジタル信号を発生する。

本発明ゲイン制御系においては、副絶対値差動増幅器は
、１対の入力信号から副出力信号を発生する。ゲイン制
御フィードバック回路は、副絶対値差動増幅器のゲイン
が所望ゲインにあるときに、副出力信号とこの副出力信
号にほぼ同じ信号との間の電圧差に応じて、ゲイン制御
信号を発生する。

このゲイン制御信号は、副絶対値差動増幅器へ戻る信号
路を制御して、そのゲインを所望ゲインに非常に近づけ
て安定させる。ゲイン制御信号は、また、主絶対値差動
増幅器への同様の信号路を制御する。副絶対値差動増幅
器は、主絶対値差動増幅器に整合されているので、そわ
らのゲインを所望ゲインに非常に近いところで安定化さ
せる。

オフセット制御系においては、さらに他の絶対値差動増
幅器は、はぼ等しい１対の入力信号からさらに他の出力
信号を発生する。したがって、このさらに他の出力信号
は、オフセットより小さい（ｔｌ’ｊ　タけ（代表的に
はＶＬ　ｌ異なっている。オフセット制御フィードバッ
ク回路は、前記さらに他の信号と端点レベルにある信号
との間の電圧差に応じて、オフセット制御信号を発生す
る。このオフセット制御信号は、オフセット制御系へ房
る少なくとも１つの信号路を制御して、オフセットが０
ニ近ツくようにする。増幅器は整合ぎわでいるので、他
の増幅器のオフセットは、同様に、０に近くなるように
される。

本発明の最も重要な特徴は、メインライン信号が基準信
号を超えるか否かに基づいて、１対の２進論理状態の一
方を採るラッチとして主絶対値差動増幅器を切り換え可
能に動作し得るように、各主絶対値差動増幅器にスイッ
チを用いることである。ラッチモードで動作するときに
は、各主絶対値差動増幅器は、採られた論理状態に対応
し且つデジタル信号のビット部を表す少なくとも１つの
信号、通常は１対の相補信号を発生する。この特徴は、
データの記憶のために一時的に用いらねる１対の交差結
合バイポーラトランジスタを有する各主絶対値差動増幅
器を、前記刊行物に記憶のＡ／Ｄ変換器におけるように
構成することによって達成される。したがって、本発明
は、入力−出力特性を改善するだけでなく、デジタル信
号を発生するときの記憶機能をも改善するために、この
交差結合を利用している。

本発明Ａ／Ｄ変換器の変換速度は、その非常に簡単な構
成の故に高めらねている。従来技術とは対象的に、本発
明は、構成要素の数を非常に軽減させて、正確なゲイン
／オフセットを与えている。

このことは、信頼性をかなり改善している。さらに、Ａ
／Ｄ変換動作は、製造の不正確さや温度変化に対して、
はとんど影響さ′Ｆ′ｌない。

以下、本発明の実施例を図面に基づいて詳細に説明する
。図面および好適な実施例の説明においては、同一また
は非常に類似した要素を示すために同一の参照符号を用
いている。

第８図は、アナログ電圧信号Ｖ□を１−Ｎビットで表さ
れるデジタル信号に変換するための絶対値Ａ／Ｄ変換器
を示す。サンプル−ホールド／レベルシフト回路２０は
、アナログ信号■工で動作して、デジタル信号に変換さ
れる実際の信号であるアナログ信号■工、を発生する。

り路２０は、普通の構成とすることができるが、この出
願と関連して出願された特許出願［処理時間を減少した
インピーダンス・バッファＪ（１９８８年２月２２日の
米国特許出願第４６８７５４号Ｘこ開示されているし・
ベルシフトを有スルサンプルーホールド回路とするのが
好適である。この関連出願に係る特許出願の内容は、本
明細書において参考として取り入れられている。

この変換器は、ゲインが２のＮ個の主絶対値差動増幅器
Ａ、　、　−−−Ａ、　、　−−−Ａト０．　ＡＮと、
Ｎビットのデジタル信号を発生する対応する比較器ａ、
　、　−一−ｃＪ、　−−−ｃ、０．　ＯＮとを具えて
いる。

増幅器へ〇〜ＡＮは、電源電圧■ｃｃによって付勢され
、互いに整合されている。ここで６整合″と＋−１ｔ、
構成が同じであること（場合によっては、適切な邪１作
に影響を与えない重要でない要素を除し）で）およびほ
ぼ同じ温度変化を受けることを意味してし）る。

整合された要素は、必ずしもそうではなしへカミ、？常
、機構はほぼ同じである。例えは、半導体ウェファ上に
同じように配置さね、同じ方向Ｇこ配向されている。

アナログ信号ＶＩＩは、増幅器Ａ０へのメインライン入
力信号である。各増幅器ＡＪ　Ｇｔ、そのメインライン
入力信号ＶＩＪとその基準入力信号との間の電圧差の絶
対値を増幅することによって、出力信号ＶＯＪを発生す
る。各入力信号ＶＩＪ　＆′：ｔ、ＶＬ〜ＶＵの範囲に
ある。この場合、ＶＬとｖＵと＋１　、わずかに変化す
る。増幅器Ａ１〜ＡＮへの基準入力信号は、全て同様に
わずかに変化する（　ＶＵ　＋　ＶＬ　）　／　２であ
る。増幅器ＡＮを除いて、各増幅器ＡＪの出力信号■ｏ
Ｊは、次段の増幅器ＡＪ＋１への入力信号■ＩＪ＋　１
である。増幅器ＡＮにつし）では、その圧力信号は、Ａ
／Ｄ変換には用いらねなし）カタ、回路のテストポイン
ト（ｔｅｓｔ　ｐｏｉｎｔ　）として用いることができ
る。

各増幅器ＡＪは、差動増幅部ＤＪと絶対値バッファ部Ｂ
Ｊとから成り、こねら２つの部分は、図中点線で示して
いる。公称ゲインがわずかに２より大きい差動増幅器Ｄ
Ｊは、入力信号ＶＩＪと基準入力信号（ＶＵ＋　ＶＬ　
）　／　２との間の電圧差を増幅し、１対の信号ＶＡＪ
およびＶＢＪを発生する。公称ゲインがわずかに１より
小ぎいバッファ部ＢＪは、信号ＶＡＪとＶＢＪとの電圧
差の絶対値を決定することによって出力信号ＶＯＪを発
生する。比較器αＪは、信号ＶＡＪと信号ＶＢＪとを比
較して、いずれが大きいかを決定する。

各増幅器ＡＪの伝達関数（■ｏＪ）は、Ｇ１Δ■ＩＪＩ
　＋　ＶＬ　＋　ＶＯ８である。整合されているのです
べての増幅器Ａ□〜ＡＮについてほぼ同一であるゲイン
Ｇは、所望のゲイン２とゲイン誤差ΔＧとの和である。

ΔＶＩＪけ、■　と（ＶＵ　＋　ＶＪ　）　／　２との
差である。整合Ｊ さねているため全ての増幅器Ａ□〜ＡＮについてほぼ同
一である電圧オフセットは、理想的には０である。

第３図に示すＡ／Ｄ変換器は、複合フィードバック糸を
具えており、この複合フィードバック系は、各増幅器Ａ
Ｊのゲインを所望のゲイン２に非常に近い値に安定化す
るゲイン制御系と、各増幅器のオフセットＶＯ８をＯに
非常に近づけるオフセット制御系とから構成されている
。複合フィードバック系の主な要素は、副絶対値差動増
幅器ＡＧＯと、さらに他の絶対値差動増幅器ＡＯｃとを
有している。これら両増幅器は、電源電圧ＶＯＯによっ
て付勢され、主増幅器Ａ工〜ＡＮに整合さねている。

この整合によって、増幅器ＡＧＯおよびＡＯＯは、増幅
器Ａ工〜ＡＮとほぼ同じゲインとオフセットとを有して
いる。この結果、増幅器ＡＧＯおよびＡＯＯは、同じ伝
達関数を有する。同様に、各増幅器ＡＧＯまたはＡ。Ｃ
は、増幅器ＡＪの差動増幅部ＤＪおよびバッファ部ＢＪ
にそれぞね対応する差動増幅部ＤＧＣまたはＤｏｃおよ
びバッファ部ＢＧｃ士たはＢＯｃを有している。

ゲイン制御系において、増幅器ＡＧｃは、（ＶＵ−ＶＬ
　）／　２ｔ７？？＋チＶｊ−ＶＵノ！圧範囲の半分だ
け異なる１対の入力信号に応答して、副出力電圧信号ｖ
Ｑ　Ｇｏを発生する。これらの入力信号は、ＶＵオよＵ
　（ＶＵ　＋　ＶＬ　）　／　２　（７）　レベルニ；
！ｈ　／）のが好適である。出力電圧信号ｖ□　ＧＣは
、主に演算増幅器ＥＧＣの反転入力端子に供給さね、ま
たインピーダンス整合回路２２にも供給される。演算増
幅器ＥＧＯとインピーダンス整合回路２２との組合せは
、増幅器ＡＪとほぼ同一の入力インピーダンスを有して
いるので、出力信号■ＯＧｃは、増幅器ＡＪを有効的に
°゛見る（　Ｓｅｅ　）”。信号ＶＵは、ベースライン
信号として増幅器ＥＧｃの非反転入力端子に供給される
。信号ＶＵと信号■ｏＧｃとの間の電圧差に応じて、増
幅器ＥＧｃは、ゲイン制御（誤差）信号■ＥＧｃを発生
する。この信号■ＥＧｃは、増幅器Ａ。０の差動部り。

Ｃのゲイン制御入力端子にフィードバックされる。制御
電圧■ＥＧｃは、また、増幅器Ａ０〜ＡＮおよびＡＯＯ
の差動部Ｄ０〜ＤＮおよびＤｏｃのゲイン制御入力端子
に供給される。

ゲイン制御は、以下の様に行わねる。ゲイン誤差ΔＧは
０でなく、オフセットｖｏｓは０であるものと仮定する
。増幅器ＡＧｃへの入力電圧差が（ＶＵ−ＶＬ　）／　
２　”’Ｃアル（Ｄテ、出力信’ｉｓ　Ｖ□ＧＣハＶＵ
＋ΔＧ（ＶＵ　　ＶＬ　）　／　２である。したがって
、増幅器ＥＧｃへの入力電圧差は、−ΔＧ（ＶＵ−ＶＬ
Ｉ／２であり、この電圧差は、ΔＧが正であわば、制御
電圧ＶＥ　Ｇｏをその公称値より小さい値に低下させ、
ΔＧが負であれば、その公称値よりも大きい値に増大す
せる。増幅器ＡＣ，Ｃへのフィードバックループによっ
て、公称値よりも小さい値への制御信号ｖＥＧｃの減少
は、増幅器ＡＧｃのゲインを減少させ、反対に公称値よ
りも大きい値への制御信号■ＥＧｃの増加は、増幅器Ａ
ＧＯのゲインを増大させる。こねにより、増幅器ＡＧｃ
のゲインは、所望のゲイン２に非常に近づいて安定する
。増幅器Ａ工〜ＡＮおよびＡ。０は、増幅器ＡＧｏに整
合され、制御信号ＶＥＧｅを受信するので、これら増幅
器のゲインもまた２に非常に近い値で安定する。

信号ＶＵけ、分圧器２４の上端から供給さね、分圧器の
下端は端点信号ＶＬを供給し、電流源ＩＲを経て、電源
電圧ＶＥＥに結合されている。分圧器２４は、抵抗値が
同一の抵抗ＲＵおよびＲＬから構成されている。低電流
信号（ＶＵ　＋　ＶＬ　）　／　２は、分圧器２４の中
間点から演算増幅器２６の非反転入力端子へ供給される
。この演算増幅器２６の出力が、その反転入力端子にフ
ィードバックされるならば、演算増幅器２６は、ｌの閉
ループゲインを有することとなる。演算増幅器２６の出
力は、電圧（ＶＵ＋　ＶＬ　）　／　２であり、この電
圧は、電圧（ＶＵ＋ＶＬ）／２にある増幅器Ａ□〜ＡＮ
　、ＡＧＯおよびＡｏｃの入力端子を駆動するのに十分
高い電流レベルにある。

オフセット制御系においては、増幅器Ａｏｃは、同じ値
の１対の入力信号を受信する。最上位ビットを発生する
ために用いられる増幅器Ａ工における平均状態を２倍近
くにするためには、前記１対の入力信号の値を（ＶＵ＋
ＶＬ）／２とするのが好適である。その結果、増幅器Ａ
ＯＯけ、ＶＩ、　＋　ＶＯ８に等しい出力電圧信号■ｏ
Ｏｃを発生する。

出力電圧信号ＶＯＯＯは、演算増幅器ＥＯＯの非反転入
力端子へ供給され、またインピーダンスＩｎ回路２８へ
も供給される。演算増幅器ＥＯｃとインピーダンス整合
回路２８との組合せは、増幅器ＡＪの入力インピーダン
スを２倍にし、出力信号ＶＯＯＯが有効的に増幅器ＡＪ
を１見る”ようにさせる。端点信号ＶＬは、分圧器２４
から増幅器ＥＯＯの反転入力端子へ供給される。したが
って、増幅器ＥＯｃへの入力電圧差は、オフセットｖｏ
ｓとなるにの電圧差に応じて、増幅器ＥＯＯは、分圧器
２４の上端におけるベースライン電圧ＶＵであるオフセ
ット制ｆ１１（誤差）信号を発生する。このようにして
、増幅器ＥＯ（３は、また、分圧器２４への供給電圧を
発生する。

オフセット制御は、以下の様に行わねる。増幅Ｗ　Ｅ□
ｃは、オフセットｖｏｓが正のとき、電圧■Ｕをその公
称レベルよりも大きな値に増大させ、反対にオフセラ）
　Ｖｏｓが負の時、公称レベルよりも小さい値に低下さ
せる。分圧器２４の各点における電圧は、同じ値だけ変
化する。特に、信号■Ｌおよび（ＶＵ　＋　ＶＬ　）　
／　２は、それぞれ同じ値だけ変化する。

出力信号■ｏｏｃが一定であるとすると、増幅器ＥＯＧ
へのフィードバックの結果得られる電圧ＶＩ。

の調整は、オフセットｖｏｓを調整する。こねは、増幅
器Ｅｏｃが極端に小さい入力端子差だけを許容し得るこ
とによるものである。この場合、ＶＬ　＋ＶＯ３に等し
いｖｏｏｃけ、信号ＶＬに等しくなる。しタカッテ、端
点信号ＶＬは、オフセットＶＯ８ヲＯに近づけるように
適切に調整される。増幅器Ａ０〜ＡＮおよびＡＧｃは、
増幅器ＡＯ（３に整合しているので、そわらのオフセッ
トは、同様に０に非常に近づく。

実際Ｇロゴ、出力信号■ｏｏｃは変化する。その変化量
は、雷、圧（ＶＵ＋　ＶＬ　）　／　２　’Ｅ、増幅ａ
Ａ、〜ＡＮの動作に適した値にするように調整される。

この場合、増幅器ＡＧＯおよび”Ｇｏも含まねる。いか
なるゲイン変化をも排除するならば、信号ＶＵと信号（
ＶＵ＋ＶＬ）／２との差が一定であるため一信号ＶＵが
変化するときには、出力信号ｖｏｏａは変化しない。し
たがって、増幅器ＥＧｃへの入力端子差は、オフセット
■ｏｓが正のとき、増大して制御信号ＶＥ　ＧＣを上昇
させ、反対にオフセット■ｏｓが負のとき、減少して制
御信号ＶＥＧＯを下降させる。

ｔｌ　Ｉｔｉｌ　器ＡＯＯのゲイン制御入力端子へフィ
ードバックされる電圧ＶＥ　ＧＯの変化は、出力信号■
ｏｏｃのＶＬ項を変化させる。これに応じて、増幅器Ｅ
Ｏ（３および分圧器２４は、許容し得るレベルで、信号
（ＶＵ　＋　ＶＬ　）　／　２を発生する。

この変換器は、また、直線性制？Ｍｌ電圧信号ＶＬＯを
発生する直線性制御回路３０を有しており、この信号Ｖ
ＬＧは、増幅器Ａ、　−ＡＮ　、　ＡＧＯおよびＡｏｃ
のバッファ部Ｂ１〜ＢＮ、ＢＧｃおよびＢｏｃの電流制
御入力端子へ供給される。制御電圧ＶＬｃけ、出力信号
■ｏＪまたけｖｏｏｃと、各増幅器Ａ、またはＡＧｃへ
の入力電圧差の絶対値との間に直ｌｉＩ閃保をあたえる
ように適切に調整される。

第４図は、各主増幅器ＡＪとそわに関連する比較器Ｃ１
■とを有するセルの回路配置と、第３図で用いられた直
線性制御回路３０の回路配置とを示している。増幅器Ａ
Ｊに用いらねる回路配置は、増幅器ＡＧＯおよびＡｏｃ
にも用いられている。こねら増ｌｌｌ１ｉ４器は、ＡＪ
セルと同じセルの集積回路に配置されている。すなわち
、ＡＧＣセルおよびＡＯＣセルには、絶対値差動増幅機
能として用いらｆｌない回路配置部分も配置されている
が、こわら部分は作動しない。第４図に示ぎわでいるト
ランジスタは、他に指摘されていなけねば、全て同一の
エミッタ面積を有するＮＰＮバイポーラトランジスタで
ある。

増幅器ＡＪは、差動部ＤＪの能動部としてトランジスタ
ＱＩＡおよびＱＩＢと、同じ抵抗値Ｒ１を有する抵抗Ｒ
ＩＡおよびＲＩＢと、バッファ部ＢＪの能動部としてト
ランジスタＱ２ＡおよびＱ２Ｂと、同じ抵抗値Ｒ２を有
する抵抗Ｒ２ＡおよびＲ２Ｈと、同じ抵抗値Ｒ８を有す
る抵抗Ｒ３ＡおよびＲＩＢと、トランジスタＱ３および
抵抗Ｒ６で形成される電流源と、トランジスタＱ４およ
び抵抗ＲＢで形成される電流源とを有している。これら
の要素は、第４図に示すように且つ第２図について前述
したように接続さねている。（第４図においては、抵抗
ＲＡは設けらねていない。）　１Ｎ、　ＦＥ、ＶＡＪお
よびＶＢＪは、トランジスタＱ２ＡおよびＱ２Ｂのコレ
クタからそわそれ供給される。電圧ＶＥ　Ｇｏは、トラ
ンジスタＱ３のベースに供給され、差動部ＤＪのゲイン
電流ＩＣを制御する。このゲインは、約（Ｒ２＋Ｒ８］
／２・（Ｒ工＋ｋＴ／（ＩＩｇ）であり、ここにｋはボ
ルツマン定数、Ｔは装置の温度、ｑは電荷である。電圧
ＶＬＯは、トランジスタＱ４のベースに供給され、バッ
ファ部ＢＪのバッファ電流ＩＢを制御する。

前述したように、トランジスタＱ２ＡとＱ２Ｂとの交差
結合は、メインライン人力信号ＶＩＪが基準入力信号（
ＶＵ　＋　ＶＬ　ｌ　／　２に近いとき、出力信号■ｏ
Ｊとメインライン入力信号■■Ｊとの間の直線性を改善
する。バッファ電流ＩＢは、ＯｋＴ　／　ｑＲ８と表す
ことができ、ここにＣは定数である。Ｃが１．５〜ｌ。

７の範囲にあり、１．６に非常に近いとき、直線性は最
良である。直線性制御回路３０け１．＜ツファを流より
を調整して、最適な値に非常に近づける。

直線性制御回路８０は、ベースが共に接続点８２に接続
さねたトランジスタＱ５およびＱ６を有している。トラ
ンジスタＱ５のエミッタ面積は、Ｑ６のエミッタ面積と
相違しており、通常、最適には５である係数ＭＱだけＱ
６のエミッタ面積よりも大きい。トランジスタＱ５は、
多数のエミッタを有するものとして示されているが、通
常、トランジスタＱ６と同じエミッタ面積をそれぞれ有
する一部の並列トランジスタとして配置ぎわでいる。

抵抗値Ｒ４を有する抵抗Ｒ４は、Ｎ源電圧ＶＥＥとトラ
ンジスタＱ５のエミッタとの間に結合されている。抵抗
ＲＢと同一の抵抗値Ｒ５を有する抵抗Ｒ２ＯオＪ：　Ｕ
：　Ｒ５Ｄけ、電＃２電圧■ＥＥとトランジスタＱ５お
よびＱ６のエミッタとの間にそねぞれ接続ぎねており、
抵抗Ｒ４とＲ２Ｏとは直列に接続きねている。

同一の抵抗値Ｒ６を有する抵抗Ｒ６ＣおよびＲ６Ｄは、
電源電圧■ｃｃとトランジスタＱ、５およびＱ６のコレ
クタとの間にそれぞれ接続されている。演算増幅器ＥＬ
Ｇは、制御電圧ｖＬｃを接続点８２に供給して、トラン
ジスタＱ５およびＱ６のベースを駆動する。増幅器ＥＬ
Ｃの入力端子は、トランジスタＱ５およびＱ６のコレク
タに接続さねている。増幅器ＥＬＯの入力接続は、図示
の接続を逆にしたものとすることができる。抵抗Ｒ７を
、接続点３２とトランジスタＱ５のベースとの間に接続
して、トランジスタＱ５およびＱ６のエミッタ面積が異
なることによって生じるベース抵抗不整合を補償する。

増幅器ＥＬＯは、直線性制御回路３０を安定させ・るた
めに非常に小ぎな入力室、圧着を許容し得るので、トラ
ンジスタＱ５およびＱ６のコレクタ電圧は、はぼ同一で
ある。その結果、トランジスタＱ５およびＱ６を流ねる
コレクターエミッタ電流は、はぼ同一となる。これらト
ランジスタの飽和電流は、比ＭＯだけ異なるので、トラ
ンジスタＱ６の雷、流は、約（ｋＴ　／　（ＩＲ４）　
ＩｎＭ（３になる。この電流値は、バッファ電流よりと
同一の温度依存性を有している。

一般に、トランジスタＱ４のエミッタ面積を、トランジ
スタＱ６のエミッタ面積に対して、係ＮＭＢだけ１より
異ならせることができる。その結果、バッファ電流ＩＢ
は（ｋＴ　／　ｑｌＲ４１ＭＢＩｎＭＯとなる。

したがって、（ＲＢ　／　Ｒ４１ＭＢＩｎＭｃを定数Ｃ
に等しくすることによって、制御電圧■ＬＣは、正確に
、バッファ電流ＩＢを温度Ｔに対して直線的に変化させ
る値となる。

好適な実施例では、抵抗値Ｒ８とＲ４とを同一にする。

ＭＢけ１であり、Ｍｃは５である。したがって、定数Ｃ
はＩｎ５すなわち約１．６１である。

第５図は、直線性制御回路３０が、トランジスタＱ２Ａ
およびＱ２Ｂの交差結合と相互に作用して、出力信号Ｖ
ＯＪをｌ　ＶＩＪ　　（ＶＵ＋　ＶＬ　）　／　２１に
対して直線的に変化させるための正フィードバックの適
切な足をどのようにして与えるかを示している。入力信
１ＶｘＪが基準入力信号に等しい点の近辺で湾曲する曲
線３４は、フィードバックが不十分である場合またはフ
ィードバックが無い場合を表している。失点を形成する
曲線３６は、フィードバックが過多である場合を衷して
いる。曲線３８は、正確に適切量のフィードバックがあ
る場合を示している。

第４図において、各増幅器ＡＪは、゛関連する比較器Ｃ
Ｊの一部としても機能する。こねは、トランジスタＱ３
のコレクタと接続点１６および１８との間にそれぞれ接
続さねたトランジスタＱ７ＨおよびＱ、７ｓを有する対
応スイッチＳＪによって達成される。電圧ｖＨは、トラ
ンジスタＱ７Ｈのベースを駆動する。相補電圧ｖｓけ、
トランジスタＱ７３のベースを駆動する。増幅器ＡＪが
その絶対値増幅モードで動作するとき、信号ｖＨは、ト
ランジスタＱ、７Ｈをターンオンするのに適切な高電圧
にあり、反対の信号ＶＳけ、トランジスタＱ７３をター
ンオフするのに十分に低い電圧にある。したかつて、ト
ランジスタＱ３の電流源は、電流１ＧをトランジスタＱ
７Ｈを紅で差動部ＤＪへ供給する。一方、トランジスタ
Ｑ４の電流亦は、同様に電流よりをバッファ部ＢＪへ供
給する。

増幅器ＡＪは、電圧■Ｈを低電圧に低下させることによ
って、その比較モードを切換えて、トランジスタＱ７Ｈ
をターンオフする。これにより、トランジスタＱ、］、
ＡおよびＱＩＢへの作動電流を遮断するにわらトランジ
スタはターンオフして、入力信号Ｖ工Ｊ　オよＵ　（Ｖ
Ｕ　＋　ＶＬ　）　／　２　カトラ＞ジスタＱ２Ａおよ
びＱ２Ｂに影響を与えるのを阻止する。同時に、信号■
ｓは、高電圧に上昇して、トランジスタＱ７３をターン
オンする。こ′ＦＩＧゴ、トランジスタＱ８の電流源か
らの電流を、トランジスタＱ２ＡおよびＱ２Ｂに切す換
えて、こわらトランジスタのベースにおける増幅電圧差
をさら（こ増幅するようにする。

トランジスタＱ、２ＡおよびＱ２Ｂは、２進゛０”論理
状態または２進゛１”論理状態のいずねかでラッチする
。この論理状態は、信号ＶＳが高くなる直前に、メイン
ライン信号ＶＩＪが基準信号（ＶＵ　＋　ＶＬ　ｌ　／
　２を超えるか否かに依存している。

信号ｖＡＪおよびＶＢＪは、増幅器ＡＪの＠理状態を示
す相補信号として働く。

各比較器ＯＪは、増幅器ＡＪがラッチとして動作すると
きに、信号■ＡＪとＶＢＪとの間の電圧差を増幅する対
応比較増幅器ＦＪを有するのが好適である。この比較増
幅？５ＦＪけ、この増幅さねた電圧差を、デジタル信号
のビットＪを示す電流出力信号ＩＯＪに変換する。増幅
器ＦＪけ、また、電流出力信号ＩＯＪに対して相補的な
電流出力信号ＩＯＪを発生する。増幅器ＡＪが増幅モー
ドにあるとき、スイッチＳＪは、増幅器ＦＪに信号ＩＯ
ＪおよびＩＯＪをラッチさせる〇 増幅器ＦＪは、接続点４０を介して相互接続された１対
の差動入力トランジスタＱ８ＥおよびＱ８Ｆと、接続１
点４１２を介して相互接続された１対の交差結合された
記憶トランジスタＱ９ＥおよびＱ９Ｆと、同じ抵抗値Ｒ
８を有する抵抗Ｒ８ＦおよびＲ８Ｆと、トランジスタＱ
ＩＯおよび直列抵抗Ｒ９によって形、成さねた電流源と
、１対の出力トランジスタＱ］、ＩＥおよびＱＩＩＦと
、トランジスタＱ１２および直列抵抗ＲＩＯによって形
成さねた電流源とを具えており、こわら要素は全て第４
図に示すように接続さねているｆｌｊ制御電圧■Ｌｃの
ような電圧は、トランジスタＱ、１０の電流源を駆動す
る。バイアス電圧ＶＢは、トランジスタＱ１２の電流源
を駆動する。

比較器ＣＪのスイッチＳＪは、さらＧこ、１対のトラン
ジスタＱ１８ＨおよびＱ１３ｓを有している。こねらト
ランジスタのベースは、信号ＶＨおよび■ｓをそれぞね
受信する。トランジスタＱ１８ＨおよびＱ１８Ｂは、第
４図に示すように・、トランジスタＱ］、Ｏのコレクタ
と接続点４２および４０との間にそれぞれ接続されてい
る。

増幅器ＡＪがラッチとして動作するとき、信号■ｓは高
く、トランジスタＱ１８ｓをターンオンし且つトランジ
スタＱ８ＦおよびＱ８Ｆが信号ＶＡＪとＶＢＪとの間の
電圧差を増幅することができるようにする。トランジス
タＱ８ＥおよびＱ８Ｆのコレクタは、電圧ＶＡＪが電圧
ＶＢＪを超えるか否かによって、トランジスタＱＩＩＥ
およびＱＩＩＦの一方がターンオンし、他方がターンオ
フするように駆動する。電流出力信号工ＯＪは、トラン
ジスタＱ、ＩＩＫがターンオンされる場合には０”であ
り、反対ＯこトランジスタＱＩＩＥがターンオフされる
場合には“１″である。同様にζ電流出力信号ＩＯＪは
、トランジスタＱ、ＩＩＦがターンオフされる場合には
１　”であり、反対にトランジスタＱ、ＩＩＦがターン
オンされる場合には“０”である。同時に、信号■Ｈけ
低く、トランジスタＱｌ；３Ｈをターンオフする。こね
によって、トランジスタＱ９ＥおよびＱ９Ｆがターンオ
フする０ トランジスタＱ１８３は、信号■ｓか低くなるとターン
オフする。これによって、トランジスタＱ８ＥおよびＱ
８Ｆがターンオフし、電圧ＶＡＪおよびＶＢＪが増幅器
ＦＪに影春を与えるのを阻止する。同時に、トランジス
タＱ１８Ｈけ、信号ｖＨが高くなるとオンする。そして
、トランジスタＱ９ＥおよびＱ９Ｆをターンオンする。

こわらトランジスタは、交差結合されているので、信号
ＶＨが高くなったときに、電圧ＶＡＪが電圧ＶＢＪを超
えるか否かによって、°°０″または“°１”でラッチ
する。トランジスタＱ９ＦおよびＱ９Ｅのコレクタは、
トランジスタＱＩＩＥおよびＱＩＩＦを駆動して、こね
らトランジスタは、電流出力信号ＩＯＪおよび了。Ｊに
、データビットおよびその相補データビットを与え続け
るようにする０ スイッチＳＪは、サンプル−ホールド／レベルシフト回
路２０と協働して動作するのが好適である。信号ｖＨが
高いとき、回路２０は入力信号ｖ工、を電流値で保持す
る。このとき、増幅器Ａ１〜ＡＮけ増幅モードにあり、
一方、増幅器Ｆ１〜ＦＮはラッチとして動作して、先の
サンプリングのデジタル信号を発生する。信号ｖＨが低
くなると、サンプル−ボールド／レベルシフト回路２ｏ
は、アナログ信号■工をサンプルすることができる。こ
のとき、増幅器Ａ１〜ＡＮはラッチし、一方、増幅器Ｆ
１〜ＦＮは、そわらのデータビットを受信して増幅し・
デジタル信号を発生する。信号ｖＨが再び窩くなると、
増幅器Ｆ□〜ＦＮはラッチして同じデジタル信号を発生
し続ける。

好適には、Ｎは８である。電源電圧■ｃｃおよび■ＥＥ
は、そわそわ５および一５ボルトである。バイアス電圧
ＶＢは、−４ボルトである。抵抗ＲＵおよびＲＬは、共
に２５０オームである。電流源ＩＲは１ミリアンペアで
ある。Ｒ，、Ｒ，、Ｒ３−Ｒ，。

Ｒ６，Ｒ８け、そわそわ２００，８００，１１８゜２．
０００　、２００オームである。Ｒ６に等しい抵抗ＲＢ
は１，０００オームである。抵抗ＲＧ　、　Ｒ７。

Ｒ９、ＲＩＯは、共に５００オームである。各演算増幅
器ＥＧＣ；　、ＥＯｏ　、２６またはＥＬｃは・普通の
構成であり、１０，０００よりも大きい開ループゲイン
を有している。

第６図は、整合された増幅器Ａ１〜ＡＮのゲインを２に
非常に近づけ、またそれらのオフセットを非常に小さく
するフィードバック制御系を有する他のＡ／Ｄ変換器を
示している。各増幅器ＡＪおよびその関連比較器ＣＪは
、第８図および第４図で説明したものと同じように構成
し動作させるのが好適である。第６図の制御系において
も、増幅器Ａ□〜ＡＮと整合でれ、かつ、増幅器ＡＪと
同様に内部的に構成５され動作し得る増幅器ＡＧＯおよ
びＡｏｃを用いている。この制御系は、また、電源電圧
ＶＥＥと■Ｑｃとの間で動作する増幅器ＥＧｃおよびＥ
ｏｏを有している。第６図に示す変換器は、第３図およ
び第４図におけると同様に構成され且つ動作し得るＷ練
性制御回路３０を有している。回路２０．２２および２
８は、この変換器においても用いられているが、簡略化
する′ため第６図には示していない。

第６図において、電圧ＶＬ　、　（ＶＵ＋ＶＬ　ｌ／　
２およびｖＵけ、外部の分圧器〔図示せず）によって発
生するのが好適な一定値である。信号骨として供給され
る。増幅器ＡＧｃへの他の入力信号は、信号ＶＵである
。

本実施例におけるゲイン制御系は、オフセット制御系か
らほとんど分離されている。このゲイン制御系において
は、増幅器ＡＧｃおよびＥＧｃは、第８図について説明
したと同様に機能する。

オフセット制御系においては、増幅器ＡＯＯは■Ｌ＋■
ｏｓの値で出方信号■ｏｏｃを発生する。増幅器Ｅｏｃ
の反転大刀端子および非反転大刀端子にそねぞね供給さ
ねる出力信号■ｏｏｃおよび端点信号ＶＬに応じて、増
幅器Ｅｏｏけ、増幅器Ａ。Ｃの電源電圧入力端子にフィ
ードバックぎねるオフセント制御（誤差）信号■Ｅｏｃ
を発生する。オフセットＶＯ８が正であわば、電源電圧
ｖＥｏａは減少する。

これは、オフセットＶＯ３を０に近づくように減少させ
る。オフセットＶＯ３が負であれば、逆の現象が起こる
。オフセット制御信号ＶＥＯＯは、電源電圧として増幅
器Ａ１〜ＡＮおよびＡＧｃへ供給ざね、これにより、こ
れら増＠器の整合の故にそねらのオフセットを０に近づ
ける。

符に、ＶＥＯＯおよびＶＯＯＯをそれぞれ第４図の■ｃ
ｃおよびＶＯＪの代りに用いると、ｖｏｏｃはｖｇｏｃ
−にと等しくなる。ここで、ｋは、増幅器Ａｏｃへの入
力が平衝するような定数である。したがって、ＶＥＯＯ
−ｖｏｓは、ＶＬ　＋　ｋに等しくなる。ＶＬはこの場
合一定であるので、出力信号ｖｏｏｃが減少すると、オ
フセットＶＯ３を減少し、反対に出力信号ＶＯＯＯが増
加するとオフセットＶ０３　Ｔｒ：　Ｎ　加Ｔる０ 第７図は、第８図で説明した種類のゲイン／オフセット
制御用の複合フィードバック糸を有する他の絶対＠　Ａ
　／　Ｄ変換器を示す。第３図の変換器との主な差異は
、この変換器が異なった絶対値アルゴリズムを使用して
いることである。第７図においては、第３図の要素とは
多少異なる要素を示すためにダッシュ符号を用いている
。第３図におけると同様に動作する要素については、こ
こではほとんど説明を省略する。

整合された絶対値差動増幅器Ａ１′〜ＡＮ’の列は、対
応する比較器０１〜ＯＮと協働してＡ／Ｄ変換を実行す
る。ゲイン／オフセット制御系は、増幅器Ａ１’〜ＡＮ
’に整合された絶対値差動増幅器ＡＧｃ・およびＡＯ（
３’を用いている。各増幅器ＡＪ’　−Ａ、Ｇｃ’また
はＡｏａ’は、第３図および第４図の各増幅器ＡＪ　。

ＡＧＯまたはＡｏｃと同様に内部的に構成され且つ基本
的に動作し得る。増幅器Ａ０′〜ＡＮ’　＝　ＡＧＯ’
およびＡＯＯ’は、全て同一のゲインを有している。直
線性制御回路８０は、第３図および第４図と同様に動作
する。回路２０．２２および２８は、第７図には示して
いないが、この変換器に組み入れらねている。

各増幅器ＡＪ’　、ＡＧＯ’またはＡＯＯ’の所望のゲ
インは、２とは異なっている。これは、第４図に示した
絶対値増幅器の抵抗のいくつかについて、前記値を変換
することにより行わねる。各主絶対値差動増幅器ＡＪ’
は、通常互いに異なる基準入力信号ＶＲＪを受信する。

各基準入力信号ＶＲＪは、分圧器４４の上側抵抗Ｒ１′
〜ＲＮ’と下側抵抗Ｒｏ′との組における抵抗ＲＪ’の
下側端から供給される。信号ＶＵは、分圧器４４の上側
端に供給され、一方、分圧器の下側端は、信号ＶＬを供
給し、この信号は雷、流源ＩＲ’を経て電源電圧ＶＥＥ
に供給されている。副絶対値差動増幅器ＡＧＯ’は、分
圧器４４の異なる点から１対の信号を受信し、一方、増
幅器ＡＯＯ’は、分圧器４４の一点から供給される同じ
値の１対の入力信号を受信する。

例えば、このＡ／Ｄ変換器は、増幅器ＡＩ′〜ＡＮ’。

ＡＧＯ’およびＡＯＧ’の全てが所望のゲイン１を有す
る絶対値アルゴリズムを用いることができる。（この場
合、要素Ａ□’　−ＡＮ’　＋　ＡＧｃ’およびＡＯＧ
’については６バツフア”と言うのが適切な表現である
かもしれないが、こわら要素は半導体用語でけ°′増幅
器″と称されている。）この場合、各入力信号■ＲＪけ
、ＶＬ　＋　（ＶＵ　　ＶＬ　）　／　２　　である。

分圧器４４の各抵抗ＲＪ’の抵抗値は、抵抗Ｒｏ′の抵
抗値２Ｎ−Ｊ倍である。

第７図に示すゲイン制御系は、第３図におけるゲイン制
御系と同様に動作する。増＃Ａ器ＡＧＯ’のゲイン制御
入力端子への同一種類のフィードバック路は、そのゲイ
ンを所望のゲインとなるようにする。増幅器Ａ工′〜Ａ
Ｎ’およびＡＯＱ’のゲイン制御入力端子へのこのフィ
ードバック路の分岐は、増幅器の整合の結果そわらのゲ
インを所望のゲインとなるようにする。

第７図に示すオフセット制御系は、また、第８図におけ
ると同様に動作する。増幅器Ａｏｃ’は、ＶＬ　＋　Ｖ
Ｏ８の値の出力信号ｖｏｏｃを発生する。信号ｖｏｏｃ
とＶＬとの間の電圧差に応じて、増幅器ＥＯｃは分圧器
４４の最上部に電圧■Ｕを与える。信号ｖＵけ、オフセ
ット■ｏｓが０でない場合、その公称値とは異なる。こ
の公称値との差は、端点信号ｖＬを含む分圧器４４の各
点において反映される。

増幅器ＥＧｃへの端点信号ＶＬのフィードバックは、オ
フセットを０に近づけるためにこの増幅器が信号ＶＵ　
（および信号ＶＬをも）を調整するようにする。

したがって、増幅器Ａ１′〜ＡＮ’およびＡＧＯ’のオ
フセットは、整合の故に０に近づけられる。増幅器Ａ□
′〜ＡＮ’の動作に適した基準入力信号ＶＲＩ〜ＶＲＮ
の値は、第３図に示した増幅器と類似の増幅器ＡＧｏ’
およびＥＧＯをさらに有する制御路によって決定される
。

本発明Ａ／Ｄ変換器の種々の要素の製造方法は、半導体
技術の分野では良く知られている。これら各要素は、半
導体ウェファ上で能動領域を分割するためにＰＮ接合分
離を用いる通常の処理技術に従って、モノリシック集積
回路として製造するのが好適である。絶対値増幅器は、
はぼ同様の構成位置関係となるようにウェファ上に全て
１列に１置される。

以上、本発明を、特定の実施例について説明したが、こ
れら説明は実施例を説明するものであって、本発明の範
囲を限定するものと解すべきではない。例えば、上述さ
れたものとけ反対の極性を有する半導体要素を用いても
同様の結果を達成することができる。また、全てのバイ
ポーラ回路配置の一部に金属酸化物半導体要素を用いる
こともできる。このような種々の変形、変更、および応
用は、本発明の範囲と精神から逸脱することなく当業者
によって行うことができる。

【図面の簡単な説明】

第１図は、各絶対値差動増幅器が所望のゲイン２を有す
る従来技術の絶対値Ａ／Ｄ変換器のブロック図、 角）、２図目ゴ、第１図に示す変換器に用いることがで
きる従来技術の絶対値差動増幅器の回路図、第３図は、
各絶対値差動増幅器が、所望のゲイン２を有し、ゲイン
／オフセット制御が、複合フィードバック系によって達
成される本発明絶対値Ａ／Ｄ変換器のブロック図、 第４図は、第３図、第６図または第７図に示す本発明変
換器に適した絶対値差動増幅器と関連直線性制御回路と
の回路図、 第５図は、第４図に示す直線性制御回路を用いた結果得
られる増幅器出力、入力電圧のグラフを示す図、 第６図は、各絶対値差動増幅器が、所望のゲイン２を有
し、かなり分離されたフィードバック回路がゲインおよ
びオフセット制御を与える本発明Ａ／Ｄ変換器のブロッ
ク図、 第７図は、各絶対値差動増幅器か、２とは異なる所望の
ゲインを有し、ゲイン／オフセット制？ｉｌＵが複合フ
ィードバック糸Ｇこよって達成される本発明Ａ／Ｄ変換
器のブロック図である。 ２０・・・サンプル−ホールド／レベルシフト回路２２
．２８・・・インピーダンス整合回路２４・・・分圧器
　　　　　　２６・・・演算増幅器８０・・・直線性制
御回路　　３２１４０・・・接続点ＡＪ・・・主絶対値
差動増幅器 ＡＧｃ・・・副絶対値差動増幅器 ＡＯＯ・・・絶対値差動増幅器 ＣＪ・・・比較器　　　　　　ＢＪ・・・バッファ部Ｄ
Ｊ・・・差動増幅部　　　ＥＯＣ９ＥＧＯ・・・演算増
幅器ＦＪ・・・比較増幅器　　　　ＩＲ・・・電流源、
Ｑ、・・・トランジスタ　　　Ｒ・・・抵抗ＳＪ・・・
スイッチ。

Claims (1)

1. 【特許請求の範囲】 Ｌ　アナログ信号をデジタル信号に変換する装置であっ
   て、最初の増幅器から最終の増幅器まで連続的に構成、
   された主絶対値差動増幅器列の各増幅器が、一方かメイ
   ンライン信号で他方が基準信号である１対の入力信号間
   の電圧差の絶対値を増幅することによって出力信号を発
   生し、前記アナログ信号を前記最初の増幅器へのメイン
   ライン信号とし、前記最終の増幅器を除く各増幅器の出
   力信号を次段の増幅器へのメインライン信号とし、比較
   手段が、前記各増幅器へのメインライン信号がその基準
   信号を超えるか否かを決定することによって前記デジタ
   ル信号を発生するアナログ信号をデジタル信号に変換す
   る装置において、ゲイン制御系が、 互いに整合された前記各主絶対値差動増幅器に整合され
   、１対の入力信号から副出力信号を発生する副絶対値差
   動増幅器と、 この副絶対値差動増幅器のゲインが所望のゲインにある
   ときに、前記副出力信号とこの副出力信号にほぼ同一の
   ベースライン信号との間の電圧差に応じて、前記副絶対
   値差動増幅器のゲインを所望のゲインに非常に近づけて
   安定させるために前記副絶対値差動増幅器へ戻る信号路
   を制御し、かつ、前記主絶対値差動増幅器のゲインを所
   望のゲインに非常に近づけて安定させるために前記主絶
   対値差動増幅器への信号路を制御するゲイン制御信号を
   発生するゲイン制御フィードバック手段とを具えること
   を特徴とするアナログ信号をデジタル信号に変換する装
   置。 λ　特許請求の範囲第１項に記載のアナログ信号をデジ
   タル信号に変換する装置において、オフセット制御系が
   、 他の増幅器に整合さね、はぼ等しい１対の入力信号から
   さらに他の出力信号を、この出力信号がオフセラ；・よ
   り小さい値だけ端点レベルと異なるように発生するさら
   に他の絶対値差動増幅器と、 前記さらに他の出力信号と前記端点レベルにある端点信
   号との間の電圧差に応じて、オフセットをＯに近づけ且
   つこれにより他の増幅器のオフセットをＯに近づけるた
   めに、前記オフセット制御系へ戻る少なくとも１つの信
   号路を制御するオフセット制御信号を発生するオフセッ
   ト制御フィードバック手段とを具えることを特徴とする
   アナログ信号をデジタル信号に変換する装置。 ８　特許請求の範囲第２項に記載のアナログ信号をデジ
   タル信号に変換する装置において、前記オフセット制御
   フィードバック手段が、前記ざらに他の出力信号および
   ＳｉＪ記端置端点信号じて前記オフセット制御信号を発
   生する演算増幅器と、 一端が前記オフセット制御信号を受信し、前端が前記端
   点信号を供給し、前記副絶対値差動増幅器への入力信号
   と前記ベースライン信号とが取り出される分圧器と、 前記副出力信号および前記ベースライン信号に応じて前
   記ゲイン制御信号を発生する演算増幅器と、 前記ゲイン制御信号を前記各絶対値差動増幅器のゲイン
   制御入力端子に伝送する手段とを具えることを特徴とす
   るアナログ信号をデジタル信号に変換する装置。 侃　特許請求の範囲第３項に記載のアナログ信号をデジ
   タル信号に変換する装置において、前記基準信号を、前
   記分圧器の少なくとも１点から取り出すことを特徴とす
   るアナログ信号をデジタル信号に変換する装置。 ＆　特許請求の範囲第４項に記載のアナログ信号をデジ
   タル信号に変換する装置において、所望ゲインを正確に
   ２とし、前記基準信号を全て前記分圧器の中間の単一点
   から取り出すことを特徴とするアナログ信号をデジタル
   信号に変換する装置。 ６　特許請求の範囲第２項に記載のアナログ信号をデジ
   タル信号に変換する装置において、前記比較手段が、 前記主絶対値差動増幅器と、 前記各主絶対値差動増幅器を、［ａ）主絶対値差動増幅
   器へのメインライン信号が基準信号を超えるか否かによ
   って１対の２進論理状態の一方を採り、（ｂ）採らねた
   論理状態に対応し、力）つ、前記デジタル信号のビット
   部を表す少なくとも１つの信号を発生するラッチとして
   切り換え可能に動作し得るようにする切換え手段とを具
   えることを特徴とするアナログ信号をデジタル信号に変
   換する装置。 ７、　特許請求の範囲第６項に記載のアナログ信号をデ
   ジタル信号に変換する装置において、前記各主絶対値差
   動増幅器がラッチとし動作するときＧこ、採られた論理
   状態に対応する１対の相補信号を発生し、 前記比較単段が、さらに、前配主絶対値差動増幅器に１
   対１に対応する複数の比較増幅器を有し、各比較増幅器
   が、（ａ）対応する主絶対値差動増幅器がラッチとして
   動作するときに、この主絶対値差動増幅器からの相補信
   号を比較し、（ｂ　’ｌこの比較の結果に基づいて、デ
   ジタル信号のデータビットを発生し、前記切換え手段が
   、ざらに、前記各比較増幅器を、対応する主絶対値差動
   増幅器がラッチとして動作しないときに、比較増幅器か
   らのデータビットを発生し続けるラッチとして切り換え
   可能に動作し得るようにすることを特徴とするアナログ
   信号をデジタル信号に変換する装置。 ８　特許請求の範囲第２項に記載のアナログ信号をデジ
   タル信号に変換する装置において、前記各主絶対値差動
   増幅器が、１対の第１抵抗と、第１電源電圧に結合さね
   た第１電流源と、エミッタが前記第１抵抗を介して前記
   第１電流源にそれぞね結合さね、ベースが主絶対値差動
   増幅器への入力信号にそれぞね応答する１対の同−極性
   の第１パイボーラトランジスタと、前記第１電源電圧に
   結合さねた第２電流源と、１対の第２抵抗と、１対の第
   ８抵抗と、エミッタが主絶対値差動増幅器からの出力信
   号を供給するために前記第２電流源に結合さね、ベース
   が前記第１バイポーラトランジスタのコレクタにそれぞ
   れ結合さね、コレクタがｎＩＩ記第２抵抗を介して自身
   のベースにそねぞわ交差結合さね、ざらに前記第８抵抗
   を介して第２　ｉｆ？、　＃？ｊＪ圧にそねぞれ結合さ
   ねた１対の同一極性の第２バイポーラトランジスタとを
   具え、前記第１電流源が、前Ｈ１ゲイン制制御量に応答
   する同一極性の第３バイポーラトランジスタを具えるこ
   とを特徴とするアナログ信号をデジタル信号に変換する
   装置。 ９　特許請求の範囲第８項に記Ｍをのアナログ信号をデ
   ジタル信号に変換する装置において、前記副絶対値差動
   増幅器と前記さらに仙の絶対値差動増幅器とが、前記主
   絶対値差動増幅器と同様に前記ゲイン制御信号に応答す
   ることを特徴とするアナログ信号をデジタル信号に変換
   する装置。 １０　　特許請求の範囲第９項に記載のアナログ信号を
   デジタル信号に変換する装置において、前記比較手段が
   、 前記主絶対値差動増幅器と、 前記各主絶対値差動増幅器を、ｆａｌ主絶対値差動増幅
   器へのメインライン信号が基準信号を超えるか否かによ
   って１対の２進論理状態の一方を採り、（ｂ）採られた
   論理状態ニ対応し、かつ、前記デジタル信号のビット部
   を表す少なくとも１つの信号を発生するラッチとして切
   り換え可能に動作し得るようにするために、前記第１電
   流源からの電流をｉｌ［記載１バイポーラトランジスタ
   から前記第２バイポーラトランジスタに選択的に切り換
   える切換え手段とを具えることを特徴とするアナログ信
   号をデジタル信号に変換する装置。 ＩＬ　　特許請求の範囲第１０ｉに記載のアナログ信号
   をデジタル信号に変換する装置において、前記各主絶対
   値差動増幅器がラッチとして動作するときに、採られた
   論理状態に対応する１対の相補信号を発生し、 前記比較手段が、さらに、前記主絶対値差動増幅器に１
   対１に対応する複数の比較増幅器を有し、各比較増幅器
   が、（ａ）対応する主絶対値差動増幅器がラッチとして
   動作するときに、この主絶対値作動増幅器がらの相補信
   号を比較し、（ｂ）この比較の結果に基づいて、デジタ
   ル信号のデータビットを発生し前記切換え手段が、さら
   に、前記各比較増幅器を、対応する主絶対値差動増幅器
   がラッチとして動作しないときに、比較増幅器がらのデ
   ータビットを発生し続けるラッチとして切り換え可能に
   動作し得るようにすることを特徴とするアナログ信号を
   デジタル信号に変換する装置。 １ｍ　　特￥ｆｄｎ求の範囲第８項に記載のアナログ信
   号をデジタル信号に変換する装置において、１Ｂが前記
   第２電流源から前記第２バイポーラトランジスタを流れ
   る電流であり、Ｒ８が抵抗値がほぼ等しい前記第８抵抗
   のいすねかの抵抗値であり、Ｔがアナログ信号をデジタ
   ル信号に変換する装置の温度であるパラメータよりＲ８
   ｑ／ｋＴを、１．５〜１．７の範囲にあるようにする直
   線性制御手段を具えることを特徴とするアナログ信号を
   デジタル信号に変換する装置。 １８　　特許請求の範囲第８頂に記載のアナログ信号を
   デジタル信号に変換する装置において、前記第２電流源
   が、前記第１電源電圧と前記第１抵抗との間にエミッタ
   ーコレクタが結合された同一極性の第４バイポーラトラ
   ンジスタを具え、主絶対値差動増幅器への入力信号の絶
   対値とその出力信号の絶対値との間に直線関係を与える
   直線性制御信号によって前記第４バイポーラトランジス
   タのベースを駆動する直線性制御手段を具え、この直線
   性制御手段が、 第４抵抗と、 エミッタが、前記第４抵抗を介して前￥第１電源電圧に
   結合され、コレクタが前記第２を原電圧に結合された同
   一極性の第５バイポーラトランジスタと、 エミッタが第１電諒電圧に結合され、ベースが前記第５
   バイボーラトランジスタノペースに結合され、コレクタ
   が前記第２電諒電圧に結合された同一様性の第６バイボ
   ーラトランジスタと、 コレクターエミッタ電流を互いにほとんど等しく保持し
   ながら、前記第５および第６バイボーラトランジスタの
   ベースを駆動し、がっ、前記直線性制御信号を供給する
   手段とを具えることを特徴とするアナログ信号をデジタ
   ル信号に変換する装置。 １４　　特許請求の範囲第１３項に記載のアナログ信号
   をデジタル信号に変換する装置において、Ｒ８が抵抗値
   のほぼ等しい前記第８抵抗のいずれかの抵抗値であり、
   Ｒ４が前記第４抵抗の抵抗値であり、ＭＢが前記第６バ
   イボーラトランジスタに対する前記第４バイポーラトラ
   ンジスタのエミツタ面積比であり、ＭＱが前記第６バイ
   ボーラトランジスタに対する前記第５バイポーラトラン
   ジスタのエミツタ面積比であるパラメータ（Ｒ３／Ｒ４
   ）　１ＭＢ１ｎＭｃを１．５〜１．７の範囲にあるよう
   にしたことを特徴とするアナログ信号をデジタル信号に
   変換する装置。 １五　特許請求の範囲第１４項に記載のアナログ信号を
   デジタル信号に変換する装置において、前記副絶対値差
   動増幅器および前記さらに他の絶対値差動増幅器が前記
   主絶対値差動増幅器と同様に前記直線性制御信号に応答
   することを特徴とするアナログ信号をデジタル信号に変
   換する装置。 １６　　特許請求の範囲第２事に記載のアナログ信号を
   デジタル信号に変換する装置において、前記絶対値差動
   増幅器にＮ５源電圧を供給してこねら増幅器を付勢し、
   前記フィードバック手段が、 前記さらに他の出力信号と前記端点信号とに応答して前
   記オフセット制御信号を発生する演算増幅器と、 前記オフセット制御信号を電ｍ電圧として前記各絶対値
   差動増幅器に伝送する手段と、前記副出力信号とｎｉＩ
   記ベースライン信号トに応答して前記ゲイン制御信号を
   発生する演算増幅器と、 前記ゲイン制御信号を、前記各絶対値差動増幅器のゲイ
   ン制御入力端子に伝送する手段とを具えることを特徴と
   するアナログ信号をデジタル信号に変換する装置。