JPS59181796A - 集線分配方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、時分割によりデータを扱う集線分配方式に
関する。

〔発明の技術的背景とその問題点〕

構内交換機（Ｐｒｉｖａｔｅ　Ｂｒａｎｃｈ　Ｅｘｃｈ
ａｎｇｅ：以下ＰＢＸと略す。）を用いたネツトワーク
を形成する際に、全端末と、又は全ての建屋又は階より
直接にＰＢＸまで配線を施すことは、非常に困難な作業
であり、利用の便が悪い。

そこで、第１図に示されるように、各建屋、各階に集線
分配装置（１１）を設け、この集線分配装置（１１）に
複数の電話等の端末（１３）からの音声データは、集線
分配装置（１１）において時分割多重され、１本ずつの
集線伝送路（１７）及び分配伝送路（１５）により中央
装置（１９）とデータの伝送を行う。

このようなシステムを形成すると、基幹となる中央装置
（１９）及び集線分配装置（１１）から成る系の敷設が
容易である。更に、端末（１３）は、最も近い箇所に設
置された集線分配装置（１１）に接続するだけで、ＰＢ
Ｘを中心とする系に組み込まれ、交換網の柔軟性は非常
に高くなる。

しかし、このような系においては、１本の伝送路（１５
），（１７）を時分割で用いるために避けがたい欠点を
有する。すなわら、端末が接続された伝送路（１５），
（１７）上の位置により信号の伝送時間に差がでること
、及び伝送路（１５），（１７）のあらゆる点に集線分
配装置（１１）が接続されることにより、伝送路（１５
），（１７）上で信号の衝突又は余剰空白が生じてしま
うのである。

これを詳細に述べる。中央装置（１９）から集線分配装
置（１１）へ向かう信号、すなわち、分配伝送路（１１
）上の信号は、第２図（ａ）に示されるように、同期信
号部分ＳＯａとデータ信号部分ＤＯａから成る。同期信
号部分ＳＯａは、中央装置（１９）から、Ａという集線
分配装置（１１）へ向かう信号であることを示す。この
ような信号が時分割多重されて分配伝送路（１７）上を
伝送される。

各集線分配装置（１１）では、自分あての同期信号部分
ＳＯａを検出したなら、すぐに信号集線伝送路（１５）
に送出するものとする。集線伝送路（１５）上の信号は
、第２図（ｂ）に示されるように、同期信号部分ＳＩａ
、データ信号部分ＤＩａから成る。同期信号部分ＳＩａ
は、Ａという集線分配装置（１１）から中央装置（１５
）へ向かう信号であることを表わす。

さて、Ａという集線分配装置（１１）が、伝送路（１５
），（１７）上で、中央装置（１９）と最も遠い点（遠
端点と呼ぶ。）に接続され、Ｂという集線分配装置（１
１）が、伝送路（１５）、（１７）上で、中央装置（１
９）に最も近い点（近端点と呼ぶ。）に接続されている
ものとする。ただし、近端点と、中央装置（１９）との
間の信号の伝送遅延時間は、零とし遠端点と中央装置（
１９）との間の信号の伝送遅延時開をｔｌとする。

このとき、第２図（ａ）に示されるように、中央装置（
１３）から、Ａ，Ｂの集線分配装置（１１）に向かう信
号を間隔γで、分配伝送路（１７）上に送出したとする
。

又、集線分配装置は中央装置から自分宛の信号を受信し
てから一定時間後（第２図では同期信号を検出したらす
ぐに）信号を中央装置へ向つて送信するとする。

すると、遠端点の集線分配装置（１１）（Ａ）から送出
される信号は、中央装置（１９）へ入力する際に、第２
図（Ｃ）に示されるように、近端点に集線分配装置（１
１）（Ａ）があつたと仮定した場合の信号第２図（ｂ）
に比べて２ｔｌだけ遅れる。又、近端点の集線分配装置
（１１），（１３）から送出される信号は、中央装置（
１９）へ入力する際に、第２図（ｄ）に示されるように
なり、時間遅れはない。

したがつて、分配伝送路（１７）上の信号の間隔γが２
ｔｌより小さいと集線伝送路（１７）上で信号は、重な
り合い（衝突）、γが２ｔｌより大きいと、集線伝送路
（１５）上で信号間に空白が生じてしまう。

信号の衝突は信号の伝送にとつて好ましくないのは当然
である。信号間に空白が生じると、実際に信号を送れる
割合が減少してしまい、効率が悪くなる。更に、一対の
伝送路（１５），（１７）に接続される集線分配装置（
１１）の数を少なくしなけれはならない事にもなる。

これを解決する手段として、隣接する集線分配装置（１
１）を伝送路（１５），（１７）に接続する２点間の伝
送遅延時間を測定し、信号の衝突がおきないように、分
配伝送路（１７）上の信号間の空白時間（スペース）を
設定するのも有効である。例えば、２点間の伝送遅延時
間がｔａｂとすると、中央装置（１９）から集線分配装
置（１１）へ向かう分配伝送路（１７）上の信号間のス
ペースを２ｔａｂ以上の適当な値とすればよい。

しかしながら、このような手段によつては、系を柔軟に
構成することができない。例えば、集線分前装置（１１
）を追加する場合には、遅延時間を測定し、信号の発生
時間を変更する等のシステムの大幅な変更が必要となつ
てしまつた。

〔発明の目的〕

この発明は、以上の欠点を除去し、新規で柔軟な集線分
配方式を提供することを目的とする。

〔発明の概要〕

この発明は、中央装置からの一対の伝送路に対し、複数
の集線分配端末を接続するシステムを提供する。第１の
伝送路は、各集線分配端末からの信号を時分割的にのせ
て、中央装置に伝送し、第２の伝送路は、中央装置から
各集線分配端末（２１）へ向かう信号を時分割的にのせ
て伝送する。

このようなシステムにおいて、中央装置において、第１
の伝送路上の信号の衝突を検出し、この衝突を制御する
ために、集線分配端末から中央装置への信号の送出時間
を補正することが特徴である。

これを実現するために、中央装置に、衝突検出回路及び
制御信号発生回路とを有し、集線分配端末に、制御信号
検出回路及び信号送出時間制御回路とを有している。

すなわち、衝突検出回路において、第１の伝送路上の信
号が、中央装置内の第１の受信手段に入力する際に信号
間に衝突があるかないかを検出する。この検出結果を、
集線分配端末へ知らせるために、検出結果を担持した制
御信号を制御信号発生回路で生成し、集線分配端末へ送
る。

集線分配端末では、制御信号検出回路において、この制
御信号を検出し、信号送出時間制御回路に送る。信号送
出時間制御回路では、この制御信号に応じて、集線分配
端末から送出する信号のタイミングを補正する。

送出タイミングが補正された信号は、再び中央装置へ向
かい、第１の受信手段に入力する際に、衝突が生じたな
ら再び制御が施される。

〔発明の効果〕

この発明では、信号の衝突を検出し、この検出結果に応
じて集線分配端末から中央装置への信号の送出タイミン
グを補正するので、信号の衝突が制御できる。しかも、
第１及び第２の伝送路上のどの位置に集線分配端末が接
続されるかにはよらない。したがつて、一対の伝送路に
、新たに集線分配端末を接続したとしても、信号の衝突
は、すみやかに制御されうる。

〔発明の実施例〕

次に、この発明の一実施例を示す。この実施例では、中
央装置として構内交換機を用いたシステムに関する。

このシステムは、第３図に示すように、中央装置（３２
）と、集線分配装置（３３）と、端末（３５）とから成
る。

端末（３５）は、例えば、電話である。特許請求の範囲
での集線分配端末とは、１つの集線分配装置（３３）と
とこれに接続する少なくとも１つの端末とから成る手段
である。

中央装置（３１）は、交換能力を有している。この中央
装置（３１）からの分配伝送路（３７）、集線伝送路（
３９）に対して、導入路（４１ａ）、（４１ｂ）を介し
て複数の集線分配装置（３３）が接続されている。集線
分配装置（３３）は、複数の端末（３５）からの情報を
時分割多重化して集線伝送路（３９）上に送出する能力
と、分配伝送路（３７）からの信号を各端末（３５）に
分配する能力とを有する。なお、集線伝送路と分配伝送
路は別々のケーブルである必要はなく、一本のケーブル
を帯域分割して使用してもかまわない。

前述のように、この発明では、中央装置（３１）におい
て伝送路（３７）、（３９）上での信号の衝突を検出す
る。

この検出結果は、集線分配装置（３３）に送られる。集
線分配装置（３３）では、この検出結果に応じて送信す
る信号ワードのタイミングを制御する。

すなわち、伝送路（３９）上での信号が検出されたなら
、集線分配装置（３３）からの送信タイミングを変化さ
せ伝送路（３９）上での信号の衝突をなくすようにでき
る。

次に、中央装置（３１）について説明する。第５図には
、この中央装置（３１）の好ましい実施例を示す。集線
伝送路（３９）は、受信器（４１）に接続される。この
受信器（４１）は、集線伝送路（３９）上の信号を論理
レベルに変換する。受信器（４１）の出力は、同期信号
検出回路（４３）に入力される。同期信号検出回路（４
３）は、集線伝送路（３３）から中央装置（３１）に入
力する（４３）は、どの集線分配装置（３３）からのも
のであるかを検出する。

集線伝送路（３９）上の信号は、衝突検出回路（４５）
、スペースオーバー検出回路（４７）にも入力される。

衝突検出回路（４５）は、集線伝送路（３９）上の信号
の衝突を検出する。スペースオーバー検出回路（４７）
は、集線伝送路（３９）上の信号の間の空白を検出する
。

この衝突検出回路（４５）、スペースオーバー検出回路
（４７）からの出力は、同期信号検出回路（４３）の出
力と共に、制御信号発生回路（４９）に入力される。制
御信号発生回路（４９）は、信号間の衝突、空白の有無
に応じた信号を発生する。

一方、受信器（４１）の出力は、分配回路（７５）に入
力する。分配回路（７５）は、時分割多重された信号を
個々に分け、伝送する集線分配装置（３３）毎に送出力
する。

この分配回路（７５）の出力は、交換機（７７）に入力
する。この交換機（７７）は、個々の電話（３５）まで
の信号に分け、交換処理を行い、再び集線分配装置（３
３）毎の信号にし出力する。

この交換機（７７）の出力は、多重化回路（５３）に入
力する。この多重化回路（５３）では、交換機（７７）
からの出力をデータ信号部として、これに同期信号、前
述の制御信号発生回路（４９）からの制御信号を付かす
る。更に、各集線分配装置（３３）へ向かう信号を１ワ
ードとし、複数のワードを時分割多重する。これについ
ては、後述する。

この多重化回路（５３）の出力は、送信器（５５）に入
力される。この送信器（５５）は、多重化回路（５３）
により多重化された信号を、分配伝送路（３７）上に出
力する。分配伝送路（３７）上の信号、すなわち、各集
線分配装置（３３）へ送出される信号は、前述の制御信
号を含んでいることが重要である。又、この制御信号は
、集線伝送路（３９）上の信号の衝突ばかりでなく、信
号間の空白（スペースオーバー）をも情報としてつくら
れている点がこの実施例の特徴である。

しかし、この制御信号の形態は、衝突検出信号、スペー
スオーバー信号そのものである必要はない。

以下、中央装置（３１）の各部について説明していく。

まず、集線伝送路（３９）上の信号は、各集線分配装置
（３５）から送信され、中央装置（３１）へ向かう信号
であり、ワード単位で構成される。この信号のワード構
成は、第６図で示されるように、同期信号部分ＳＩｉと
データ信号部分ＤＩｉとから成る。同期信号部分ＳＩｉ
は、ｉ番目の集線分配装置（３３）から来た信号を表わ
す。ｉは集線分配装置（３３）の番号を表わす添字であ
る。

これらのワードが、集線分配装置（３３）の数だけ集合
し、１フレームを構成している。この時、これらのワー
ドは時分割多重されている。

このような信号（分配伝送路（３７）及び集線伝送路（
３９）上）には、種々の符号化方式，変調方式が考えら
れる。それに応じて衝突の検出方法はわかつてくる。こ
の実施例では、伝送路（３７），（３９）上の信号には
ダイ・フエーズ符号化か施されている。

ダイ・フエーズ符号とは、２進「０」に対応して、タイ
ムスロツトの中央で、０レベルから１レベルへ又は、１
レベルから０レベルへと変化させることにより表わす。

２進「１」に対応して、タイム・スロツト全域でレベル
変化がなく、例えば、０レベルのまま１レベルのままの
信号によつて表わす。又、タイム・スロツトの切れ日で
は、必らずレベル変化がある。更に、信号がない箇所で
は、０レベルに保持されているものとする。

今、「０１０１１１００１０」という信号列を集線伝送
路（３９）で伝送するとする。時刻ｔ１乃至ｔｎにこれ
らの信号が発生しているとすると、上述のダイ・フエー
ズ符号が施されると、第７図（ｂ）に示すような信号と
なる。この信号が、実際の集線伝送路（３９）上の信号
である。

前述のように、集線伝送路（３９）上の信号は衝突して
いることもあり、又信号間のスペースも必要以上になる
こともある。この実施例では、集線伝送路（３９）上の
信号の衝突及びスペースを、以下のような衝突検出回路
（４５）、スペースオーバー検出回路（４７）で検出し
ている。

衝突検出回路（４５）は、第７図に示されるように低域
通過フイルター（以下ＬＰＦと略す。）（５７）と、第
１の比較器（５９）、第１のモノマルチバイブレーター
（６１）とから成る。

第６図（ｂ）に示されるようなダイ・フエーズ符号化に
おいて、信号が伝送されなければ伝送路上の信号は０レ
ベルである。しかし、信号が伝送されれば、少なくとも
直流分が発生する。そこで、ＬＰＦ（５７）に第６図（
ｂ）に示される信号が入力されると、第６図（ｃ）に示
されるような信号が出力として得られる。

そこで第６図（ｄ），（ｅ）のような２つの信号が集線
伝送路（３９）上に発生したとする。集線伝送路（３９
）にでは、二つの信号が重なつて第６図（ｆ）に示され
る信号として伝送され、ＬＰＦ（５７）に入力される。

すると、ＬＰＦ（５７）の出力は亮６図（ｇ）に示され
るような信号となる。第６図（ｄ），（ｅ）に示される
信号は各々直流分を持つているので、ＬＰＦ（５７）の
出力は、衝突によつて約２倍になる。伝送路では、低域
周波数の方が通り易い。したがつて、伝送路（３９）が
長くとも、第６図（ｇ）に示されるような信号は正しく
検出できる。

そこで、第１の比較器（５９）において、第１の閾値Ｓ
Ｈ１を設定する。この閾値ＳＨ１は、１つの信号による
直流分の振幅りに対して、１５Ｄと設定しておく。

第１の比較器（５９）には、ＬＰＦ（５７）の出力が入
力され、第１の閾値ＳＨ１が基準信号とされる。したが
つて、集線伝送路集上で２つの信号が重なつたとき、す
なわち、２つの信号が衝突したとき、第１の比較器（５
９）の出力が「１」となる。

この第１の比較器（５９）の出力「１」は、第１のモノ
マルチバイブレータ−（６１）をセツトする。第１のモ
ノマルチバイブレーター（６１）は、所定時間幅のパル
ス信号である衝突検出信号を発生する。

一方、スペースオーバー検出回路（４７）は、衝突検出
回路（４５）と共用するＬＰＦ（５７）と、第２及び第
３の比較器（６５），（６７）と、タイマ（６９）と、
第２のモノマルチバイブレーター（７１）とから成る。

第２の比較器（６５）では、第１の閾値ＳＨ２が設定さ
れる。この第２の閾値ＳＨ２は０．５Ｄとする。

この閾値ＳＨ２を基準として、ＬＰＦ（５７）の出力が
、第２の比較器（６５）の入力信号とされる。しかし、
第２の比較器（６５）ではＬＰＦ（５７）の出力信号が
、第２の１閾値ＳＨ２よりも小さい時にのみ、出力信号
が「１」となる。

第２の比較器（６５）の出力は、タイマ（６９）に入力
される。このタイマ（６９）は、信号「１」が入力され
ると、動作を開始する。又、タイマ（６９）に、信号「
０」が入力されると、リセツトされる。よつて、このタ
イマ（６９）は、２つの信号の間の空白時間を計測する
。

このタイマ（６９）の内容は、第３の比較器（６７）に
おいて、空白（スペース）の最大許容時間Ｓｍと比較さ
れる。この許容時間Ｓｍは、信号間のスペースとして、
許される時間間隔である。この許容時間Ｓｍ以上スペー
スが続くことは、伝送効率から言つて好ましくなく、こ
の実施例では制御の対象とする。この実施例では、Ｓｍ
＝１．２△（△は、１クロツクタイムであり、後に詳述
する。）とする。

すなわち、第３の比較器（６７）では、タイマ（６９）
の内容が、許容時間Ｓｍより大きければ、信号「１」を
出力する。

この信号「１」が、第２のモノマルチバイブレーター（
７１）をセツトする。第２のモノマルチバイブター（７
１）は、所定幅のパルス時間であるスペースオーバー信
号（７３）を出力する。

このようにして、衝突検出回路（４５）からは衝突検出
信号（６３）、スペースオーバー検出回路（４７）から
は、スペースオーバー信号が、各々出力される。

一方、集線伝送路（３９）の信号は、受信器（４１）を
介し、同期信号検出回路（４３）に入力する。受信器（
４１）によつて、論理レベルに変換された信号は、この
同期信号検出回路（４３）によつて、同期信号部分ＳＩ
ｉが検出される。すなわち、ＳＩｉにより、各ワードが
どの集線分配装置（３３）からのものであるかが検出さ
れる。

この情報を相持した信号が、制御信号発生回路（４９）
及び分配回路（７５）に供給される。

制御信号部分回路（４９）は、衝突検出信号、スペース
オーバー信号、同期検出信号より、後述するような制御
信号を発生し、多重化回路（５３）での信号多重の際に
、各ワードに対応して制御信号を付加する。

又、受信器（４１）の出力は、分配回路（７５）に供給
される。

交換機（７７）からの信号は、各集線分配装置（３３）
へ向かうデータ信号部分ＤＯｉとして、多重化回路（５
３）に送られる。多重化回路（５３）では、第９図に示
されるようにこのデータ信号部分ＤＯｉに、同期信号部
分ＳＯｉ、制御信号発生信号発生回路（４９）からの制
御信号部分ＣＴｉを加えて１ワードとする。更に、この
ようなワードを複数個用いて時分割多重して、送信器（
５５）へ送る。すなわち、第８図に示されるワードが、
集線分配装置（３３）分集まつて１フレームを形成する
。但し、フレーム内部での時間関係すなわち、各ワード
の順序を動かさないことを考慮すると、第９図に示すよ
うに、各集線分配装置（３３）へ向かう制御信号部分Ｃ
Ｔｉ、データ信号部分ＤＯｉとを多重化し、フレーム同
期信号ＦＳＹを設けてもよい。このとき、同期信号部分
は省略してもよい。

集線分配装置はＦＳＹを検出して、それから何ワード目
に自分宛のワードがあるかを知つているので、自分宛の
ワードをとり出すことができる。

更に、以上の図では説明を簡単にするために、全てのデ
ータ信号は、同じ長さであるとしている。

しかし後述するように、各集線分配装置（３３）毎に設
定された同期信号を、基率時間として送出タイミングの
制御を行うため、全ての信号が異なるデータ長であつて
も適用できる。

次に、このような中央装置（３１）からの信号を受け取
る集線分配装置（３３）について、第１０図に基づいて
説明する。この集線分配装置（３３）は、中央装置（３
１）からの信号を受けて端末（３５）からの信号を中央
装置（３１）へ送出する。そして、中央装置（３１）へ
の信号の送出のタイミングを前述の制御信号に基づいて
制御する。

この集線分配装置（３３）は、受信器（７９）により分
配伝送路（３７）からの信号、すなわち前述のように第
８図に示されるような中央装置（３１）から集線分配装
置（３３）に向かう信号を論理レベルに変換する。

変換された信号は、同期信号検出回路（８１）に供給さ
れる。この同期信号検出回路（８１）では、同期信号部
分ＳＯｉを検出する。この同期信号部分ＳＯｉが検出さ
れると、これが付されたワードが、中央装置（３２）か
らどの集線分配装置（３３）へ向かう信号かがわかる。

したがつて，ｉ番目の集線分配装置（３３）の同期信号
検出回路（８１）で同期信号部分ＳＯｉが検出されたな
ら、この信号が付されたワードが当該集線分配装置（３
３）で受け入れる信号であることがわかる。同期信号検
出回路（８１）は、同期信号部分検出に応じて同期検出
信号（８２）を出力する。この検出信号（８２）は、制
御信号検出回路（８３）及び分配回路（８５）に供給さ
れる。

すると、制御信号検出回路（８３）は、検出信号（８２
）のタイミングにより１ワードの信号から制御信号部分
ＣＴｉを検出する。この制御信号部分ＣＴｉは衝突検出
信号（６３）、スペース検出信号（６５）の情報を含ん
でいる制御信号検出回路（８３）は、制御信号部ＣＴｉ
を衝突検出信号（６３）、スペース検出信号（６５）に
変換して出力する。同時に、分配回路（８５）では同様
に、当該集線分配装置（３３）へのデータ信号分ＤＯｉ
のみを取り込む。分配回路（８５）は、同期検出信号に
よつて制御される一種のゲート回路の機能を有する。

分配回路（８５）では、取り込まれたデータ信号部分Ｄ
Ｏｉを各端末（３５）毎に分離する。分離された信号は
、端末インターフエース（８７）に供給される。信号の
供給を受けた端末インターフエース（８７）は、各端末
（３５）に信号を送る。更に、端末（３５）からの信号
を、多重化回路（９１）に送る。

端末（３５）が電話機である場合には、端末インターフ
エース（８７）は、分配回路（８５）からのデイジタル
信号を、アナログ信号に変換するＤＡ変換器、電話機か
らのアナログ信号をデイジタル信号に変換するＡＤ変換
器、ハイブリツトトランス等により構成される。

複数の端末インターフエース（８７）からの信号は、多
重化回路（９１）において、同期信号検出回路（８１）
で得られた同期検出信号（８２）で決められたタイミン
グで時分割多重される。この際時分割多重化で得られた
データ信号部分ＤＩｉに同期信号部分ＳＩｉを付して１
ワードの信号とする。

多重化回路（９１）の出力は、信号送出時間制御回路（
８９）に供給される。この信号送出時間制御回路（８９
）には、制御信号検出回路（８３）からの衝突検出信号
（６２）スペース検出信号（７２）も供給され、これら
の信号（６３），（７３）に基づいて多重化回路（９１
）の出力を送信器（９３）を介し周期信号（８２）の検
出タイミングを基準として集線伝送路（３９）に送出す
るタイミングを制御する。この制御については、後述す
る。又、ここでの衝突検出信号（６２）は、衝突が生じ
たことを担持する信号であり、前述の中央装置（３２）
での衝突検出信号（６３）と、同一であるとは限らない
。スペース検出信号（７２）も同様である。

送信器（９３）では、この１ワードの信号を集線伝送路
（９３）に符号化（必要に応じて変調）を施して送出す
る。この送出タイミングは、信号送出時間制御回路（８
９）によつて制御される。この信号は、集線伝送路（３
９）を介して中央装置（３１）へ向かう。各集線分配装
置（３３）からこの集線伝送路（３９）へ１ワードの信
号が送出される際に、各ワード間の衝突及び余剰空白が
生じないように、送出タイミングが制御される。以下制
御について説明する。

説明の都合上、この実施例では各集線分配装置（３３）
は、第３図に示されるように伝送路（３７），（３９）
の遠端点から近端点に向かつて，集線分配装置（Ａ），
（Ｂ）（Ｃ），（Ｄ）という順次接続されているとする
。

ここで、遠端点とは、中央装置（３１）の受信器（４１
）、送信器（５５）に対して伝送路（３７），（３９）
上で、集線分配装置（３３）が接続される最も遠い点で
ある。逆に、近端点とは中央装置（３１）の受信器（４
１）、送信器（５５）に対して、伝送路（３７），（３
９）上で、集線分配装置（３３）が接続される最も近い
点である。

中央装置（３２）から集線分配装置（Ａ），（Ｂ），（
Ｃ），（Ｄ）までの片道の信号伝送時間を６△，３．５
△，３△，１△１△は、必要とする制御時間精度で決ま
る単位時間である。）とする。今、中央装置（３２）か
ら、分配伝送路（３７）を介して象線分配装置（３３）
へ送出される際の信号のフレームを第１１図（ａ）に示
されるようにＷＯａ，ＷＯｂ，ＷＯｃ，ＷＯｄと連続し
て構成する。各フレーム間に、後述するように、若干の
スペースＳＯを設けておく。ここで添字ａ，ｂ，ｃ，ｄ
は、集線分配装置（Ａ），（Ｂ），（Ｃ），（Ｄ）に対
応している。ＷＯａは、集線分配装置（Ａ）に向かうワ
ードであり、以下同様である。各ワードは、第８図に示
されるように同期信号部分ＳＯｉ、制御信号部ＣＴｉ、
データ信号部分ＤＯｉとから成つている。通常、データ
信号部分ＤＯｉは、集線分配装置（３３）に接続されて
いる複数の端末（３５）へ向かう信号が時分割多重され
ている。

この実施例での時間制御は各集線分配装置（３３）にお
いて、当該集線分配装置（３２）へ向かうワードの同期
信号検出部分ＳＯｉを検出した時を基準時刻とする。

各集線分配装置（３３）において、自分あてのワードが
入力されてから、同期信号部分ＳＯｉを検出するまでの
時間は全て等しくＴ５とする。又、基準時刻よりＴｉ（
ｉ＝ａ，ｂ，ｃ，ｄ）後に集線分配装置（Ａ），（Ｂ）
，（Ｃ），（Ｄ）から集線伝送路（３９）上で信号を送
出するものとする。このＴｉは、制御時間であり、信号
送出時間制御回路（８９）において制御される。信号送
出時間制御回路（８９）において制御のアルゴリズムに
は、いくつかある。但し、信号送出時間制御回路（８９
）での制御は、中央装置（３２）の制御信号発生回路（
３２）らの制御信号に基づくので、この制御信号の発生
のアルゴリズムには、いくつもあるともいえる。

◎第１のアルゴリズムについて （１）フレームの先頭のワードの発生時間は制御しない
。

（２）衝突を起こした２つのワードのうち、後の信号を
発生した集線分配装置（３３）から中央装置（３２）へ
向かうワードの送出タイミングを△だけ遅らせる。すな
わち、遅延時間を増加させる。

（３）ワード間にスペースオーバーと起こした２つのワ
ードのうち、後の信号を発生した集線分配装置（３３）
から中央装置（３２）へ向かうワードの送出タイミング
を△だけ早くする。すなわち、遅延時間を減少させる。

というものである。すなわち、２つの信号の間で、衝突
又はスペースオーバーが検出されたなら、フレーム構成
上、後のワードに該当する集線分配装置（３３）におい
て制御時間Ｔｉを調整するものである。

ここで、Ｔｉの初期値としてＴａ＝Ｔｂ＝Ｔｃ＝Ｔｄ＝
５△と設定する。第１１図（ａ）のような順序で各ワー
ドが中央装置（３２）から集線分配装置（Ｂ），（Ｄ）
，（Ａ），込）。

（Ｃ）へ送出されると、第１２図（ｂ）乃至（ｅ）に示
されるようなタイミングで、各集線分配装置（Ｂ），（
Ｄ），（Ａ），（Ｃ）から集線伝送路（３９）上にワー
ドが送出される。このタイミングは、伝送路（３７）上
を、集線分配装置（Ｂ），（Ｄ），（Ａ），（Ｃ）へ伝
送するのに要する時間（３．５△，△，６△，３△）、
同期信号部分を検出するのに要する時間Ｔｓそして制御
時間（初期値５△、遅延時間に相当する。）により決定
される。又、ＷＩｉは集線分配装置（Ｉ）から中央装置
（３２）へ送出されたワードである。

更に、各集線分配装置（Ｂ），（Ｄ），（Ａ），（Ｃ）
から中央装置（３２）へ伝送されるのには、有限な時間
を治し、前述のように、３５△，△，６△，３△という
時間を要するから、集線伝送路（３９）上から中央装置
（３２）（正確には、受信器（４１））へ入力する際に
は、第１１図（ｆ）に示されるようになる。この図にお
いて、斜線で示した部分に衝突Ｑ１，Ｑ２が生じ、スペ
ースＳ１，Ｓ２が生じている。このようすを数値で示し
たのが、第１表の制御数ｎｏ＝０の行である。

（制御時間、ワード間時間の単位は△である。）制御数
ｎｏは、制御時間Ｔｉに対して信号送出時間制御回路（
８９）によつて行われた有意な制御回数である。ワード
間時間Ｓｉ，ｉ＋１は相続した２つのワードＷＩｉ及び
ＷＩｉ＋１との間の関係を示す。第１２図（ｆ）の衝突
Ｑ１，Ｑ２、スペースＳ１，Ｓ２に対応しており、負数
により衝突，正数によりスペースを示す。

例えば、Ｓｂｄとは、ワードＷＩｂ及びＷＩｄとの間の
関係を示し、この実施例では、衝突しかも５Δの衝突な
ので、−５△となる。以下、同様である。衝突の生じて
いる時間、スペースの生じている時間の計算方法につい
ては、念のため後に明示する。

さて、第１１図（ｆ）に示される信号が、中央装置（３
２）に入力すると、衝突検出回路（４５）において衝突
Ｑ１，Ｑ２が、スペースオーバー検出回路（４７）にお
いて、スペースオーバーＳ１，Ｓ２が検出される。この
アルゴリズムにおいては、ワード間のスベスが零のとき
も、衝突とみなすことにする。このためには、第８図に
示される衝突検出回路（４５）に若干の修正を施す必要
がある。すなわち、ＬＰＰ（５７）の出力が振幅一定値
以上で、所定のワード長よりも長いときに、衝突検出信
号（６３）を「１」とするように修正する必要がある。

一方、同期信号検出回路（４３）では、同期信号部ＳＩ
ｂ及びＳＩａを検出することができるが、衝突Ｑ１によ
つて、同期信号部分ＳＩｂは検出できない。制御信号発
生回路（４９）では、ＳＩｂより衝突が、ワードＷＩｂ
及びＷＩｄに生じているとして、制御信号ＣＴｄを発生
する。ＣＴｄは、「＋」となる。ここで、制御信号発生
回路（４９）では、フレート内のワードの構成を知つて
おく必要がある。フレーム構成は、集線分配装置（３３
）の接続位置とは直接関係なく、多重化回路（５３）に
おける多重化の際に当然現定されている情報であつて、
制御信号発生回路（４９）においても参照できる。

衝突Ｑ２に対しても同様であり、ワードＷＩａ及びＷＩ
ｃに生じていることが検出され、ＣＴｃは「＋」となる
。

スペースオーバーＳ１，Ｓ２に対しても同様な処理が施
される。すなわち、検出される同期信号部分は、ＳＩｂ
及びＳＩａであり、この間で、スペースオーバーＳ１が
検出される。スペースオーバーＳ１はＳＩａの直前にあ
ることからＷＩｄとＷＩａの間にあると判断でき、ワー
ドＷＩａに対応して、制御信号ＣＴａが「−」と設定さ
れる。同様にスペースオーバーＳ２は、次のフレームの
先頭ワードに属するＳＩｂの直前に検出されるので、Ｗ
Ｉｂに対応して制御信号を設定すべきであるが、前述の
（１）に示したように、このアルゴリズムでは、フレー
ムの先頭ワードに対しては、制御は施さないので、この
ままにしておく。なお、衝突Ｑ１によりＳＩｄが検出さ
れなかつたが、ＳＩｂが検出されてから、衝突Ｑ１が起
きたことより、次のワードすなわちＷＩｄに移つたと判
断することもできる。この判断によりＳ１がＷＩｄとＷ
Ｉａの間にあることが一層はつきりする。

このようにして、制御信号ＣＴｉが設定されて、第９図
のようなワード構成をなし、多重化回路（５３）におい
て、フレームが規定されて、送信器（５５）から送出さ
れていく。

ここで、制御信号ＣＴｉは＋，零−という３状態を表わ
せばよいので、２ビツトあれば充分である。

第８図に示される回路においては、ＣＴｉが「＋」であ
ることは衝突検出信号（６３）が「１」、スペースオー
バー検出信号（７３）が「０」であることによつて表わ
されている。ＣＴｉが「０」であることは、衝突検出信
号（６３）、スペースオーバー検出信号（７３）が共に
「０」であることによつて表わされている。ＣＴｉが「
−」であることは、衝突検出信号（６３）が「０」、ス
ペースオーバー検出信号（７３）が「１」であることに
よつて表わされている。

このような制御信号ＣＴｉを含んだワードが集線分配装
置（３３）に供給される。この制御信号ＣＴｉは、同期
検出信号（８３）を用いて、制御信号検出回路（８３）
において分離、検出される。そして、衝突検出信号（６
３）、スペースオーバー検出信号（７３）を信号送出時
間制御回路（８９）に送出する。

信号送出時間制御回路（８９）は、衝突検出信号（６３
）が「１」のとき（前述のＣＴｉが「＋」の場合に相当
）制御時間ＴｉをΔだけ増加させる。スペースオーバー
検出信号（７３）が「１」のとき（前述のＣＴｉが「−
」の場合に相当）制御時間Ｔｉを△だけ減少させる。

画信号（６３），（７３）とも「０」であつたら（前述
のＣＴｉが「０」の場合に相当）制御時間は変化させな
い。

したがつて、ｎｏ＝０の時点での制御信号ＣＴｉにより
、集線分配装置（Ｂ），（Ｄ），（Ａ），（Ｃ）の第１
回目の有意な制御による制御時間Ｔｂ，Ｔｄ，Ｔａ，Ｔ
ｃは、それぞれ、０，＋△，−△，＋△だけ変化する。

したがつてｎｏ＝１の際の制御時間（遅延時間）Ｔｂ，
Ｔｄ，Ｔａ，Ｔｃは、５△，６△，−４△，６△となる
。これによつて、中央装置（３２）での受信号は、第１
２図（ｇ）に示されるように、衝突Ｑ１，Ｑ２、スペー
スＳ１，Ｓ２共に減少している。以後同様な処理を施し
ていく。

そして、ｎｏ＝８のときに、ワード間間隔Ｓｂｄ，Ｓｄ
ａ，Ｓａｃ，Ｓｃｂが、△，△，△，２△となつて制御
が終了する。前述したようにフレームの先頭のワードＷ
Ｉｂの発生時刻は固定されていた。しかし、これを固定
しないとすれば、Ｓｃｂのスペースが１．２△より大き
いので制御は更に続いていく。又、この実施例では、ど
こかのスペースが１．２△を越えざるを得ないので制御
が続き、動作が不安定になつてしまう。

分配伝送路（３７）上のスペースの余裕ＳＯ（第１２図
（ａ）は例示であつて、１フレーム内にあるスペースの
余裕と解釈すべきである。）は、集線伝送路（３９）上
でのワード間のスペースをどの程度見込んでおくかによ
り最小値が定まる。この実施例では、ワード間のスペー
スの最大値Ｓｍとして１．２△と設定しているので、Ｗ
Ｉｉ及びＷＯｉとが同一長とすれば、ＳＯは、１．２△
×４＝４．８△以上とする必要がある。１フレームの長
さは、伝送路（３７），（３９）によらず同一であるか
ら、分配伝送路（３９）上でのスペースの余裕が、集線
伝送路（３９）上でのワード間隔に割り当てられること
に注目すれば理解される。

次に、制御信号発生回路（４９）の具体的構成について
説明する。第１３図に基づいて説明する。同期信号検出
回路（４３）によつて検出されたワードの番号は、情報
として記憶装置（１３０）に供給される。記憶装置（１
３０）の内容は、復号回路（１３２）に供給される。復
号回路（１３２）では、供給されたワード番号の一つ先
のワードに対応した信号を出力する。

すなわち１フレームにおいてワードの順番がＷＯｂ，Ｗ
Ｏｄ，ＷＯａ，ＷＯｅとする。このとき、同期信号成分
ＳＩｂを検出したら、一旦、このｂという番号が記憶装
置（１３０）に記憶される。そして、このｂに対応した
信号が復号回路（１３２）に供給される。復号回路（１
３２）では、ワードＷＯｂの次のワードＷＯｄに対応し
た出力端子（１３４ｄ）に信号「１」を供給する。

ここで、通常、交換機（７７）には、伝送路（３７），
（３９）に接続された集線分配装置（３３）、集線分配
装置（３３）に接続された電話（３５）等の接続状態（
位置）が情報として与えられており（一種のアツプ）、
これに従つて交換処理、又は、多重化回路（１５３）と
一緒にフレーム構成を行なつている。したがつて、集線
分配装置（３３）、電話（３５）等の接続が変わつたと
してもフレーム構成についての情報は、当然、交換機（
７７）が有しており、これを復号回路（１３２）に提供
すれば、上述のことは簡単に行える。

又、復号回路（１３２）の第１乃至第４の出力端子（１
３４ａ）乃至（１３４ｄ）は、第１乃至第４のシフトレ
ジスタ（１３６ａ）乃至（１３６ｄ）に対応して設けら
れる。第１乃至第４のシフトレジスタ（１３６ａ）乃至
（１３６ｄ）は全て２段のシフトレジスタである。

第１の出力端子（１３４ａ）の出力は、衝突検出信号（
６３）と共に第１のアンド回路（１３８ａ）に、スペー
スオーバー検出信号（７３）と共に第２のアンド回路（
１４０ａ）に、それぞれ供給される。第１のアンド回路
（１３８ａ）の出力は、第１のシフトレジスタ（１３６
ａ）の前段のビツトをセツトする。第２のアンド回路（
１４０ａ）の出力は、第１のシフトレジスタ（１３６ａ
）の後段のビツトをセツトする。第１のシフトレジスタ
（１３６ａ）の後段は、アース入力される。又、第１の
シフトレジスタ（１３６ａ）の前段のビツトが、制御信
号ＣＴａとなる。他も同様であり、第２乃至第４のシフ
トレジスタ（１３６ｂ）乃至（１３６ｄ）の前段のビツ
トの出力が、それぞれ制御信号ＣＴｂ，ＣＴｃ，ＣＴｄ
となる。

記憶内容書換回路（１４２）の機能について説明する。

２つのワードの衝突を考えれば容易にわかることである
が、衝突が生じると、後のワードの先頭に位置する同期
信号成分ＳＩｉと前のワードのデータ信号成分とが重な
り合つてしまい、当該同期信号成分ＳＩｉは検出されな
い。そこで、衝突検出信号（８７）か「１」から「０」
に変化するのを記憶内容書換回路（１４２）が検出する
。そして、記憶装置（１３０）の内容を書き換える。し
かも、記憶装置（１３０）に記憶されているワード番号
の次のワード番号に書き換える。ワードの順番はフレー
ム内の順番である。このようにして１ワードのアツプカ
ウントがなされる。

例を上げて説明すると、まず、ＷＩｂの同期信号ＳＩｂ
より、“ｂ”が記憶回路（１３０）に記憶され、復号回
路（１３２）により、ワードＷＩｂの次はワードＷＩｄ
であることから出力（１３４ｄ）に信号「１」を出力す
る。衝突Ｑ１により衝突信号が「１」になり、これによ
り、第４のシフト・レジスタ（１３６ｄ）の前段が「１
」にセツトされる。制御信号ＣＴｄは「１０」となる。

これは第１表で「＋」と表示されているものに等しい。

つまり、集線分配装置に信号の発生時期を遅らせること
を命ずる。

次に、衝突信号が終つた時点で記憶回路（１３０）の内
容は「ｂ」から「ｄ」に変わり、ＷＩｄの次のワードが
ＷＩａであることから出力（１３４ａ）が「１」になる
。

次に第１１図（ｆ）のスペースＳ１により、信号間スペ
ースオーバー信号（７３）が「１」となり、シフト・レ
ジスタ（１３６ａ）の後段が「１」にセツトされる。よ
つて制御信号ＣＴａは「０１」となる。これは第１表で
「−」と表示されているものに等しい。つまり集線分配
装置（３３）に信号の発生時期を早めることを命ずる。

多重化回路（５３）について説明する。第１４図に示さ
れるような構成音とる。すなわち、交換機（７７）から
の出カ信号は第１乃至第４の記憶回路（１４４ａ）乃至
（１４４ｄ）に一時記憶される。

（１４６ａ）乃至（１４６ｄ）は、同期信号発生回路で
、同期信号ＳＯａ乃至ＳＯｄをそれぞれ発生する。これ
はパラレル入力シリアル出力シフト・レジスタにより、
パラレル入力に同期信号に相当するコードを入れればよ
い。（１４８ａ）乃至（１４８ｄ）は、制御信号入力で
、第１３図に示される第１乃至第４のシフトレジスタ（
１３６ａ）乃至（１３６ｄ）の出力信号である。この信
号はＣＴａ，ＣＴｂ，ＣＴｃ，ＣＴｄである。制御クロ
ツク発生回路（１４８）は、交換機（７７）と同期した
クロツク（１５０）が供給され、制御ゲート・クロツク
（１５２）を発生する。このクロツクは第１５図に対比
している。クロツク（１５２）の右側から順番に第１５
凶の（ｇ），（ｈ），（ｉ），（ａ），（ｂ），（ｃ）
，（ｊ），（ｋ），（ｌ），（ｆ）に相当する。

制御ゲート・クロツク（１５２）は、アンド−オア−ゲ
ート（１５４）に供給される。一方、信号源となる同期
信号発生回路（１４６ａ）乃至（１４６ｄ）、第１乃至
第４の記憶回路（１４４ａ）乃至（１４４ｄ）、第１乃
至第４のシフトレジスタ（１３６ａ）乃至（１３６ｄ）
にも、この制御ゲートクロツク（１５２）に対応して読
み出しクロツクが供給される。これは、図示していない
。

次に、信号送出時間制御回路（８９）の具体的構成につ
いて説明する。信号送出時間制御回路（８９）は、第１
２図に示されるように、可逆カウンタ（９５）及び第１
乃至第４のシフトレジスタ（９７），（９９），（１０
１），（１０３）を含む。又、この信号送出時間制御回
路（８９）は、１５△の時間幅で制御時間（遅延時間）
Ｔｉを制御できる。

制御信号検出回路（８３）からの衝突検出信号（６３）
は、可逆カウンタ（９５）のアツプカウント端子に入力
する。信号（６３）が「１」のとき、可逆カウンタ（９
５）の内容が「１」だけ増加する。スペースオーバー検
出信号（７３）は、可逆カウンタ（９５）のダウンカウ
ント端子に入力する。信号（７３）が「１」のとき、可
逆カウンタ（９５）の内容が「１」だけ減少する。可逆
カウンタ（９５）の出力は４ビツトであり、上位からＱ
８（２３），Ｑ４（２２），Ｑ１（２０）とする。

一方、多重化回路（９１）の出力は８段である第１のシ
フトレジスタ（９７）に入力する。同時に、インバータ
（１０５）を介したＱ８と共に、第１のアンド−オア回
路（１０７）に入力する。この第１のアンド−オア回路
（１０７）には、第１のシフトレジスタ（９７）の出力
と共に、Ｑ８も入力する。第１のアンド−オア回路（１
０７）の出力は、４段である第２のソフトレジスタ（９
９）に入力する。

第２のシフトレジスタ（９９）の出力は、Ｑ４と共に第
２のアンド−オア回路（１０９）に入力する。この第２
のアンド−オア回路（１０９）には、第１のシフトレジ
スタ（９７）の出力と共にインパータ（１１１）を介し
てＱ４が入力する。第２のアンド−オア回路（１０９）
の出力は、２段である第３のシフトレジスタ（１０１）
に入力する。

第３のシフトレジスタ（１０１）の出力は、Ｑ２と共に
第３のアンド−オア回路（１１３）に入力する。

第３のアンド−オア回路（１１３）には、第２のシフト
レジスタ（１０１）の出力と共にインバータ（１１５）
を介したＱ２が入力する。第３のアンド−オア回路（１
１３）の出力は、１段であり第４のシフトレジスタ（１
０３）に入力する。

第４のシフトレジスタ（１０３）の出力は、Ｑ１と共に
第４のアンド−オア回路（１１７）に入力する。

第４のアンド−オア回路（１１７）には、第３のシフト
レジスタ（１０１）の出力と共にインバータ（１１８）
を介してＱ１が入力する。第４のアンド−オア回路（１
１７）の出力は、信号送出時間制御回路（８９）の出力
となる。

第１乃至第４のアンド−オア回路（１０７），（１０９
），（１１３），（１１７）の構成は同一であり、第１
及び第２のアンド回路（１１９），（１２１）及びオア
回路（１２３）とから成る。第１のアンド回路（１１９
）には、インバータ（１１１），（１１５），（１１８
）の出力と共に前々段のシフトレジスタの出力が入力す
る。インバータ（１０５）の出力は、多面化回路（９１
）の出力と共に、第１のアンド回路（１１９）に入力す
る。第２のアンド回路（１２１）には、可逆カウンタの
ビツト出力Ｑ８，Ｑ４，Ｑ２，Ｑ１と共に、前段のシフ
トレジスタの出力が入力する。第１乃び第２のアンド回
路（１１９），（１２１）の出力は、オア回路（１２３
）に入力する。オア回路（１２３）の出力は、アンド−
オア回路（１０７），（１０９），（１１３），（１１
７）の出力となる。

このような構成によつて、可逆カウンタ（９５）の２進
出力Ｑ８，Ｑ４，Ｑ２，Ｑ１によつて、シフトレジスタ
の総合段数が変化し、遅延時間である制御時間Ｔｉが変
化する。

◎第２のアルゴリズムについて （１）集線分配装置（４３）からのどれか一つのワード
の送出タイミングは固定とする。（この例ではＷＩａ） （２）衝突のあつた２つのワードのうち、前のワードの
うち、前のワードの制御時間Ｔｉ（遅延時間）を△だけ
減少させる。

（３）スペースオーバーが検出されたなら、スペースオ
ーバーに係る２つのワードのうち前のワードの制御時間
Ｔｉ（遅延時間）を△だけ増加させる。

（４）ワード間時間が零のときは衝突として扱わない。

というアルゴリズムで処理を行うこともできる。

このときには、制御信号の与え方が、第１のアルゴリズ
ムとは反対にすることになる。例えば、衝突が生じたな
ら、２つのワードのうち、前のワードに対して制御を施
すので、制御信号発生回路（４９）では、前のワード中
の制御信号ＣＴｉを変化させる必要がある。第１のアル
ゴリズムでは衝突に対して「＋」と表わしたものが、第
２のアルゴリズムでは、衝突に対して「−」と表わす。

これは、衝突を除去するには、どちらかのワードに対し
て、互いに逆の方向に移動させる必要があるからである
。スペースオーバーに対しても同様である。この第２の
アルゴリズムでは、上述の（２），（３）がポイントで
あり、他はそれほど本質的な制限ではない。

このアルゴリズムに従つた制御の様子を第２表に示す。

この表からわかるように、ワード間時間Ｓｂｄ，Ｓｄａ
，Ｓａｃ，Ｓｃｂが、△，△，２△，△となつて制御動
作が終了している。

◎第３のアルゴリズムについて （１）制御時間Ｔｉは全て変化させる。すなわち、全て
の集線分配装置（Ａ），（Ｂ），（Ｃ），（Ｄ）からの
ワードの送出タイミングを制御する。

（２）制御時間Ｔｉの変化の方向を第３表のように定め
る。

（３）ワード間スペースが零のときは衝突とはしない。

すなわち、このアルゴリズムでは当該ワードをスペース
がより空いている方に移動させることを基本としている
。このアルゴリズムに従つた制御動作の様子を第４表に
示す。

以上説明した第１乃至第３のアルゴリズムは、全て中央
装置（３２）において、集線伝送路（３９）上における
ワード間の衝突及びスペースオーバーを検出し、この検
出結果に基づいて、単に、集線分配装置（３３）での制
御時間Ｔｉを、増加，識少又は維持すればよいのかを判
断して、その制御の方向を各集線分配装置（３３）に知
らせている。

◎第４のアルゴリズム 衝突検出回路（４５）において、衝突の長さまで検出し
、スペースオーバー検出回路（４７）において、ワード
間のスペースオーバーの長さまで検出すると、制御はよ
り容易になる。つまり、制御信号として、これらの時間
長を考慮に入れて２ビツト以上の信号として、制御時間
を単位時間△ではなく、△の整数倍をもつて変化させる
と、制御はより速やかに行われる。

例えば、基本的なアルゴリズムは、第１のアルゴリズム
と同様に、後のワードに対して制御を施すとし、制御時
間Ｔｉを次のように変化させる。

（１）衝突の長さが２△以上なら、＋２△だけ増加させ
る。

（２）衝突の長さが２△未満なら、△だけ増加させる。

（３）ワード間スペースが３△以上なら、２△だけ減少
させる。

（４）ワード間スペースが３△未満１２△より大きかつ
たら、△だけ減少させる。

（５）ワード間スペースが、１．２△以下なり、変化さ
せない。

（６）ワード間スペースが零のときは、衝突としない。

このようにすると、制御信号は３ビツトとなる。

このアルゴリズムに従つたときの制御動作の様子を第５
図に示す。第１図に示される制御に比べ、収束が著しく
速くなつている。

◎第５のアルゴリズム 以上は、一回毎に制御時間Ｔｉを変化させて制御したが
、衝突の長さとワード間スペースの長さを計測する手段
を有していれば、一度の制御によつてワード間スペース
が零より大きく１．２△以下になるように行うことも可
能となる。前述のワード間時間Ｓｂｄ，Ｓｄａ，Ｓａｃ
，Ｓｃｂの初期の測定値をＳｂｄ°Ｓｄａ°，Ｓａｃ°
，Ｓｃｂ°とし、フレームの先頭ワードに対応する集線
分配装置Ｂでの制御時間Ｔｂを固定とする。すると、各
集線分配装置Ｄ，Ａ，Ｃにおける制御時間Ｔｄ，Ｔａ，
Ｔｃの必要な変化量Ｒｄ，Ｒａ，Ｒｃは、衝突を負数で
表わし、スペースオーバーを正数表わすことを考慮して
、 集線分配装置Ｄの制御時間Ｔｄは、集線分配装置Ｂ，Ｄ
からのワード間を対象とするから０＜Ｓｂｄ°＋Ｒｄ≦
１．２△ という条件が付される。同様に、制御時間Ｔａ，Ｔｃは
、 ０＜Ｓｄａ°−Ｒｄ＋Ｒａ≦１．２△ ０＜Ｓａｃ°−Ｒａ＋Ｒｃ≦１．２△ という粂件が付される。２つのワード間の関係に注目す
ることがポイントである。前述のようにＳｂｄ°＝−５
△，Ｓｄａ°＝１０△，Ｓａｃ°＝−６△であるから ５△＜Ｒｄ≦６．２△ となり、Ｒｄ＝６△が選択される。同様にして−４△＜
Ｒａ≦−２．８△ となり、Ｒａ＝−３△となる。又、 ３△＜Ｒｃ＜４．２０ となり、Ｒｃ＝４△となる。Ｒｉとして△の整数倍を選
択したのは、実施上の都合からである。

以上より、制御信号のビツト数を多くして、制御信号と
して、例えば、変化量を用いると、ＣＴｂ＝０，ＣＴｄ
＝６，ＣＴａ＝−３，ＣＴｃ＝４を送れば、一気に収束
させることかできる。

◎第６のアルゴリズム 以上の説明からも明らかであるが、信号誤りを生じさせ
るのは、ワード間の衝突である。この点に注目して、ワ
ード間のスペースオーバーを検出することなく、ワード
間の衝突のみを検出して、制御を行う第６のアルゴリズ
ムについて説明する。

（１）全ての制御時間を変化させる。

（２）ワード間に衝突が生じたら、後のワードを発生し
た集線分配装置（３３）での制御時間Ｔｉを増加させる
。

（３）ワード間スペースが零のときは、衝突とみなす。

というのが、この第６のアルゴリズムである。このアル
ゴリズムでの処理を数値で示したのが、第６表である。

このアルゴリズムでは、衝突に基づいて、絶えず後の信
条の制御時間を増大させているが、時間によつて、前の
ワードの制御時間を減少させることと、後の信号の制御
信号を増大させることを切替えて行うと、ハードウエア
の制御容量を抑えることができる。

同様に、衝突ではなく、ワード間のスペースオーバーの
みを検出して、制御することもできる。

このときは、スペースオーバーを判定する閾値の選択が
ポイントである。例えば、どこかに衝突があつたなら、
別の箇所でスペースオーバーが検出されるように閾値を
選び、衝突がないときは、すべてのスペースが、閾値以
内になるように選択することが必要である。

以上、この発明の実施例につき説明したが、この発明は
、以上の実施例に限定されるものではい。例えば、中央
装置（２２）において、衝突、スペースオーバーの長さ
を検出する手段を有するなら、各集線分配装置（３３）
での制御時間の変化量ではなく、補正された制御時間を
演算することもでき、この制御時間そのものを制御信号
として用いることもできる。

又、このような制御信号として実施例では、２ビツト以
上を用いているが、制御信号に１ビツトだけ割り当て、
複数回に分けて送出することもできる。例えば考えられ
るワード間時間Ｓｉｊの取り得る範囲を−１６〜１６と
すれば、制御信号送出にともなう同期ビツトを含め６回
分のフレーム時間で、所定の制御信号を送れる。また変
化量だけを伝える場合には、３回分のフレーム時間で送
れる。なお、集線分配装置は複数の端末の情報を集線分
配するものとしたが、この発明は集線分配装置に一つの
端末の情報の入出力のためのバツフアとして働らくとし
て扱うことができる。

以上この発明の実施例について詳述したが、この発明は
、この実施例には何ら限定されない。例えば、集線伝送
路，分配伝送路は必ずしも独立した１本ずつの伝送路で
なくともよく、１本の伝送路を帯域分割して用いてもよ
い。又、一対の伝送路上での信号の搬送はいかなる形態
でもよい。

交換制御（５１）はどのような処理の方式でもよい。

例えば、分配回路（７５）は不要なタイプでもよく、又
交換制御部（５１）が多重化能力を有していてもよい。

交換機は、常に加入者データを保有しているのは当然で
ある。すなわち、集線分配装置、端末機器が伝送路に対
して接続されている状態を情報として保有している。そ
して、接続状態が変化すれば加入者データも更新される
。この発明は、実質上、この加入者データの変更の際に
適用されるだけでもよい。

又、この発明は、交換機能力を有した中央装置を核とし
たひとつのネツトワートシステムとしてとらえる方か正
しいであろう。

【図面の簡単な説明】

第１図は、集線分配方式の１つのシステムを示す図、第
２図は、第１図に示される集線分配方式に係るシステム
中での信号を示す図、第３図は、一実施例のシステムの
構成を示す図、第４図乃至第１５図は第３図に示すシス
テムを詳細に説明するための図であり、第４図は、中央
装置の構成を示す図、第５図、第８図、第９図は、伝送
路上の信号を示す図、第６図、第７図は、衝突検出回路
、スペースオーバー検出回路の構成を説明するための図
、第１０図は、集線分配装置の構成を示す図、第１１図
は、このシステムでの処理動作を説明するための図、第
１２図は、信号送出時間制御回路の一つの構成を示す図
、第１３図は、制御信号発生回路の構成を示す図、第１
４図及び第１５図は、中央装置内の多重化回路を説明す
るための図であり、第１４図は、その構成を示す図、第
１５図は、その各部における信号の波形図を示す図であ
る。 （３２）……中央装置 （３３）……集線分配装置 （３５）……端末 （３７），（３９）…伝送路 （４５）……衝突検出回路 （４９）……制御信号発生回路 （８３）……制御信号検出回路 （８９）……信号送出時間制御回路 代理人弁理士　則近　憲佑（ほか１名）第　　１　図 第　　２　図 第　　３　図 第　　５　図 第　　８　図 第　　９　図 第　０　図 第　【２　図 宛　７３回 ／３１ｄ 第　ｆ４　図

Claims (9)

【特許請求の範囲】
1. （１）複数の集線分配端末からの信号を第１の伝送路に
   時分割的にのせ中央装置へ送ると共に、この中央装置か
   ら発生する信号を第２の伝送路に時分割的にのせて前記
   複数の集線分配端末へ送る集線分配方式であつて、前記
   中央装置は、前記集線分配端末からの信号間の衝突を検
   出する検出手段と、この検出手段の検出結果に基づいて
   各集線分配端末に送る制卸信号を発生する演算手段とを
   有し、前記集線分配端本は、前記制御信号に基づいて前
   記中央装置へ信号を送出するタイミングを制御する制御
   手段を有することを特徴とする集線分配方式。
2. （２）制御手段は、中央装置からの制御手段を検出する
   手段と、この検出手段により得られた制御信号に応じて
   前記中央装置への信号を所定時間遅延させて第１の伝送
   路に送出する手段とから構成することを特徴とする特許
   請求の範囲第１項記載の集線分配方式。
3. （３）制御信号は、集線分配端末から中央装置へ信号を
   送出するタイミングの変化量を担持することを特徴とす
   る特許請求の範囲第１項記載の集線分配方式。
4. （４）制御信号は、集線分配端末から中央装置へ信号を
   送出するタイミングを示す値を担持することを特徴とす
   る特許請求の範囲第１項記載の集線分配方式。
5. （５）演算手段は、衝突に関与した２つの信号のうち、
   時分割多重化した際のフレーム中時間的に後の信号を発
   生した集線分配端末への制御信号を演算することを特徴
   とする特許請求の範囲第１項記載の集線分配方式。
6. （６）演算手段は、衝突に関与した２つの信号のうち、
   時分割多重化した際のフレーム中時間的に前の信号を発
   生した集線分配端末へ送出する制御信号を演算すること
   を特徴とする特許請求の範囲第１項記載の集線分配方式
   。
7. （７）検出手段は、信号の衝突の長さを測定する手段を
   含むことを特徴とする特許請求の範囲第１項記載の集線
   分配方式。
8. （８）中央装置は、時分割多重化して第２の伝送路上に
   信号を送出するに際し、時分割多重化された信号の送出
   順序を固定することを特徴とする特許請求の範囲第１項
   記載の集線分配方式。
9. （９）複数の集線分配端末からの信号を第１の伝送路に
   時分割的にのせ、中央装置へ送ると共に、この中央装置
   から発生する信号を第２の伝送路に時分割的にのせて前
   記複数の集線分配端末へ送る集線分配方式であつて、前
   記中央装置は、前記端末からの信号間のスペースを検出
   する手段と、この手段により検出されたスペースが所定
   値と比較する手段と、この手段により前記スペースが所
   定値以上と検出されたとき、制御信号を発生する演算手
   段とを有し、前記集線分配端末は、前記制御信号に基づ
   いて前記中央装置へ信号を送出するタイミングを制御す
   る制御手段を有することを特徴とする集線分配方式。