JPS59180879A - Magnetic bubble memory element - Google Patents

Magnetic bubble memory element

Info

Publication number
JPS59180879A
JPS59180879A JP58053602A JP5360283A JPS59180879A JP S59180879 A JPS59180879 A JP S59180879A JP 58053602 A JP58053602 A JP 58053602A JP 5360283 A JP5360283 A JP 5360283A JP S59180879 A JPS59180879 A JP S59180879A
Authority
JP
Japan
Prior art keywords
loops
loop
information storage
detector
boot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58053602A
Other languages
Japanese (ja)
Other versions
JPS6322385B2 (en
Inventor
Takeyasu Yanase
柳瀬 武泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58053602A priority Critical patent/JPS59180879A/en
Publication of JPS59180879A publication Critical patent/JPS59180879A/en
Publication of JPS6322385B2 publication Critical patent/JPS6322385B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)

Abstract

PURPOSE:To obtain a magnetic bubble memory element of large capacity which has a suppressed increment of the element area and the reduced deterioration of characteristics, by providing at least a defective loop information storage part in addition to an information storage part and sharing the detection part of the defective loop informtion part with that of the informtion storage part. CONSTITUTION:The minor loops 20 of even blocks are arranged side by side the minor loops 21 of odd blocks. A detector 27 is set at the upper right part of those loops, and two boot loops 28 and 28' are provided in a blank space at the left side of the detector 27. Then bubble generators 29 and 29' and major transfer lines 30 and 30' as well as 33 and 33' are provided to the loops 28 and 28' respectively. The information on these loops 28 and 28' are read out by sharing the detector 27 of the loops 20 and 21. In such a constitution, the conductor patterns of replicate gates 32 and 32' for loops 28 and 28' are distributed with no cross to major transfer lines 33 and 33' in order to prevent the deterioration of characteristics. In addition, the increment of the element area can be suppressed owing to the formation of the loops 28 and 28' in a blank space of a magnetic bubble memory element.

Description

【発明の詳細な説明】 (1)6発明の技術分野 本発明は電子計算装置又はその端末機等の記憶装置に用
いられる磁気バブルメモリ素子に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (1) 6 Technical Field of the Invention The present invention relates to a magnetic bubble memory element used in a storage device of an electronic computing device or its terminal.

(2)、技術の背景 磁気バブルを利用して情報の蓄積、論理演算等を行なう
磁気バブル利用装置は不揮発性、高記憶密度、低消費電
力、小型軽量である等種々の特徴をもち、さらには機械
的要素を全く含まない固体素子であることから非常に高
い信頼性を有し、従って大容量メモリとして今後によせ
る期待は非常に大きい。
(2) Background of the technology Magnetic bubble utilization devices that use magnetic bubbles to store information, perform logical operations, etc. have various characteristics such as non-volatility, high storage density, low power consumption, small size and light weight. Since it is a solid-state device that does not contain any mechanical elements, it has extremely high reliability, and therefore has great expectations for its future use as a large-capacity memory.

(3)、従来技術と問題点 第1図は従来の奇数・偶数方式のバブルメモリチップ例
えば1Mビットチップの構成を示す図である。同図にお
いて、Aは偶数ブロック、Bは奇数ブロック、1.1’
はバブル発生器、2は偶数ブロックツマイナーループ、
3は奇数ブロックのマイナーループ、4.4’は書き込
みメジャー転送路、5は書込みダートを形成するスワッ
プダート、6は読出しケ9−トを形成するレプリケー)
r−1,7,7′は検出器、8.8’は読み出しメジャ
ー転送路、9,9′は不良ループ情報記憶部を形成する
ブートルーフ、10はブートループ用の書込みデートを
形成するスワップダート、11はブートループ用の読出
しダートを形成するレプリケートデートをそれぞれ示し
ている。
(3) Prior Art and Problems FIG. 1 is a diagram showing the structure of a conventional odd/even type bubble memory chip, for example, a 1M bit chip. In the same figure, A is an even block, B is an odd block, 1.1'
is a bubble generator, 2 is an even-numbered block miner loop,
3 is a minor loop for odd blocks, 4.4' is a write major transfer path, 5 is a swap dart that forms a write dart, and 6 is a replica that forms a read card.)
r-1, 7, 7' are detectors, 8.8' is a read major transfer path, 9, 9' is a boot roof that forms a defective loop information storage section, and 10 is a swap that forms a write date for the boot loop. Darts and 11 respectively indicate replicate dates forming read darts for the boot loop.

この奇数・偶数方式の磁気バブルメモリ素子は、2つの
情報記憶部を形成するマイナーループ群2゜3にそれぞ
れバブル発生器1 、1’、書き込みメジャー転送路4
 、4’、読み出しメジャー転送路8゜8′、検出器6
,6′が接続されており、ブートループ9,9′は1つ
づつ各ブロックに接続され、バブル発生器1,1′、書
き込みメジャー転送路4,4′及び検出器7.7′はマ
イナーループ用と共用している。このような方式をさら
に高密度の例えば、4Mビットチップに適用しようとす
ると、素子面積の増大とか、また第2図に示す如くチッ
プ面積を有効に使用するため検出器7を1個に減らした
場合にはブートループ用読み出し転送路8が、読み出し
用導体8aと父差するため、読み出し用導体8aを流れ
る電流により、読み出し転送路8を転送中のバブルが影
響を受け、その動作に誤動作を生じ特性劣化が起る等の
問題があった。
This odd/even type magnetic bubble memory device has a minor loop group 2゜3 forming two information storage sections, bubble generators 1 and 1', and a write major transfer path 4.
, 4', readout measure transfer path 8°8', detector 6
, 6' are connected, boot loops 9, 9' are connected to each block one by one, bubble generators 1, 1', write major transfer paths 4, 4' and detectors 7, 7' are connected to minor blocks. It is shared with the loop. If such a method were to be applied to a higher-density, for example, 4M bit chip, the element area would increase, and as shown in Figure 2, the number of detectors 7 would be reduced to one in order to use the chip area more effectively. In this case, the boot loop readout transfer path 8 is connected to the readout conductor 8a, so the current flowing through the readout conductor 8a affects the bubble being transferred through the readout transfer path 8, causing a malfunction in its operation. There were problems such as deterioration of characteristics.

(4)1発明の目的 本発明は上記従来の問題点に鑑み、素子面積の増加を抑
え且つ特性の劣化のない大容量の磁気バブルメモリ素子
を提供することを目的とするものである。
(4) 1. Purpose of the Invention In view of the above-mentioned conventional problems, it is an object of the present invention to provide a large-capacity magnetic bubble memory device that suppresses an increase in device area and does not cause deterioration in characteristics.

(5)0発明の構成 そしてこの目的は本発明によれば、複数のマイナールー
プによって形成される情報記憶部とは別個に少なくとも
1つの不良ループ情報記憶部を具υ10し、該不良ルー
プm報記憶部に不良ループ情報を書き込むための磁気バ
ブル発生器、@′さ込与メジャー転送路、%き込みr−
)および不良ループ情報を読み出すための読み出しダー
ト、読み出しメジャー転送路とを具備し、不良ループ情
報の検出を前記情報記憶部の検出部と共用するように構
成されたことを特徴とする磁気バブルメモリ素子を提供
することによって達成される。。
(5) Configuration and object of the invention According to the present invention, at least one bad loop information storage unit υ10 is provided separately from the information storage unit formed by a plurality of minor loops, and the bad loop m information is Magnetic bubble generator for writing defective loop information to the storage section, @'sakomiyō major transfer path, %write r-
), a readout dart for reading out defective loop information, and a readout major transfer path, and is configured to share the detection of defective loop information with the detection section of the information storage section. This is achieved by providing an element. .

(6)0発明の実施例 以下本発明実施例を図面によって詳述する。(6) Example of 0 invention Embodiments of the present invention will be described in detail below with reference to the drawings.

第3図は本発明による磁気バブルメモリ素子を説明する
ための図である。同図において、20は偶数ブロックの
情報記憶部としてのマイナーループ、21は奇数ブロッ
クの情報記憶部としてのマイナーループ、22 r 2
2Jマイナ一ルーゾ用バブル発生器、23.23’はマ
イナーループ用書き込みメジャー転送路、24.24’
はマイナーループ用スワップゲート、25.25’はマ
イナーループ用しデリケートケ’ −ト、2’6 、2
6’はマイナーループ用読み出しメジャー転送路、27
は検出器、28.28’は不良ループ情報記憶部として
のブートルーフ’、29.29’はブートループ用バブ
ル発生器、30.30’はブートループ用書き込みメジ
ャー転送路、31.31’はブートループ用スワップr
−)、32 、32’はブートループ用しプリケー1f
−ト、33.33’はブートループ用読み出しメジャー
転送路をそれぞれ示している。
FIG. 3 is a diagram for explaining a magnetic bubble memory device according to the present invention. In the figure, 20 is a minor loop as an information storage unit for even blocks, 21 is a minor loop as an information storage unit for odd blocks, and 22 r 2
Bubble generator for 2J minor-Luso, 23.23' is write major transfer path for minor loop, 24.24'
is the swap gate for the minor loop, 25.25' is the delicate gate for the minor loop, 2'6, 2
6' is the read major transfer path for the minor loop, 27
is a detector, 28.28' is a boot roof as a defective loop information storage section, 29.29' is a bubble generator for boot loop, 30.30' is a write measure transfer path for boot loop, and 31.31' is a Swap r for bootloop
-), 32, 32' are for the boot loop and the replica 1f
33 and 33' respectively indicate the read major transfer path for the boot loop.

本実施例は図に示す如く、偶数ブロックのマイナールー
プ20と奇数ブロックのマイナーループ21とを並べて
配置し、その右上方に検出器27と、その左側の余白部
分にブートルーフ28.28’を2本配置し、それぞれ
のブートループにバブル発生器29.29’、メジャー
転送路30.30’。
In this embodiment, as shown in the figure, minor loops 20 of even blocks and minor loops 21 of odd blocks are arranged side by side, and a detector 27 is placed in the upper right corner of the minor loops 20, and a boot roof 28, 28' is placed in the left margin. A bubble generator 29.29' and a major transfer path 30.30' are installed in each boot loop.

33 、33’を設け、ブートループ28.28’の情
報はマイナーループ20,21の検出器27を共用して
読み出される構成になっている。
33 and 33' are provided, and information on the boot loops 28 and 28' is read out by using the detectors 27 of the minor loops 20 and 21 in common.

このように構成された本実施例は、ブートループ28.
28’用のレゾリケーIf−)32.32’の導体i9
ターンはメノヤー転送路33 、33’と交差しないよ
うに配置でさるため、特性劣化がなく、さらに素子の余
白部にブートループ28.28’を配置したため素子面
積の増大を抑えることができる。
In this embodiment configured in this way, the boot loop 28.
28' resolike If-) 32. 32' conductor i9
Since the turns are arranged so as not to intersect the Menoyah transfer paths 33 and 33', there is no characteristic deterioration, and furthermore, since the boot loops 28 and 28' are arranged in the margin of the element, an increase in the element area can be suppressed.

ナオヒット構成において、偶数ブロックのバブル発生器
22からスワップダート24までのビット数をn、奇数
ブロックのバブル発生器22′がらスワッ7’r−ト2
4’までのビット数をn+1(又Id n −1)とし
、偶数ブロックのレプリケートデート25から検出器2
7までのビット数をm、奇数ブロックのレプリケー)r
−)25’から検出器27までのビット数をm−1(又
はm+1)とすることにより、偶数・奇数ブロックの転
送路の長さはiM数ブロックが(n+m)、奇数ブロッ
クが(n+1 )+(m−1)で両者等しく且つマイナ
ールーフ’20.21の位置が1ビツトずれていること
でバブル発生器22 、22’は偶数・奇数ブロックに
交互に書き込み、検出器27は偶数・奇数ブロックから
交互に情報を読み出すことができる。
In the Nao-hit configuration, the number of bits from the bubble generator 22 of the even block to the swap dart 24 is n, and the number of bits from the bubble generator 22' of the odd block to the swap dart 22 is set to n.
Let the number of bits up to 4' be n+1 (also Id n -1), and from the replicate date 25 of the even block to the detector 2
m the number of bits up to 7, replication of odd blocks) r
-) By setting the number of bits from 25' to the detector 27 to m-1 (or m+1), the length of the transfer path for even and odd blocks is (n+m) for iM blocks and (n+1) for odd blocks. +(m-1) and both are equal and the position of the minor roof '20.21 is shifted by 1 bit, so the bubble generators 22 and 22' alternately write to even and odd blocks, and the detector 27 writes to even and odd blocks. Information can be read from blocks alternately.

このことは従来の奇U・偶数方式と同様である。This is similar to the conventional odd U/even number system.

また2個のブートループ28.28’においてもバブル
発生器29.29’からスワップダート31゜31′ま
でのビット数をそれぞれn+2.n+3とし、レゾリケ
ードグー)32.32’からスワップケ9−ト検出器2
7までのビット数をそれぞれm−2゜m −3として、
各転送路の和をマイナーループの場合と同様にn −1
−mとし、ブートループ28と28′の位置を1ビツト
ずらすことにより、バブル発生器29.29’はブート
ルーf28.28’に交互に書き込みを行ない、検出器
27は交互に情報を読み出すことができ、第1図に示し
た従来の構成と互侯性を保つことができる。
Also, in the two boot loops 28 and 28', the number of bits from the bubble generator 29 and 29' to the swap dirt 31°31' is set to n+2. n+3, swap ket detector 2 from 32.32'
Assuming the number of bits up to 7 as m-2゜m-3,
The sum of each transfer path is n −1 as in the case of the minor loop.
-m and by shifting the positions of the boot loops 28 and 28' by 1 bit, the bubble generator 29.29' writes to the boot loop f28.28' alternately, and the detector 27 reads information alternately. It is possible to maintain compatibility with the conventional configuration shown in FIG.

第4図乃至第6図は本発明を4Mビット素子に応用した
実際例を説明するための図であり、第4図は概略図、第
5図はその1Mビットブロック、第6図はバブル転送路
のノやターンをそれぞれ示す。
Figures 4 to 6 are diagrams for explaining an actual example in which the present invention is applied to a 4M bit device, where Figure 4 is a schematic diagram, Figure 5 is a 1M bit block thereof, and Figure 6 is bubble transfer. Each indicates the no and the turn of the road.

第4図の4Mビット素子は1素子上に1Mビットブロッ
クが4個I〜■形成されておシ各ブロックには偶数ブロ
ックのマイナーループ40と奇数ブロックのマイナール
ープ41とブートループ42とバブル検出器43とが形
成されている。
The 4M bit device shown in Fig. 4 has four 1M bit blocks I~■ formed on one device, and each block has a minor loop 40 for even blocks, a minor loop 41 for odd blocks, a boot loop 42, and bubble detection. A container 43 is formed.

第5図は第4図の素子の1Mビットブロックを拡大して
示した図であり、同図において、4oは偶数ブロックの
マイナーループ、41は奇数ブロックのマイナーループ
、42’、42’はブートループ、43はバブル検出器
、44はバブル検出器のダミー、45.45’はバブル
発生器用導体の端子、46.46’はスワソゾr−ト用
導体の端子、47゜47′はレプリケートゲート用導体
の端子、48はブートループ用バブル発生器の導体の端
子、49゜49′はブートループ用スワップダートの導
体の端子、50.50’はブートループ用レプリケート
ゲートの導体の端子、51はバブル検出器の端子、52
はダミーの端子、53はバブル検出器とダミーの共通端
子をそれぞれ示している。
FIG. 5 is an enlarged view of a 1M bit block of the device shown in FIG. Loop, 43 is the bubble detector, 44 is the bubble detector dummy, 45.45' is the terminal for the bubble generator conductor, 46.46' is the terminal for the Swasozort conductor, 47°47' is for the replicate gate. Terminal of the conductor, 48 is the terminal of the conductor of the bubble generator for the boot loop, 49° 49' is the terminal of the conductor of the swap dart for the boot loop, 50.50' is the terminal of the conductor of the replicate gate for the boot loop, 51 is the bubble generator terminal. Detector terminal, 52
indicates a dummy terminal, and 53 indicates a common terminal between the bubble detector and the dummy.

第6図の転送パターンはワイドギャップ型の転送ツクタ
ーンであり、aは4μmピッチでマイナーループに用い
られ、bは8μmピッチでブートループに用いられてい
る。
The transfer pattern shown in FIG. 6 is a wide gap type transfer pattern, in which a is used for a minor loop at a pitch of 4 μm, and b is used for a boot loop at a pitch of 8 μm.

この4Mビット素子は第5図の如くブートループ42 
、42’からバブル検出器43までの転送路54.54
’とブートループのレプリケートr−)用の導体55と
が交差せずに形成されているので、転送路54 、54
’を転送されるバブルは導体55を流れる電流の影響を
受けることはない。なおマイナーループのレプリケート
ゲート用導体56が転送路54.54’と交差している
が、これは、ブートループ読出し中はマイナーループの
読み出しは行なわれないので、転送路54.54’を転
送されるバブルには無関係である。
This 4M bit device is connected to the boot loop 42 as shown in FIG.
, 42' to the bubble detector 43.
' and the conductor 55 for the boot loop replicate r-) are formed without crossing each other, so that the transfer paths 54, 54
The bubble transferred ' is not affected by the current flowing through the conductor 55. Note that the replicate gate conductor 56 of the minor loop intersects with the transfer path 54.54', but this is because the minor loop is not read during boot loop reading, so the data is transferred through the transfer path 54.54'. It has nothing to do with the bubble.

なお、また従来の奇数・偶数方式では、バブル検出器と
ダミーとが隣接して形成されていたため、1ビツトおき
にしか情報の読み取りができず、そのため奇数・偶数ブ
ロックにそれぞれ1個づつの検出器を必要としたが、本
発明では第5図の如くバブル検出器43とダミー44と
を分離して配置し、バブル検出器43を出たバブルはガ
ードレールによって廃棄されるようになっているため、
毎ビットの読み出しが可能となり、検出器43は1個で
奇数・賜数ブロックの情報を交互に読み出すことができ
るようになっている。
Furthermore, in the conventional odd/even method, since the bubble detector and dummy were formed adjacent to each other, information could only be read every other bit, so one detection was required for each odd and even block. However, in the present invention, the bubble detector 43 and the dummy 44 are arranged separately as shown in FIG. 5, and the bubbles exiting the bubble detector 43 are discarded by a guardrail. ,
Each bit can be read out, and one detector 43 can alternately read out information from odd and odd blocks.

(7)6発明の効果 以上、詳細に説明したように本発明の磁気バブルメモリ
素子は、IMビット単位で必要な2本のブートループを
1個所にまとめ新たにバブル発生器、書き込み読み出し
転送路をもうけ、検出器は1個にノ戊じ、情報読み出し
用と共用することにより素子面積の増大を抑え、且つブ
ートループ情報読み出し特性劣化をなくして大容量メモ
リを実現し得るといった効果大なるものである。
(7) 6 Effects of the Invention As explained in detail above, the magnetic bubble memory element of the present invention combines the two boot loops required for each IM bit in one place, and adds a new bubble generator, write/read transfer path. By using one detector and sharing it with the one for information reading, it is possible to suppress an increase in the element area, eliminate deterioration of the boot loop information read characteristics, and realize a large capacity memory. It is.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は従来の磁気バブルメモリ素子を説明
するだめの図、第3図ガ至蕃#暑は本発明による磁気バ
ブルメモリ素子を説明するための22.22’はマイナ
ーループ用バブル発生器、23.23’はマイナールー
プ用省き込みメジャー転送路、24.24’はマイナー
ループ用スワップデート、25.25’はマイナールー
プ用レプリケートr−)、26.26’はマイナーへ一
ゾ用読み出しメジャー転送路、27は検出器、28.2
8’はブートループ、29.29’はブートループ用バ
ブル発生器、30,30′はブートループ用書き込みメ
ジャー転送路、31.31’はブートループ用スワッゾ
r−ト、32 、32’はブートルーゾ用しゾリケード
r−ト、33 、33’はブートループ用読み出しメジ
ャー転送路をそれぞれ示す。 特許出願人 富士通株式会社 特許出願代理人 弁理士 ぎ−木    朗 弁理士 西 舘 和 之 弁理士  内  1) 幸  男 弁理士 山 口  昭 之 第1図 第2図 7′ 、5図 ゝ□Y−″−Y−″−Y−′ +V++   −一γ−
−”−M−’l      S           
i     l      L           
   +46   45       47  46’
    45          47’第6図 (0)
1 and 2 are diagrams for explaining the conventional magnetic bubble memory device, and FIG. 3 is for explaining the magnetic bubble memory device according to the present invention. 22' is for the minor loop. Bubble generator, 23.23' is the omitted major transfer path for the minor loop, 24.24' is the swap date for the minor loop, 25.25' is the replicate r-) for the minor loop, 26.26' is the one to the minor loop. 27 is a detector, 28.2
8' is the boot loop, 29.29' is the bubble generator for the boot loop, 30 and 30' are the write major transfer paths for the boot loop, 31.31' is the boot loop swazzort, and 32 and 32' are the bootloop bubble generator. Reference numerals 33 and 33' denote read major transfer paths for the boot loop, respectively. Patent applicant Fujitsu Ltd. Patent agent Akira Giki Patent attorney Kazuyuki Nishidate (1) Yukio Patent attorney Akira Yamaguchi Figure 1, Figure 2, 7', 5 ゝ□Y- ″−Y−″−Y−′ +V++ −1γ−
-”-M-'l S
i l L
+46 45 47 46'
45 47'Figure 6 (0)

Claims (1)

【特許請求の範囲】 土 複数のマイナールーゾによって形成される情報記憶
部とは別個に少なくとも1つの不良ループ情報記憶部を
具備し、該不良ループ情報記憶部に不良ループ情報を■
:き込むための磁気バブル発生器、書き込みメジャー転
送路、書き込みゲートおよび不良ループ情報を読み出す
ための読出しケ9−ト、読み出しメジャー転送路とを具
備し、不良ループ情報の検出を前記情報記憶部の検出部
と共用するように構成されたことを特徴とする磁気バブ
ルメモリ累子。 (2,前記不良ループ情報用バブル発生器から不良ルー
プ情報記憶部につながった前記書込みr−トtでのビッ
ト数と、前記不良ルーゾ情報記憶部につながった読出し
r−)から検出器までのビット数との和が、前言ピ情報
記憶部用バブル発生器から前記情報記憶部につながった
書込みr−トまでのビット数と前記情報記憶部につなが
った読出しグ゛−トから前記検出部までのビット数との
和に等しいことを特徴とする特許請求の範囲第1項記載
の磁気バブルメモリ素子。 3− 前記書込みケゝ−トがスワップデート、前記読出
しゲートがレプリケートゲートからなることを特徴とす
る特許請求の範囲第1項記載の磁気バブルメモリ素子。
[Scope of Claims] At least one defective loop information storage section is provided separately from the information storage section formed by the plurality of minor loops, and the defective loop information is stored in the defective loop information storage section.
: A magnetic bubble generator for reading, a write measure transfer path, a write gate, a read gate for reading out defective loop information, and a read measure transfer path; A magnetic bubble memory device characterized in that it is configured to be used in common with a detection unit. (2. The number of bits in the write r-t connected from the defective loop information bubble generator to the defective loop information storage section and the read r- connected to the defective loop information storage section) to the detector. The sum of the number of bits is the number of bits from the bubble generator for the information storage section to the write gate connected to the information storage section and the number of bits from the read gate connected to the information storage section to the detection section. 2. The magnetic bubble memory device according to claim 1, wherein the number of bits is equal to the sum of the number of bits. 3- The magnetic bubble memory device according to claim 1, wherein the write gate is a swap date and the read gate is a replicate gate.
JP58053602A 1983-03-31 1983-03-31 Magnetic bubble memory element Granted JPS59180879A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58053602A JPS59180879A (en) 1983-03-31 1983-03-31 Magnetic bubble memory element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58053602A JPS59180879A (en) 1983-03-31 1983-03-31 Magnetic bubble memory element

Publications (2)

Publication Number Publication Date
JPS59180879A true JPS59180879A (en) 1984-10-15
JPS6322385B2 JPS6322385B2 (en) 1988-05-11

Family

ID=12947426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58053602A Granted JPS59180879A (en) 1983-03-31 1983-03-31 Magnetic bubble memory element

Country Status (1)

Country Link
JP (1) JPS59180879A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559787A (en) * 1978-09-04 1980-01-23 Iseki Agricult Mach Threshing depth regulater in combined harvester
JPS55125593A (en) * 1979-03-19 1980-09-27 Nec Corp Magnetic bubble memory element
JPS55135389A (en) * 1979-04-09 1980-10-22 Nec Corp Magnetic bubble memory element
JPS55135388A (en) * 1979-04-09 1980-10-22 Nec Corp Magnetic bubble memory element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS559787A (en) * 1978-09-04 1980-01-23 Iseki Agricult Mach Threshing depth regulater in combined harvester
JPS55125593A (en) * 1979-03-19 1980-09-27 Nec Corp Magnetic bubble memory element
JPS55135389A (en) * 1979-04-09 1980-10-22 Nec Corp Magnetic bubble memory element
JPS55135388A (en) * 1979-04-09 1980-10-22 Nec Corp Magnetic bubble memory element

Also Published As

Publication number Publication date
JPS6322385B2 (en) 1988-05-11

Similar Documents

Publication Publication Date Title
US4748594A (en) Integrated circuit device having a memory and majority logic
EP0155521B1 (en) A semiconductor memory device
US4070651A (en) Magnetic domain minor loop redundancy system
CN109712665A (en) The function test method of memory and memory
JPS59180879A (en) Magnetic bubble memory element
CA1111557A (en) Fault tolerant bubble memory with redundancy using a stationary register on a single chip
US4386417A (en) High performance bubble chip architecture
US3159821A (en) Magnetic core matrix
JPS6141072B2 (en)
CA1118891A (en) Fault tolerant bubble memory with redundancy using a stationary register in a single chip
US4096580A (en) Multiple redundancy loop bubble domain memory
JPS5911985B2 (en) Bubble domain exchange circuit
JP3469074B2 (en) Semiconductor memory device
US4301516A (en) Bubble memory storage unit
JPS63204584A (en) Magnetic bubble memory element
JPS6037546B2 (en) magnetic bubble element
JPS5927031B2 (en) magnetic bubble storage device
JPS592994B2 (en) magnetic bubble memory element
JPS6260757B2 (en)
JPS59101090A (en) Storage device
JPS6244357B2 (en)
JPS62157394A (en) Magnetic bubble memory chip constitution
JPS6348691A (en) Magnetic bubble memory element
JPS6364837B2 (en)
JPS5994292A (en) Magnetic bubble memory element