JPS59174891A - Dynamic display circuit - Google Patents
Dynamic display circuitInfo
- Publication number
- JPS59174891A JPS59174891A JP5018083A JP5018083A JPS59174891A JP S59174891 A JPS59174891 A JP S59174891A JP 5018083 A JP5018083 A JP 5018083A JP 5018083 A JP5018083 A JP 5018083A JP S59174891 A JPS59174891 A JP S59174891A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- shift register
- out shift
- dynamic display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は、データ処理回路からダイナミック表示回路へ
データを転送する際にデータ処理回路のダイナミック表
示回路に対する制御手順を簡便にするとともに、ダイナ
ミック表示回路の制御を簡略化することを可能としたダ
イナミック表示回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention simplifies the control procedure for the dynamic display circuit of the data processing circuit when transferring data from the data processing circuit to the dynamic display circuit, and also simplifies the control of the dynamic display circuit. The present invention relates to a dynamic display circuit that makes it possible to
従来、この種のダイナミック表示回路は、第１図に示す
ようＫ、データ処理回路から送られてくるデータ５を記
憶するメモリ回路１と、メモリ回路１への入力データ５
及び出力である表示データ１０を制御する制御回路２と
、周期的にアドレス信号１１を発生するアドレス発生回
路４と、表示データ１０及びアドレス信号１１を入力し
て表示を行う表示回路３とによシ構成されていた。第２
図に示すように、アドレス信号１１は制御回路２を介し
てメモリアドレス信号９としてメモリ回路１へ与えられ
、アドレス信号１１に対応した表示データ１０がメモリ
回路１から表示回路３へ入力され、アドレス信号１１に
同期したダイナミック表示を行っていた。データ処理回
路からダイナミック表示回路にデータを転送する場合、
データ処理回路は制御回路２から出力される書込信号８
が論理値「１」の時書込可と判別し、書込信号７及び書
込アドレス信号６を制御回路２に送出するとともにデー
タ５をメモリ回路１に送出し、データ５をメモリ回路Ｉ
Ｋ書込んでいた。従って、データ処理回路では書込許可
信号８によって制御タイミングの同期をとって、１プ・
ロック毎にデータの転送を行うので、ｎブロックのデー
タを転送する為にはｎ回の同一処理を行安う必要があシ
、処理回路の負担が太きいとともに、データ転送に要す
る時間が長いという欠点があった。Conventionally, this type of dynamic display circuit, as shown in FIG.
and a control circuit 2 that controls the output display data 10, an address generation circuit 4 that periodically generates the address signal 11, and a display circuit 3 that inputs the display data 10 and the address signal 11 and performs display. It was composed of Second
As shown in the figure, address signal 11 is given to memory circuit 1 as memory address signal 9 via control circuit 2, display data 10 corresponding to address signal 11 is input from memory circuit 1 to display circuit 3, and address Dynamic display synchronized with signal 11 was performed. When transferring data from the data processing circuit to the dynamic display circuit,
The data processing circuit is a write signal 8 output from the control circuit 2.
When the logical value is "1", it is determined that writing is possible, and the write signal 7 and write address signal 6 are sent to the control circuit 2, and the data 5 is sent to the memory circuit 1, and the data 5 is sent to the memory circuit I.
I was writing K. Therefore, in the data processing circuit, the control timing is synchronized by the write permission signal 8, and one
Since data is transferred for each lock, it is necessary to perform the same process n times to transfer n blocks of data, which puts a heavy burden on the processing circuit and takes a long time to transfer data. There was a drawback.
本発明の目的は、データ処理回路とダイナミック表示回
路との間にファースト・イン・ファースト・アウトシフ
トレジスタを配置することによシ上記欠点を解決し、デ
ータ処理回路がダイナミック表示回路の制御タイミング
と無関係にデータ転送を可能としたダイナミック表示回
路を提供することにある。An object of the present invention is to solve the above drawbacks by arranging a first-in first-out shift register between a data processing circuit and a dynamic display circuit, so that the data processing circuit can control the control timing of the dynamic display circuit. It is an object of the present invention to provide a dynamic display circuit that enables data transfer regardless of data transfer.
この目的のために本些明は、データ処理回路からのデー
タを一時記憶する為のファースト・イン・ファースト・
アウトシフトレジスタで構成される記憶手段と、アドレ
ス信号を発生させる手段と、アドレス信号に同期してデ
ータを循環させる為のファースト・イン・ファースト嚇
アウトシフトレジスタで構成される循環手段と、データ
の循環路中にあって前記記憶手段と前記循環手段のファ
ーストφイン・ファースト・アウトシフトレジスタの出
力を切シ替えて循環させる切替手段と、データをアドレ
ス信号によ）ダイナミック表示を行李う表示手段とによ
って構成したものである。For this purpose, the present invention provides a first-in-first aid for temporarily storing data from a data processing circuit.
storage means consisting of an outshift register; means for generating an address signal; circulation means consisting of a first-in-first outshift register for circulating data in synchronization with the address signal; a switching means which is located in the circulation path and switches and circulates the output of the first φ-in/first-out shift register of the storage means and the circulation means; and a display means which dynamically displays data (based on an address signal). It is composed of
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第３図及び第４図は本発明の実施例を表わすブロック図
及びタイムチャートである。これらの図において３は表
示回路、４はアドレス発生回路、５はデータ処理回路か
らのデータ、７はデータ処、理回路からの書込信号、８
は書込許可信号、１０は表示データ、１１はアドレス信
号、１２はｎ段のデータ循環用ファースト・イン・ファ
ースト・アウトシフトレジスタ、１３はｎ段の転送デー
タの一時記憶用ファースト・イン・ファースト・アウト
シフトレジスタ、１４は切替回路、１５はデータ循環用
ファースト・イン・ファースト・アウトシフトレジスタ
の出力データ、１６は転送データの一時記憶用ファース
ト・イン・ファースト・アウトシフトレジスタの出力デ
ータである。転送データの一時記憶用ファースト・イン
・ファースト・アウトシフトレジスタ１３にデータ５が
格納されていない場合には、切替回路１４はデータ循環
用ファースト・イン・ファースト・アウトシフトレジス
タ１２側に９）Ｆ）替わっておシ、データ循環用ファー
スト・インーファーストｅアウトシフトレジスタ１２の
出力データ１５はアドレス信号１１に同期して表示デー
タ１０として循環させ、再びデータ循環用ファースト・
イン・ファースト・アウトシフトレジスタ１２に格納す
るとともに表示回路３に供給する。表示回路３は周期的
に歩進するアドレス信号１１とそれと同期して入力する
表示データＩＯＫよシダイナミック表示を行う。3 and 4 are a block diagram and a time chart representing an embodiment of the present invention. In these figures, 3 is a display circuit, 4 is an address generation circuit, 5 is data from a data processing circuit, 7 is a write signal from a data processing and processing circuit, and 8 is a write signal from a data processing circuit.
is a write permission signal, 10 is display data, 11 is an address signal, 12 is a first-in first-out shift register for n-stage data circulation, and 13 is a first-in-first for temporary storage of n-stage transfer data.・Out shift register, 14 is a switching circuit, 15 is output data of the first-in-first-out shift register for data circulation, and 16 is output data of the first-in-first-out shift register for temporary storage of transfer data. . When data 5 is not stored in the first-in-first-out shift register 13 for temporary storage of transfer data, the switching circuit 14 switches the first-in-first-out shift register 12 for data circulation to the 9)F ) Instead, the output data 15 of the first-in-first e-out shift register 12 for data circulation is circulated as display data 10 in synchronization with the address signal 11, and the first-in first e-out shift register 12 for data circulation is circulated as display data 10.
It is stored in the in-first-out shift register 12 and supplied to the display circuit 3. The display circuit 3 performs dynamic display using the address signal 11 which advances periodically and the display data IOK which is input in synchronization with the address signal 11.
第４図のタイムチャートを参照して、データ処理回路か
らダイナミック表示回路にデータを転送する場合につい
て説明する。転送データの一時記憶用ファースト・イン
拳ファースト・アウトシフトレジスタにデータが格納さ
れていない状態では、書込許可信号８は論理値「ｌ」と
なシ書込許可状態を示している。この状態の時に、デー
タ処理回路は任意のぞイミングでデータ書込信号７によ
シ、ｎブロックのデータ５を連続的に転送データの一時
記憶用ファースト・イン・ファースト・アウトシフトレ
ジスタ１３に書き込む。ｎブロックのデータ５の転送が
行われると、書込許可信号８は論理値「０」となシ書込
不許可状態を示す。切替回路１４は、循環している表示
データ１ｏに同期して、該表示データ１０がｎブロン２
分のデータを送られた後ただちに転送データの一時記憶
用ファースト・イン・ファースト・アウトシフトレジス
タ１３９Ａに切シ替わり、同時に転送データの一時記憶
用ファースト・イン・ファースト・アウトシフトレジス
タ１３は、表示データ１０の循環に同期して、一時記憶
していたデータ１６をＤＩ’からＤｎ′まで送出し、循
環路に乗せて表示データ１゜として表示回路３及びデー
タ循環゛用ファースト・イン・ファースト・アウトシフ
トレジスタ１２に入力する。転送データの一時記憶用フ
ァースト・イン・ファースト・アウトシフトレジスタ１
３に格納されていたデータ５がデータ１６としてすべて
出力されると、切替回路１４はデータ循環用ファースト
・イン・ファースト・アウトシフトレジスタ１２側に切
υ替って戻り、データ１０の循環路が閉じた状態になる
。この時、書込許可信号８は再び論理値「１」となって
書込許可状態を示し、データ処理回路から任意のタイミ
ングで自由にデータの転送が行える状態となる。このよ
うにしてデータ処理回路から転送されたデータは、デー
タ循環用ファースト・イン・ファースト・アウトジフト
レジスタ１２によシ循環されつつ表示回路３に供給され
、ダイナミック表示を行う。The case of transferring data from the data processing circuit to the dynamic display circuit will be described with reference to the time chart of FIG. When no data is stored in the first-in first-out shift register for temporary storage of transfer data, the write permission signal 8 has a logical value of "1", indicating a write permission state. In this state, the data processing circuit continuously writes n blocks of data 5 to the first-in-first-out shift register 13 for temporary storage of transfer data using the data write signal 7 at any desired timing. . When n blocks of data 5 are transferred, the write permission signal 8 takes a logical value of "0", indicating a write disable state. The switching circuit 14 synchronizes with the circulating display data 1o so that the display data 10 is
Immediately after the first-in first-out shift register 139A for temporary storage of transfer data is sent, the first-in first-out shift register 139A for temporary storage of transfer data is switched to the first-in first-out shift register 139A for temporary storage of transfer data. In synchronization with the circulation of the data 10, the temporarily stored data 16 is sent from DI' to Dn' and put on the circulation path as display data 1° to the display circuit 3 and the first-in-first for data circulation. Input to out shift register 12. First-in, first-out shift register 1 for temporary storage of transfer data
When all the data 5 stored in 3 is output as data 16, the switching circuit 14 switches back to the first-in-first-out shift register 12 for data circulation, and the circulation path of data 10 is changed to becomes closed. At this time, the write permission signal 8 becomes the logical value "1" again, indicating a write permission state, and data can be freely transferred from the data processing circuit at any timing. The data transferred from the data processing circuit in this manner is supplied to the display circuit 3 while being circulated by the first-in-first-out shift register 12 for data circulation, and dynamic display is performed.
本発明は以上説明したようＫ、データ処理回路とダイナ
ミック表示回路との間にファースト・イン・ファースト
・アウトシフトレジスタを、配置することによシ、デー
タ処理回路がダイナミック表示回路の制御タイミングと
無関係にデータ転送を行えるという利点があシ、データ
処理回路のダイナミック表示回路へのデータ転送を行う
制御手順が簡便化され、データ処理回路の負担が軽くな
るという効果、ダイナミック表示回路の制御が簡略化さ
れるという効果、及びデータ転送に要する時間が短縮さ
れるという効果がある。As explained above, the present invention provides a first-in first-out shift register between the data processing circuit and the dynamic display circuit, so that the data processing circuit is independent of the control timing of the dynamic display circuit. This has the advantage of being able to transfer data to the dynamic display circuit, simplifies the control procedure for transferring data from the data processing circuit to the dynamic display circuit, reduces the burden on the data processing circuit, and simplifies the control of the dynamic display circuit. This has the effect of reducing the amount of time required for data transfer.
第１図及び第２図は従来技術によるダイナミック表示回
路のブロック図及びタイムチャートを示す図、第３図及
び第４図は本発明の実施例に表わすブロック図及びタイ
ムチャートを示す歯である。
ｌ・・・メモリ回路、 ２・・・制御回路、３・・・
表示回路、 ４・・・アドレス発生回路、５・−・
データ処理回路からのデータ、６・・・書込アドレス信
号、 ７・・・書込信号、８・−・書込許可信号、
９・・・メモリアドレス信号、１０−・・表示データ
、 １１・・・アドレス信号、１２・・−ｎ段のデー
タ循環用ファースト・イン・ファースト・アウトシフト
レジスタ、
１３−・・ｎ段の転送データの一時記憶用７アースト・
イン・ファースト・アウトシフトレジスタ、１４・・・
切替回路、
１５・・・データ循環用ファースト拳イン・ファースト
・アウトシフトレジスタの出力データ、１６・・・転送
データの一時記憶用ファースト・イン・ファースト命ア
ウトシフトレジスタの出力データ。
代理人 卯理士 染 川 利 吉
第１図
第２図
光示データｌｏ 。
第３図1 and 2 are diagrams showing a block diagram and a time chart of a dynamic display circuit according to the prior art, and FIGS. 3 and 4 are diagrams showing a block diagram and a time chart of an embodiment of the present invention. l...Memory circuit, 2...Control circuit, 3...
Display circuit, 4... Address generation circuit, 5...
Data from the data processing circuit, 6...Write address signal, 7...Write signal, 8...Write permission signal,
9...Memory address signal, 10--Display data, 11--Address signal, 12--First-in, first-out shift register for n-stage data circulation, 13---N stage transfer 7-earth for temporary storage of data
In-first-out shift register, 14...
Switching circuit, 15... Output data of the first-in-first-out shift register for data circulation, 16... Output data of the first-in-first-out shift register for temporary storage of transfer data. Agent Uroshi Somekawa Toshikichi Figure 1 Figure 2 Optical data lo. Figure 3
Claims (1)
スト嗜イン１１７アースト・アウトシフトレジスタで構
成される記憶手段と、アドレス信号を発生させる手段と
、アドレス信号に同期してデータを循環させる為のファ
ースト・イン・ファースト・アウトシフトレジスタで構
成される循環手段と、データの循環路中にあって前記記
憶手段と前記循環手段のファースト・イン・ファースト
・アウトシフトレジスタの出力１を切υ替えて循環させ
る切替手段と、データをアドレス信号によシダイナミッ
ク表示を行なう表示手段とを有することを特徴とするダ
イナミック表示回路。storage means consisting of a 7-earth input/output shift register for temporarily storing data from the data processing circuit; means for generating an address signal; and means for circulating data in synchronization with the address signal. a circulation means constituted by a first-in first-out shift register; and switching the output 1 of the storage means and the first-in first-out shift register of the circulation means in the data circulation path; 1. A dynamic display circuit comprising switching means for circulating data and display means for dynamically displaying data in accordance with an address signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5018083A JPS59174891A (en) | 1983-03-25 | 1983-03-25 | Dynamic display circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5018083A JPS59174891A (en) | 1983-03-25 | 1983-03-25 | Dynamic display circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59174891A true JPS59174891A (en) | 1984-10-03 |
Family
ID=12851993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5018083A Pending JPS59174891A (en) | 1983-03-25 | 1983-03-25 | Dynamic display circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59174891A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0278371U (en) * | 1988-12-02 | 1990-06-15 |
-
1983
- 1983-03-25 JP JP5018083A patent/JPS59174891A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0278371U (en) * | 1988-12-02 | 1990-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100694440B1 (en) | A semiconductor memory | |
| JPS59174891A (en) | Dynamic display circuit | |
| JPS63131176A (en) | Image display device | |
| JPS59128862A (en) | Magnifying and reduction device | |
| US6744833B1 (en) | Data resynchronization between modules sharing a common clock | |
| JPS63156291A (en) | Picture memory | |
| JPS6243888A (en) | Dual port memory | |
| JPH06103026A (en) | Memory system | |
| US6421280B1 (en) | Method and circuit for loading data and reading data | |
| KR0148182B1 (en) | Quadruple bank memory control circuit | |
| JPS6234438A (en) | Elastic store memory circuit | |
| JP2512945B2 (en) | Image memory device | |
| JPS6325717A (en) | Data transfer circuit | |
| JPH04280381A (en) | High-speed extracting method for image data | |
| JPH0278398A (en) | Time slot replacement circuit | |
| JPS6073675A (en) | Memory controller | |
| JPH05224656A (en) | Moving picture enlarging data transfer system | |
| JPS6126160A (en) | Simultaneous processing circuit for data reading/writing | |
| JPH04156015A (en) | Phase difference absorption circuit | |
| JPH01146197A (en) | Digital picture memory device | |
| JPH02287647A (en) | Storage device | |
| JPH0358639A (en) | Frame aligner | |
| JPH1069371A (en) | Data temporary storage device and clock synchronous type data processor | |
| JPH03123300A (en) | Initialization circuit for time switch data memory | |
| JPS6326896A (en) | Semiconductor memory |