JPS59172057A - 情報授受制御方式 - Google Patents
情報授受制御方式Info
- Publication number
- JPS59172057A JPS59172057A JP58045483A JP4548383A JPS59172057A JP S59172057 A JPS59172057 A JP S59172057A JP 58045483 A JP58045483 A JP 58045483A JP 4548383 A JP4548383 A JP 4548383A JP S59172057 A JPS59172057 A JP S59172057A
- Authority
- JP
- Japan
- Prior art keywords
- information
- information processing
- transfer
- register
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報授受側（財）方式、特に二つの情報処理装
置の間に中継レジスタを介して情報の授受を制御する情
報授受制御方式に関する。
置の間に中継レジスタを介して情報の授受を制御する情
報授受制御方式に関する。
従来の情報授受制御方式は、二つの情報処理部の一方か
ら他方へそれぞれ片方向ごとに中継レジスタとこのレジ
スタの制御部とを備え、一方の情報処理部が他方の状態
に無関係て情報の転送及び処理を要求していたため、例
えば一つのデータを送シこの処理金費水中にこの処理に
関するデータの変更が生じたときこの変更要求に拘らず
変更前のデータによる処理結果が受付けられてしまう機
会があシ侍る。
１ここで、従来の一例について図面を参照して説
明する。涼１図は従来の情報授受制御方式の一構成例を
示す機能ブロック図である。第１図において、二つの情
報処理部１１０−０．−１はそれぞれ中央処理部（ＣＰ
Ｕ）１１１−０．−１及び主記憶部（ＭＭ）１１２−０
．−１、これらに接続スルグロセノサバス１１３−０．
−１、並びにこのバス１１３−０．−１に一方が接続さ
れ他方がそれぞれレジスタ部１２０−０．−１に接続さ
れ一方に情報の転送を要求する情報送出部１１４−０、
−１及び他方に情報を受入れる情報受入部１１５−０．
−１を備えている。父、レジスタ部１２０−０．−１は
それぞれ、転送されるデータを情報送出部１１４−０．
−１からのデータ書込信号Ｌ）ＴＳＴ に従って書込み
、一時記憶したのち情報受入部１１５−０．−１からの
データ読取信号ＤＴＲＤに従って読出されるレジスタ１
２１−０゜−１及び送信側の情報送出部１１４−０．−
１から送られる転送開始信号ＳＴにより受信側の情報受
入部１１５−１．−０のそれぞれに転送要求信号ＲＥＱ
金送ると共に発信側の情報送出部１１４−Ｏ，−１に閉
塞表示ＢＳＹを送り、且つデータの受入が完了したとき
、情報受入部１１５−１゜−０からデータの転送完了信
号Ｒ８Ｔｉ受けてレジスタ部１２０−０．−１を初期状
悲に復旧させるレジスタ制御部１２２−０．−１’ｅ備
えている。
ら他方へそれぞれ片方向ごとに中継レジスタとこのレジ
スタの制御部とを備え、一方の情報処理部が他方の状態
に無関係て情報の転送及び処理を要求していたため、例
えば一つのデータを送シこの処理金費水中にこの処理に
関するデータの変更が生じたときこの変更要求に拘らず
変更前のデータによる処理結果が受付けられてしまう機
会があシ侍る。
１ここで、従来の一例について図面を参照して説
明する。涼１図は従来の情報授受制御方式の一構成例を
示す機能ブロック図である。第１図において、二つの情
報処理部１１０−０．−１はそれぞれ中央処理部（ＣＰ
Ｕ）１１１−０．−１及び主記憶部（ＭＭ）１１２−０
．−１、これらに接続スルグロセノサバス１１３−０．
−１、並びにこのバス１１３−０．−１に一方が接続さ
れ他方がそれぞれレジスタ部１２０−０．−１に接続さ
れ一方に情報の転送を要求する情報送出部１１４−０、
−１及び他方に情報を受入れる情報受入部１１５−０．
−１を備えている。父、レジスタ部１２０−０．−１は
それぞれ、転送されるデータを情報送出部１１４−０．
−１からのデータ書込信号Ｌ）ＴＳＴ に従って書込み
、一時記憶したのち情報受入部１１５−０．−１からの
データ読取信号ＤＴＲＤに従って読出されるレジスタ１
２１−０゜−１及び送信側の情報送出部１１４−０．−
１から送られる転送開始信号ＳＴにより受信側の情報受
入部１１５−１．−０のそれぞれに転送要求信号ＲＥＱ
金送ると共に発信側の情報送出部１１４−Ｏ，−１に閉
塞表示ＢＳＹを送り、且つデータの受入が完了したとき
、情報受入部１１５−１゜−０からデータの転送完了信
号Ｒ８Ｔｉ受けてレジスタ部１２０−０．−１を初期状
悲に復旧させるレジスタ制御部１２２−０．−１’ｅ備
えている。
次に第２図のタイムチャートにより第１図における機能
ブロック間の情報授受手順の一例全第１図と併せ参照し
て説明する。第２図の上部奇号符号は第１図において同
一符号が付与された構成要素と同一の要素であることを
示す。情報処理部１１０−０が情報処理部１１０− Ｉ
Ｋデータを送υ処理を要求するとき、まず情報送出部
１１４−０は閉塞表示Ｂ５Ｙ２Ｏ１によりレジスタ部１
２０−０の空き状態を知り空きであればデータ書込信号
ＤＴＳＴ２０２を送シ込む。続いてデータの書込動作５
ＴＯＲＥ２０３が実行され、書込みが終了したときに転
送開始信号５Ｔ２０４が情報送出部１１４−０からレジ
スタ部１２０−０に転送される。この転送開始信号５Ｔ
２０４が直ちに転送要求信号ＲＥＱ２０５として情報処
理部１１０−１の情報受入部１１５−１に送られたとき
、ｆ胃報受入部１１５−１はデータ読暇倍号ＤＳＲＤ２
０６をレジスタ部１２０−０に送り、精、いてし・ジス
タ１２１−０から書込まれているデータのデータ断。
ブロック間の情報授受手順の一例全第１図と併せ参照し
て説明する。第２図の上部奇号符号は第１図において同
一符号が付与された構成要素と同一の要素であることを
示す。情報処理部１１０−０が情報処理部１１０− Ｉ
Ｋデータを送υ処理を要求するとき、まず情報送出部
１１４−０は閉塞表示Ｂ５Ｙ２Ｏ１によりレジスタ部１
２０−０の空き状態を知り空きであればデータ書込信号
ＤＴＳＴ２０２を送シ込む。続いてデータの書込動作５
ＴＯＲＥ２０３が実行され、書込みが終了したときに転
送開始信号５Ｔ２０４が情報送出部１１４−０からレジ
スタ部１２０−０に転送される。この転送開始信号５Ｔ
２０４が直ちに転送要求信号ＲＥＱ２０５として情報処
理部１１０−１の情報受入部１１５−１に送られたとき
、ｆ胃報受入部１１５−１はデータ読暇倍号ＤＳＲＤ２
０６をレジスタ部１２０−０に送り、精、いてし・ジス
タ１２１−０から書込まれているデータのデータ断。
取動作ＲＥＡＤ ２０７が実行される。このデータの読
取りが終了すると情報受入部１１５−１は転送完了を示
す転送完了信号Ｒ８Ｔ２Ｏ８をレジスタ部１２Ｏ−（ｌ
こ送り、このレジスタ部１２〇−〇と共に復則する。こ
の間、即ち転送開始１６号ＳＴの受信から転送完了信号
Ｒｓｒの受信まで、レジスタ部１２０−０はデータ転送
先の情報送出部１１４−０に閉塞表示ＢＳＹの手段によ
り自己の閉塞ヲ衆示して、別処理に対するレジスタ部１
２０−０の使用が不可能なことを通知する。イ也方、情
報処理部１］０−１から情報処理ｇＵ１１０−０へ前記
と逆方向に、レジスタ部１２０−１を介して悄′４１ｔ
を転送するときは、前記と同様で診ｍ＋符号の中のＮ−
０Ｉ＋・°′−１・” ２０ Ｘ ”をそれぞパ
れ”−１・パ−０°゛・“’ ２１ Ｘ ”に変
更した手順となる。
取りが終了すると情報受入部１１５−１は転送完了を示
す転送完了信号Ｒ８Ｔ２Ｏ８をレジスタ部１２Ｏ−（ｌ
こ送り、このレジスタ部１２〇−〇と共に復則する。こ
の間、即ち転送開始１６号ＳＴの受信から転送完了信号
Ｒｓｒの受信まで、レジスタ部１２０−０はデータ転送
先の情報送出部１１４−０に閉塞表示ＢＳＹの手段によ
り自己の閉塞ヲ衆示して、別処理に対するレジスタ部１
２０−０の使用が不可能なことを通知する。イ也方、情
報処理部１］０−１から情報処理ｇＵ１１０−０へ前記
と逆方向に、レジスタ部１２０−１を介して悄′４１ｔ
を転送するときは、前記と同様で診ｍ＋符号の中のＮ−
０Ｉ＋・°′−１・” ２０ Ｘ ”をそれぞパ
れ”−１・パ−０°゛・“’ ２１ Ｘ ”に変
更した手順となる。
上記の説明のように、情報の転送は両方向力；独立して
可能であるので、情報処理部１１０−Ｏｉ。
可能であるので、情報処理部１１０−Ｏｉ。
ら情報処理部１１０−１に要求された処理要求７５玉情
報送出部１１４−０からレジスタ部１２０−０を介して
情報受入部１１５−１に転送され、情報処理部１１０−
１が処理実行した結果が情報送出部１１４−１からレジ
スタ部１２０−１’ｅ介して情報受入部１１５−０に報
告転送される一連の動作は、逆方向の別の処理要求及び
結果報告と同時に並行して実行され得る。この状態では
、情報処理部１１０−１が、データの変更処理要求を識
別できる転送完了信号Ｒ８Ｔ２Ｏ８を転送する前に閉塞
表示ＢＳＹ２１１によりレジスタ部１２０−１の空き状
態を知るときは、データ書込信号ＤＴＳＴ２１２・デー
タ書込動作５ＴＯＲＥ２１３・転送開始信号５Ｔ２１４
・転送要求信号ＲＥＱ２１５・データ読取動作ＲＥＡＤ
２１７・転送完了信号Ｒ８Ｔ２１８の一連の動作によ
りデータ変更の通知金堂けたにも拘らず変更前のデータ
による処理結果報告が実行される。
報送出部１１４−０からレジスタ部１２０−０を介して
情報受入部１１５−１に転送され、情報処理部１１０−
１が処理実行した結果が情報送出部１１４−１からレジ
スタ部１２０−１’ｅ介して情報受入部１１５−０に報
告転送される一連の動作は、逆方向の別の処理要求及び
結果報告と同時に並行して実行され得る。この状態では
、情報処理部１１０−１が、データの変更処理要求を識
別できる転送完了信号Ｒ８Ｔ２Ｏ８を転送する前に閉塞
表示ＢＳＹ２１１によりレジスタ部１２０−１の空き状
態を知るときは、データ書込信号ＤＴＳＴ２１２・デー
タ書込動作５ＴＯＲＥ２１３・転送開始信号５Ｔ２１４
・転送要求信号ＲＥＱ２１５・データ読取動作ＲＥＡＤ
２１７・転送完了信号Ｒ８Ｔ２１８の一連の動作によ
りデータ変更の通知金堂けたにも拘らず変更前のデータ
による処理結果報告が実行される。
従来の情報授受ｉｌｉ！Ｉ御方式は二つの情報処理部間
に独立した両方向の情報転送路を持つように構成されて
いたのでデータの変更ｆｃ受けたのに拘らず、変更前の
ｉ−夕による処理結果が報告されることがあるという問
題があった。
に独立した両方向の情報転送路を持つように構成されて
いたのでデータの変更ｆｃ受けたのに拘らず、変更前の
ｉ−夕による処理結果が報告されることがあるという問
題があった。
本発明の目的は、一つの双方向レジスタとこの制置手段
により上記問題点を除去し、関連する相互転送情＠全確
認する手段が得られる情報授受制御方式を提供すること
にある。
により上記問題点を除去し、関連する相互転送情＠全確
認する手段が得られる情報授受制御方式を提供すること
にある。
本発明による情報授受制御方式は、二つの情報処理部が
情報授受制御部に備えられた中継レジスタを介してそれ
ぞれ相互に情報全授受する情報授受制御方式において、
二つの前記情報処理部に対して共通に設けられたレジス
タと、一方の前記情報処理部からの閉塞要求情報を受は
且つこの閉塞要求情報を受付は可能なときは二つの前記
情報処理部に自己の閉塞表示をなし、他方の前記情報処
理部から転送完了情報を受けたときはこの閉塞表示を消
去する閉塞表示手段及び二つの前記情報処理部から同時
に閉塞要求情＠を受は且つこの閉塞要求情報を受付は可
能なときは所定の優先順位に従って二つの前記情報処理
部の一方のみを受付ける優先選択手段を含む閉塞管理部
と、二つの前記情報処理部の一方から情報の転送開始情
報金堂けたときは他方へ転送要求情報を送り、この転送
要求情報に回答される転送完了情報があったときは前記
レジスタの記憶を抹消する、二つの前記情報処理部のそ
れぞれに対応した、二つのレジスタ制御部とを、前記情
報授受制御部に備えたことを特徴とする。
情報授受制御部に備えられた中継レジスタを介してそれ
ぞれ相互に情報全授受する情報授受制御方式において、
二つの前記情報処理部に対して共通に設けられたレジス
タと、一方の前記情報処理部からの閉塞要求情報を受は
且つこの閉塞要求情報を受付は可能なときは二つの前記
情報処理部に自己の閉塞表示をなし、他方の前記情報処
理部から転送完了情報を受けたときはこの閉塞表示を消
去する閉塞表示手段及び二つの前記情報処理部から同時
に閉塞要求情＠を受は且つこの閉塞要求情報を受付は可
能なときは所定の優先順位に従って二つの前記情報処理
部の一方のみを受付ける優先選択手段を含む閉塞管理部
と、二つの前記情報処理部の一方から情報の転送開始情
報金堂けたときは他方へ転送要求情報を送り、この転送
要求情報に回答される転送完了情報があったときは前記
レジスタの記憶を抹消する、二つの前記情報処理部のそ
れぞれに対応した、二つのレジスタ制御部とを、前記情
報授受制御部に備えたことを特徴とする。
次に本発明を実施例により第３図及び第４図を参照して
説明する。第３図は、本発明の情報授受制御方式の一実
施例を示す機能ブロック図である。
説明する。第３図は、本発明の情報授受制御方式の一実
施例を示す機能ブロック図である。
第３図において、二つの情報処理部３１０−０゜−１は
、そｒｔぞれ中央処理Ｎ （ＣＰ Ｕ ） ３１１−〇
、−１及び主記憶部（ＭＭ）３１２−０．−１、これら
を接続するプロセッサパス３１３−０．−１、並びてこ
のバス３１３−０．−１１Ｃ−万が接Ｖｅ、てれ他方が
一つのレジスタ部３２０に接続されるレジスタ接続部３
１４−０．−１を備えている。又、レジスタ部３２０は
、二つの情報処理部３１０−０、−１のそれぞれに同様
に接続され、転送されるデータをレジスタ接続部３１４
−０．−１からのデータ書込信号ＤＴＳＴＫ従って書込
み、一時記憶したのちレジスタ接続部３１４−０．−１
からのデータ読取信号ＤＴＲＤに従って読取られる双方
向レジスタ３２１と、−万の情報処理部３１０−〇又は
−１からデータの転送要求のため閉塞要求信号ＢＹＣＫ
を受は且つ受付可能なときは、二つの情報処理部３１０
−．０及び−１に自己の閉塞を表示し又他方の情報処理
部３１０−１又は−〇から転送完了１ｇ号Ｒ８Ｔｉ受け
たときは前記自己の閉塞表示ＢＳＹを消去する閉塞表示
手段３２４及び二つの情報処理部３１０−０．−１のそ
れぞれから同時に閉塞要求信号ＢＹＣＫを受は且つ受付
可能なときは所定の優先順位に従って二つの情報処理部
３１０−０．−１の一方のみを受付ける優先選択手段３
２５を富む閉塞管理部３２３とをそれぞれ情報処理部３
１０−０．−１に共通に設け、又二つの情報処理部３１
０−０．−１の一方から情報の転送開始イぎ号ＳＴを受
けたときは他方へ転送要求信号ＲＥＱを送り、この転送
要求信号ＲＥＱに回答される転送完了信号Ｒ８Ｔがあっ
たときは前記レジスタ３２１の記憶を抹消する、二つの
情報処理部３１０−０．−１にそれぞれ対応した、二つ
のレジスタ制（財）部３２０−０．−１ｅ備える。
、そｒｔぞれ中央処理Ｎ （ＣＰ Ｕ ） ３１１−〇
、−１及び主記憶部（ＭＭ）３１２−０．−１、これら
を接続するプロセッサパス３１３−０．−１、並びてこ
のバス３１３−０．−１１Ｃ−万が接Ｖｅ、てれ他方が
一つのレジスタ部３２０に接続されるレジスタ接続部３
１４−０．−１を備えている。又、レジスタ部３２０は
、二つの情報処理部３１０−０、−１のそれぞれに同様
に接続され、転送されるデータをレジスタ接続部３１４
−０．−１からのデータ書込信号ＤＴＳＴＫ従って書込
み、一時記憶したのちレジスタ接続部３１４−０．−１
からのデータ読取信号ＤＴＲＤに従って読取られる双方
向レジスタ３２１と、−万の情報処理部３１０−〇又は
−１からデータの転送要求のため閉塞要求信号ＢＹＣＫ
を受は且つ受付可能なときは、二つの情報処理部３１０
−．０及び−１に自己の閉塞を表示し又他方の情報処理
部３１０−１又は−〇から転送完了１ｇ号Ｒ８Ｔｉ受け
たときは前記自己の閉塞表示ＢＳＹを消去する閉塞表示
手段３２４及び二つの情報処理部３１０−０．−１のそ
れぞれから同時に閉塞要求信号ＢＹＣＫを受は且つ受付
可能なときは所定の優先順位に従って二つの情報処理部
３１０−０．−１の一方のみを受付ける優先選択手段３
２５を富む閉塞管理部３２３とをそれぞれ情報処理部３
１０−０．−１に共通に設け、又二つの情報処理部３１
０−０．−１の一方から情報の転送開始イぎ号ＳＴを受
けたときは他方へ転送要求信号ＲＥＱを送り、この転送
要求信号ＲＥＱに回答される転送完了信号Ｒ８Ｔがあっ
たときは前記レジスタ３２１の記憶を抹消する、二つの
情報処理部３１０−０．−１にそれぞれ対応した、二つ
のレジスタ制（財）部３２０−０．−１ｅ備える。
次に第３図の各機能ブロックによる情報転送手順の一例
全第３図に併せ第４図のフローチャートをもって説明す
る。第４図の上部番号符号は、第３図において同一符号
が付与された構成要素、レジスタ接続部３１４−０．−
トレジスタ部３２０、を示す。情報処理部３１０−０が
情報処理部３１０−１にデータを送り、処理を要求する
とき、まずレジスタ接続部３１４−０が閉塞表示Ｂ Ｓ
Ｙ ４０１によシレジスタ部３２０の空状態を知ると
同時に閉塞管理部３２３の閉塞表示手段３２４に閉塞要
求情報ＢＹＣＫ ４０２奮送シ、閉塞表子手段３２４は
二つの情報処理部３１０−０．−１に閉幕表示ＢＳＹを
表示する。次いで、レジスタ接続部３１４−０はデータ
書込信号ＤＴＳＴ４０３にレジスタ部３２０のレジスタ
３２１に送り書込動作５ＴＯＲＥ４０４を実行する。書
込動作８ＴＯＲＥ４０４に次いで転送開始信号ＳＴ４０
５を受信したとき、レジスタ制御部３２０−０は転送要
求信号ＲＥＱ４０６を情報処理部３１０−１のレジスタ
接続部３１４−１に転送し、この回答としてのデータ読
取信号ＤＴＲＤ ４０７の受信に続いてデータの読取動
作ＲＥＡＤ４０８が実行される。この読取動作ＲＥＡＤ
４０８が終了したときにレジスタ接続部３１４−１は転
送完了係号Ｒ８Ｔ４０９をレジスタ部３２０に担送し、
レジスタ制御部３２２−０はレジスタ部３２０を復旧さ
せると共に閉塞表示手段３２４の閉塞表示Ｈ８Ｙを復旧
する。他方、情報処理部３１０−１から情報処理部３］
０−０に、前記と逆方向に、レジスタ部３２（ｌ介して
情報を転送するときは、前記の診照符号中、−０″・Ｈ
、Ｉ＋・４０Ｘ″をそれぞｉ″−１″・６−〇″・”
４１ Ｘ ”に変更した同一手順である。
全第３図に併せ第４図のフローチャートをもって説明す
る。第４図の上部番号符号は、第３図において同一符号
が付与された構成要素、レジスタ接続部３１４−０．−
トレジスタ部３２０、を示す。情報処理部３１０−０が
情報処理部３１０−１にデータを送り、処理を要求する
とき、まずレジスタ接続部３１４−０が閉塞表示Ｂ Ｓ
Ｙ ４０１によシレジスタ部３２０の空状態を知ると
同時に閉塞管理部３２３の閉塞表示手段３２４に閉塞要
求情報ＢＹＣＫ ４０２奮送シ、閉塞表子手段３２４は
二つの情報処理部３１０−０．−１に閉幕表示ＢＳＹを
表示する。次いで、レジスタ接続部３１４−０はデータ
書込信号ＤＴＳＴ４０３にレジスタ部３２０のレジスタ
３２１に送り書込動作５ＴＯＲＥ４０４を実行する。書
込動作８ＴＯＲＥ４０４に次いで転送開始信号ＳＴ４０
５を受信したとき、レジスタ制御部３２０−０は転送要
求信号ＲＥＱ４０６を情報処理部３１０−１のレジスタ
接続部３１４−１に転送し、この回答としてのデータ読
取信号ＤＴＲＤ ４０７の受信に続いてデータの読取動
作ＲＥＡＤ４０８が実行される。この読取動作ＲＥＡＤ
４０８が終了したときにレジスタ接続部３１４−１は転
送完了係号Ｒ８Ｔ４０９をレジスタ部３２０に担送し、
レジスタ制御部３２２−０はレジスタ部３２０を復旧さ
せると共に閉塞表示手段３２４の閉塞表示Ｈ８Ｙを復旧
する。他方、情報処理部３１０−１から情報処理部３］
０−０に、前記と逆方向に、レジスタ部３２（ｌ介して
情報を転送するときは、前記の診照符号中、−０″・Ｈ
、Ｉ＋・４０Ｘ″をそれぞｉ″−１″・６−〇″・”
４１ Ｘ ”に変更した同一手順である。
上記説明のよう（Ｃ１両方向の情報の転送（・ζ１９１
時１’Ｉ一つのレジスタ部３２０しか介し得ないので、
このレジスタ部３２０が占有式れている間は閉塞表示Ｂ
ＳＹとすることにより′、＋ｇに一つの処理しか扱い得
ない。このため、一つの情報処理部；３１〇−〇からデ
ータの変更要求開始の閉塞要求イぎ号ＢＹＣＩ（４０２
を受信以後、情報処理部３１０−１から転送完了係号Ｒ
８Ｔ４０９を受信するまでは画情報処理部３１０−０．
−１共、レジスタ部３２０は別の情報転送には使用でき
ず且つ受１３側の情報処理部３１０−１では転送完了係
号ＲＳ Ｔ ４０９発信時にはデータの変更が判明する
ので、変更すべきデータが処理済データ内に含まれたと
きは、処理済データは屏棄し、データ変更後再度処理を
実行する。
時１’Ｉ一つのレジスタ部３２０しか介し得ないので、
このレジスタ部３２０が占有式れている間は閉塞表示Ｂ
ＳＹとすることにより′、＋ｇに一つの処理しか扱い得
ない。このため、一つの情報処理部；３１〇−〇からデ
ータの変更要求開始の閉塞要求イぎ号ＢＹＣＩ（４０２
を受信以後、情報処理部３１０−１から転送完了係号Ｒ
８Ｔ４０９を受信するまでは画情報処理部３１０−０．
−１共、レジスタ部３２０は別の情報転送には使用でき
ず且つ受１３側の情報処理部３１０−１では転送完了係
号ＲＳ Ｔ ４０９発信時にはデータの変更が判明する
ので、変更すべきデータが処理済データ内に含まれたと
きは、処理済データは屏棄し、データ変更後再度処理を
実行する。
本実施例ではレジスタ接続部３１４−０．−］と閉塞管
理部３２３との間に閉塞要求信号ＢＹＣＫを設けたが、
閉塞表示ＢＳＹと共用で一つの信号線を両刀向に使用す
る手段についても適用できる。
理部３２３との間に閉塞要求信号ＢＹＣＫを設けたが、
閉塞表示ＢＳＹと共用で一つの信号線を両刀向に使用す
る手段についても適用できる。
又信号線を韮列に示したが時分割制卸により一本化する
こともできる。
こともできる。
以上のように、本発明は、従来それぞれ逆方向ＶＣ接続
されていた二つのレジスタを一つにし、同時には一つの
内部処理すなわち転送処理のみが実行され、又一つの転
送要求が発生したとき、従来はそれぞれ発生元の情報処
理部のみレジスタ接続部の送出部の動作復旧に従ってこ
の自己の送出部に閉塞表示したもの金、両レジスタ接続
部に転送要求が発生したとき直ちにレジスタ部を起動し
閉塞し、画情報処理部が同時に起動しても優先して一方
のみを受付は他方は待合せる優先選択手段を備える。こ
の状態で、変更内接を含む情報の一つを受信するとへは
、この変更の適用が必要な結果報告の転送要求が生じて
も、転送準備のまま発信を待合せ、転送前に変更の適用
が必要と判明するので、再処理が実行きれる。従って、
変更を要する自答の結果報告の転送が減少しシステムと
しての処理能率が向上すると共に相互の転送情報が確認
されるという効果が得られる。
されていた二つのレジスタを一つにし、同時には一つの
内部処理すなわち転送処理のみが実行され、又一つの転
送要求が発生したとき、従来はそれぞれ発生元の情報処
理部のみレジスタ接続部の送出部の動作復旧に従ってこ
の自己の送出部に閉塞表示したもの金、両レジスタ接続
部に転送要求が発生したとき直ちにレジスタ部を起動し
閉塞し、画情報処理部が同時に起動しても優先して一方
のみを受付は他方は待合せる優先選択手段を備える。こ
の状態で、変更内接を含む情報の一つを受信するとへは
、この変更の適用が必要な結果報告の転送要求が生じて
も、転送準備のまま発信を待合せ、転送前に変更の適用
が必要と判明するので、再処理が実行きれる。従って、
変更を要する自答の結果報告の転送が減少しシステムと
しての処理能率が向上すると共に相互の転送情報が確認
されるという効果が得られる。
第１図は従来の情報授受制御方式の一構成例を示す機能
ブロック図、第２図は第１図における機能ブロック間の
情報授受手順を示すタイムチャート、第３図は本発明の
情報授受制御部式の一実施例を示す機能ブロック図、又
第４図は第３図における機能ブロック間の情報授受手順
を示すタイムチャートである。
ブロック図、第２図は第１図における機能ブロック間の
情報授受手順を示すタイムチャート、第３図は本発明の
情報授受制御部式の一実施例を示す機能ブロック図、又
第４図は第３図における機能ブロック間の情報授受手順
を示すタイムチャートである。
Claims (1)
- 二つの情報処理部が情報授受制御部に備えられた中継レ
ジスタを介してそれぞれ相互に情報を授受する情報授受
制御方式において、二つの前記情報処理部に対して共通
に設けられたレジスタと、−万の前記情報処理部からの
閉塞要求情報を受は且つこの閉塞要求情＠ｉを受付は可
能なときは二つの前記情報処理部に自己の閉塞表示をな
し、他方の前記情報処理部から転送完了情報を受けたと
きはこの閉塞表示を消去する閉塞表示手段及び二つの前
記情報処理部から同時に閉塞要求情報を受は且つこの閉
塞要求情＠ｉを受付は可能なときは所定の優先順位に従
って二つの前記情報処理部の一方のみを受付ける優先選
択手段を含む閉塞管理部と、二つの前記情報処理部の一
方から情報の転送開始情報を受けたときは他方へ転送要
求情報を送り、この転送要求情報に回答される転送完了
情報があったときは前記レジスタの記憶を抹消する、二
つの前記情報処理部のそれぞれに対応した、二つのレジ
スタ制御部と金、前記情報授受制御部に備えたこと全特
徴とする情報授受制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58045483A JPS59172057A (ja) | 1983-03-18 | 1983-03-18 | 情報授受制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58045483A JPS59172057A (ja) | 1983-03-18 | 1983-03-18 | 情報授受制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59172057A true JPS59172057A (ja) | 1984-09-28 |
Family
ID=12720641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58045483A Pending JPS59172057A (ja) | 1983-03-18 | 1983-03-18 | 情報授受制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59172057A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5121449A (en) * | 1974-08-16 | 1976-02-20 | Hitachi Ltd | Kiokusochino maruchiseigyohoshiki |
| JPS51100658A (ja) * | 1975-03-03 | 1976-09-06 | Hitachi Ltd |
-
1983
- 1983-03-18 JP JP58045483A patent/JPS59172057A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5121449A (en) * | 1974-08-16 | 1976-02-20 | Hitachi Ltd | Kiokusochino maruchiseigyohoshiki |
| JPS51100658A (ja) * | 1975-03-03 | 1976-09-06 | Hitachi Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0681240B1 (en) | Duplicate cache tag memory system | |
| JP3579198B2 (ja) | データ処理システム及びデータ処理方法 | |
| US5706432A (en) | Mechanism for receiving messages at a coupling facility | |
| US5878235A (en) | Method and system for concurrent computer transaction processing | |
| US6629179B1 (en) | Message signaled interrupt generating device and method | |
| CN87106353A (zh) | 数字数据处理系统高速缓冲存储器内容的失效标记 | |
| JP2002510079A (ja) | メモリ・インタフェース間で読み書きの順序付けられた実行を強制する方法と装置 | |
| JP2000514941A (ja) | バスから収集されたデータに対するパリティ発生フライバルｘｏｒ | |
| JPH09171441A (ja) | 二重化記憶装置の記憶一致方法および装置 | |
| US6256699B1 (en) | Reliable interrupt reception over buffered bus | |
| US4682285A (en) | Universal coupling means | |
| US6298420B1 (en) | Coherent variable length reads from system memory | |
| JP3431941B2 (ja) | データ処理システムにおける命令の実行順序を決定する方法および装置 | |
| US5222219A (en) | Pipeline computer system having write order preservation | |
| JPH06131244A (ja) | 共有メモリの非同期アクセス方式 | |
| US6209054B1 (en) | Reliable interrupt reception over buffered bus | |
| US6868469B2 (en) | Data bridge and bridging | |
| US20010013080A1 (en) | Multiprocessor system and transaction control method for the same | |
| CA2045063C (en) | Dual interleaved output queue | |
| JPS59172057A (ja) | 情報授受制御方式 | |
| CN114168199B (zh) | 读写操作多数据请求解耦电路结构及读写方法 | |
| JP2002108836A (ja) | プロセッサシステム | |
| US6625678B1 (en) | Livelock avoidance method | |
| US7051148B2 (en) | Data transmission sequencing method associated with briding device and application system | |
| JPH0981533A (ja) | プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ |