JPS59169228A - Circuit switch control system - Google Patents
Circuit switch control systemInfo
- Publication number
- JPS59169228A JPS59169228A JP4370483A JP4370483A JPS59169228A JP S59169228 A JPS59169228 A JP S59169228A JP 4370483 A JP4370483 A JP 4370483A JP 4370483 A JP4370483 A JP 4370483A JP S59169228 A JPS59169228 A JP S59169228A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- control
- lsw
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
発明の技術分野
本発明は、二重化されたデータ通信処理システムの回線
切替制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a line switching control system for a duplex data communication processing system.
従来技術と問題点
データ交換では通信制御装置CG’Eに複数の回線が接
続され、該回線の1つを通して端末から送られてきたデ
ータを中央処理装置CPUが扱って、送り先の端末へ該
回線の他の1つを通して送出するといった処理を行なう
。回路要素の一部に障害が発生しても動作を継続できる
よう安定度を高めたシステムでは、CPU及びCCEな
どを多重化しており、第1図にその従来例を示す。第1
図は0系と1系の2系に多重化したデータ通信処理シス
テムの一例で、CPU0.CPUIは各基の中央処理装
置、CCEO,CCEIは各基の通信制御装置、ICU
O,ICUIは各基の制御装置、L、SWは回線切替装
置、ISWはICU情報切替装置、MDはモデム装置、
SWCは系切替装置である。Prior Art and Problems In data exchange, multiple lines are connected to the communication control unit CG'E, and the central processing unit CPU handles data sent from a terminal through one of the lines, and sends the data to the destination terminal via the line. The process of transmitting the data through the other one is performed. A system with increased stability so that it can continue operating even if a failure occurs in some of its circuit elements employs multiplexing of CPUs, CCEs, etc., and a conventional example is shown in FIG. 1st
The figure shows an example of a data communication processing system multiplexed into two systems, 0 system and 1 system, where CPU0. CPUI is the central processing unit of each unit, CCEO, CCEI are the communication control unit of each unit, ICU
O, ICUI is the control device of each unit, L, SW is the line switching device, ISW is the ICU information switching device, MD is the modem device,
SWC is a system switching device.
このシステムでは系の状態(アクト、スクンハイ)を検
知する系切替装置SWCからの制御信号で、0系がアク
トならICUO側へまた1系がアクトならICUI側へ
ICU情報切替装置ISWを切替え、制御装置ICUO
またはICUIからの情報(LSW制御情報)を回線切
替装置LSWに与える。回線切替装置L S Wは該情
報に基づき通信制御装置CCEOまたはCCElをモデ
ム装置MDに切替え接続する。例えばO系がアクト、1
系がスタンバイであると、SWCはISWをICUn側
へ切替え、ICUOからのrMDをCCEOへ接続せよ
」又はrMDをCCElへ接続せよ」の指令に従ってL
SWはMDをCCEOへまたはCCElへ゛接続する。In this system, a control signal from the system switching device SWC that detects the status of the system (act, high) is used to switch the ICU information switching device ISW to the ICUO side if the 0 system is active, and to the ICUI side if the 1 system is active. Equipment ICUO
Alternatively, information from the ICUI (LSW control information) is given to the line switching device LSW. The line switching device LSW switches and connects the communication control device CCEO or CCEl to the modem device MD based on the information. For example, O type is act, 1
When the system is in standby, the SWC switches the ISW to the ICUn side and connects the L
SW connects MD to CCEO or to CCEl.
0系がアクトならMDをCCEOへ接続することが多い
が、スタンバイ系で特定回線を試験したいなどの要求が
あり、この場合はMDをCCEIへ接続することになる
。If the 0 system is active, the MD is often connected to the CCEO, but if there is a request to test a specific line in the standby system, in this case the MD is connected to the CCEI.
いずれにしても切替指令はアクト系からくる。In any case, the switching command comes from the act system.
ところで系切替装置SWCは、中央処理装置Cpuo、
C:PU1から与えられる各基のアクト、スタンバイ情
914こ基づきICU情報切替装置IsWをアクト側I
CUに切替えるだけのものであり、ICU情報切替装置
ISWはその切替えをするだけのものであるから、これ
らを独立した回路構成としておくのは、全体の構成を複
雑化し高価とするだけで無駄である。従来方式では回線
切替装置LSWは単純に切替動作を行なうだけで格別の
判断能力を持っていないのでSWC,、I SW等のハ
ードウェアを要するが、回線切替装置LSWに判断機能
を持たせればSWC,ISWは省略可能で、これにより
コスト低減、小型化等が可能である。By the way, the system switching device SWC includes a central processing unit Cpuo,
C: Based on the act and standby information 914 of each group given from PU1, the ICU information switching device IsW is switched to the act side I.
Since the ICU information switching device ISW is only for switching to the CU, and the ICU information switching device ISW is only for switching, it would be wasteful to have these as independent circuit configurations as it would only make the overall configuration complicated and expensive. be. In the conventional system, the line switching device LSW simply performs the switching operation and does not have any special judgment ability, so it requires hardware such as SWC, ISW, etc. However, if the line switching device LSW has a judgment function, the SWC , ISW can be omitted, which allows cost reduction, miniaturization, etc.
発明の目的
本発明は、回線切替装置LSW内にICU情報切替機能
を持たせる事により保守作業を容易にし、現地工事時の
接続ケーブルを削減し、またLSW制御制御情報系制御
ビットを用いる事によって切替装置SWC,ISWを省
略しシステム構成を簡略化し、小型化しようとするもの
である。Purpose of the Invention The present invention facilitates maintenance work by providing an ICU information switching function in the line switching device LSW, reduces connection cables during on-site construction, and uses LSW control control information system control bits. This is intended to simplify and downsize the system configuration by omitting the switching devices SWC and ISW.
発明の構成
本発明は、二重化された通信制御装置と共通の回線装置
との間に回線切替装置を設け、且つ中央処理装置も二重
化して、その二重化された中央処理装置からの切替制御
情報を該回線切替制御装置へ送出する制御装置を備えた
データ通信処理システムの回線切替制御方式において、
前記切替制御情報に自系が切替制御動作中であることを
示す制御ビットを設定し、また前記回線切替装置には該
制御ビットが先にオンとなった切替制御情報を選択する
回路および、該回路で選択された切替制御情報に基づき
回線切替を行う回路を設けてなることを特徴とするが、
以下図示の実施例を参照しながらこれを詳細に説明する
。Composition of the Invention The present invention provides a line switching device between a duplexed communication control device and a common line device, and also duplicates a central processing unit, so that switching control information from the duplexed central processing unit can be transmitted from the duplexed central processing unit. In a line switching control method for a data communication processing system equipped with a control device that sends data to the line switching control device,
A control bit indicating that the own system is in a switching control operation is set in the switching control information, and the line switching device includes a circuit for selecting the switching control information for which the control bit is turned on first; It is characterized by being provided with a circuit that performs line switching based on switching control information selected by the circuit,
This will be explained in detail below with reference to the illustrated embodiments.
発明の実施例
第2図は本発明の一実施例で、第1図と同一部分には同
一符号が付しである。本例が第1図と異なる点は2つあ
る。1つはICU情報の切替機能(ICUO経由のもの
をとるかICUI経由のものをとるかの選択)を回線切
替装置LSW内に持たせ、これによりICU情報切替装
置1sWを省略した点である。第1図のICU情報切替
装置ISWは如何なる信号でも切替可能とするためにリ
レーを切替手段としていたので該装置は回線切替装置L
SWと別体に設けられていたが、本例ではIcUllt
f4を例えばオープンコレクタ形式のトランジスタ接点
による情報とすることでICU情報切替装置ISWを電
子化し、小型化して、これを回線切替装置LSW内に収
容しである。第2点は、制御装置ICUO,ICUIか
らのLSW制御情報(ICU情報)、つまり切替制御情
報に系制御ビットを持たせ、これによりどちらの系がア
クト(動作中)かスタンバイ (待期中)かを表示させ
て、アクト側優先の同様な機能を遂行する系切替装置S
WCを不要とした点である。Embodiment of the Invention FIG. 2 shows an embodiment of the present invention, in which the same parts as in FIG. 1 are given the same reference numerals. This example differs from FIG. 1 in two ways. One is that the ICU information switching function (selecting whether to use the information via the ICUO or the information via the ICUI) is provided in the line switching device LSW, thereby omitting the ICU information switching device 1sW. The ICU information switching device ISW shown in FIG. 1 uses a relay as a switching means in order to be able to switch with any signal.
Although it was provided separately from SW, in this example IcUllt
By setting f4 to information using, for example, an open collector type transistor contact, the ICU information switching device ISW can be made electronic, downsized, and housed in the line switching device LSW. The second point is that the LSW control information (ICU information) from the control units ICUO and ICUI, that is, the switching control information, includes a system control bit, which allows you to determine which system is active (in operation) or standby (waiting). The system switching device S performs the same function with priority on the act side by displaying
This eliminates the need for WC.
第3図はLSW制御情報の説明図で、fa)の第Oビッ
トCTLはLSW制御ビット(系制御ピント)である。FIG. 3 is an explanatory diagram of the LSW control information, where the O-th bit CTL of fa) is the LSW control bit (system control focus).
回線切替装置LSWを制御する場合はこの制御ビットC
’TLを“′1”にする。第1〜3ビツトはO系ICU
Oに関するもので、第1ビツト(7)STBは第2、第
3ビツトのストローブビットである。第2ビツトはCC
EOへ切替えるときに1 (有効)、また第3ビツトは
CCEl系へ切替えるときに1とする。但し、双方共に
0(無効)または1 (有効)である場合はいずれも無
効とする。第4〜6”ピントは1系ICUIに関するも
ので、各ビットの意味はθ系と同じである。このLSW
制御情報は各糸鋸にあり、そして制御ビットCTLを1
にした側が制御権を持つ。第3図(blはタイムチャー
トで、ストローブビットSTBの立上りで切替動作が行
われることを示している。When controlling the line switching device LSW, this control bit C
' Set TL to "'1". 1st to 3rd bits are O-type ICU
The first bit (7) STB is the strobe bit of the second and third bits. The second bit is CC
It is set to 1 (valid) when switching to EO, and the third bit is set to 1 when switching to CCEl system. However, if both are 0 (invalid) or 1 (valid), both are invalid. The 4th to 6th” focuses are related to the 1st system ICUI, and the meaning of each bit is the same as the θ system.
The control information is in each scroll saw, and the control bit CTL is set to 1.
The party who made the change has control. FIG. 3 (bl is a time chart, which shows that the switching operation is performed at the rising edge of the strobe bit STB.
第4図は回線切替装置LSW内に設けられるLSW制御
情報切替回路の構成図で、AOは制御装置ICUOを経
由したθ系のLSW制御情報を受ける切替部、A1は制
御装置ICUIを経由した1系のLSW制御情報を受け
る切替部である。切替部AOを例にすると、制御ピッ1
−CT’Lが1であればフリップフロップFFOがセン
トされ、トライステートバッファTSOがオンしてST
B。FIG. 4 is a configuration diagram of the LSW control information switching circuit provided in the line switching device LSW, where AO is a switching section that receives θ-system LSW control information via the control device ICUO, and A1 is a switching section that receives the LSW control information via the control device ICUO. This is a switching unit that receives system LSW control information. Taking the switching unit AO as an example, control pin 1
- If CT'L is 1, flip-flop FFO is sent, tri-state buffer TSO is turned on and ST
B.
CCEO,CCE’lが第5図(alの制御回路CNT
へ出力される。切替部A1についても同様で、FF1は
自系を有効にするフリップフロップ、TSlはトライス
テートバッファである。但し、相手側が先に制御されて
いる場合は自系の制御を阻止するようにし、相互のフリ
ップフロップFFO。CCEO, CCE'l are shown in Figure 5 (al's control circuit CNT
Output to. The same applies to the switching unit A1, where FF1 is a flip-flop that enables its own system, and TS1 is a tri-state buffer. However, if the other side is controlled first, control of the own system is prevented, and mutual flip-flop FFO is used.
FF1のQ出力を相手の入カゲー)Gl、GOの開閉制
御信号として用いである。即ちO系が先に制御するとフ
リップフロップFFOのdはL(ロー)レベルとなり、
アンドゲートG1を閉じて1系が制御しようとしても、
そのcTL、=’xは該アンドゲートG1で阻止されて
フリップフロップFF1に達せず、該FFIはセントさ
れない。従って制御権はO系が握ったま\である。0系
がCTLビットを0にするとFFOはリセフトされるか
ら1系がFFIをセントし7て制御権を握ることができ
、このときはFFIのQがLになるのでアンドゲートG
Oが閉じ、0系はFFOをセントできない。尚、ROI
、RO2,R11,R1,2はLSW制御情報のレシー
バ、DO,Diは制御用フリップフロップFFO,FF
Iの状態リード(CTLリード)用ドライバである。The Q output of FF1 is used as an opening/closing control signal for the opponent's input game (Gl, GO). That is, if the O system controls first, d of the flip-flop FFO becomes L (low) level,
Even if the 1st system tries to control by closing the AND gate G1,
The cTL,='x is blocked by the AND gate G1 and does not reach the flip-flop FF1, and the FFI is not sent. Therefore, control remains in the O system's hands. When the 0 system sets the CTL bit to 0, the FFO is reset, so the 1 system can send the FFI to 7 and take control.At this time, the Q of the FFI becomes L, so the AND gate G
O is closed and the 0 system cannot cent FFO. Furthermore, ROI
, RO2, R11, R1, 2 are receivers of LSW control information, DO, Di are control flip-flops FFO, FF.
This is a driver for I state read (CTL read).
第5図(a)は回線切替装置LSW内に設けられた制御
回路CNTの具体例で、Gil〜G14はアンドゲート
、G15.G16はオアゲート、FFは回線切替用のフ
リップフロップである。このフリップフロ・ニブFFの
Q出力Xを同図[blのゲート回路G20.G21
(回線切替装置LSWの要部、第2図ではスイッチとし
て図示)に与えてそのH(ハイ)レベル、Lレベルで回
線切替えを行う。FIG. 5(a) shows a specific example of the control circuit CNT provided in the line switching device LSW, in which Gil to G14 are AND gates, G15. G16 is an OR gate, and FF is a flip-flop for line switching. The Q output X of this flip-flop nib FF is the gate circuit G20. G21
(The main part of the line switching device LSW, shown as a switch in FIG. 2), and line switching is performed at the H (high) level and L level.
G22はオアゲートである。回線は一般には複数回線あ
るので図ではこれをxnとして示している。G22 is an or gate. Since there are generally multiple lines, these are shown as xn in the figure.
切替はn回線同時に行なわれる。Switching is performed simultaneously for n lines.
第3図1a)に示すLSW制御情報は8ビツトあり、そ
の第0ビツトはCTLビット、第1〜3ビツトはO系か
らの制御情報、第4〜6ビツトは1系からの制御情報、
第7ビツトは遊びである。0系制御の場合、1系用第4
〜第6ビツトは遊びとなり、1系制御の場合は第1〜第
3ビツトが遊びになるが、これらは同じ内容にしておく
。The LSW control information shown in Fig. 3 (1a) has 8 bits, of which the 0th bit is the CTL bit, the 1st to 3rd bits are control information from the O system, the 4th to 6th bits are control information from the 1 system,
The 7th bit is play. In the case of 0 system control, the 4th
The ~6th bit is a play, and in the case of 1-system control, the 1st to 3rd bits are a play, but these are kept the same content.
次に第2図を中心に全体の動作を説明する。LSW制御
情報は各県の中央処理装置cpuo、cPutから送出
され、制御装置ICUO,ICU1を経て回線切替装置
LSWの切替部AO,AI(第4図)に転送される。一
方、回線データは送信時には中央処理装置CPU0.C
PUIから通信制御装置CCEO,CCEIへ、そして
ここで並直列変換され、回線切替装置LSW、モデム装
置MDを通して回線へ送出される。受信時はこの逆の経
路である。Next, the overall operation will be explained with reference to FIG. The LSW control information is sent from the central processing units cpuo and cPut of each prefecture, and is transferred to the switching units AO and AI (FIG. 4) of the line switching unit LSW via the control units ICUO and ICU1. On the other hand, when transmitting line data, the central processing unit CPU0. C
The data is transmitted from the PUI to the communication control units CCEO and CCEI, where it is parallel-serial converted and sent out to the line through the line switching unit LSW and modem unit MD. At the time of reception, the route is the opposite.
さて(11L S W制御情報に含まれる制御ビットC
TLを1にすると、第4図のフリップフロップFFO,
FFIのうち対応する側がセントされ、第5図(a)に
示す制御回路CNTへのパスが形成される。(2)次に
LSW制御ビットをリードする(CTLリード)。これ
によりフリップフロップの状態が読取れる。0であれば
他系制御中なのでタイミングをとり、再度+11へ。1
であれば制御可である。Now (control bit C included in the 11L SW control information)
When TL is set to 1, the flip-flop FFO in Fig. 4,
The corresponding side of the FFI is sent, and a path to the control circuit CNT shown in FIG. 5(a) is formed. (2) Next, read the LSW control bit (CTL read). This allows the state of the flip-flop to be read. If it is 0, it means that other systems are being controlled, so take your timing and go back to +11. 1
If so, it can be controlled.
(31CCEO,、CCEI、STBを第3図(b)の
タイムチャートに従い1/9とプログラミングする。(Program 31CCEO, CCEI, and STB as 1/9 according to the time chart in FIG. 3(b).
この時点では既に制御回路へのパスは形成されている。At this point, a path to the control circuit has already been formed.
(4)切替制御が終了したら制御ピッ)CTLを0にし
、上記のパスを切断する(該当するフリップフロップの
Q出力をOとする)。(4) When switching control is completed, control beep) CTL is set to 0, and the above path is cut off (Q output of the corresponding flip-flop is set to O).
発明の効果
以上述べたように本発明によれば、データ通信処理シス
テムd構成を簡略化し、小形化でき、また保守作業が容
易で、現地工事時の接続ケーブルを削除できる等の利点
を有する。Effects of the Invention As described above, the present invention has advantages such as simplifying and downsizing the configuration of the data communication processing system, facilitating maintenance work, and eliminating connection cables during on-site construction.
第1図は従来の回線切替制御方式を採用したデータ通信
処理システムのブロック図、第2図は本発明の一実施例
を示すブロック図、第3図はLSW制御情報の説明図、
第4図および第5図は回線切替装置内の各部構成図であ
る。
図中、CPU0.CPUIは中央処理装置、CCEO,
CCEIは通信制御装置、ICUO,ICUIは制御装
置、LSWは回線切替装置、MDはモデム装置(回線装
置)、FFO,FFIは切替制御ビット用のフリップフ
ロップ、GO,Glは二重選択防止用ゲート回路である
。
出願人 富士通株式会社
代理人弁理士 ゛ 青 柳 稔第1図
第2図
第3@
第4図FIG. 1 is a block diagram of a data communication processing system that employs a conventional line switching control method, FIG. 2 is a block diagram showing an embodiment of the present invention, and FIG. 3 is an explanatory diagram of LSW control information.
FIGS. 4 and 5 are configuration diagrams of each part within the line switching device. In the figure, CPU0. CPUI is a central processing unit, CCEO,
CCEI is a communication control device, ICUO, ICUI are control devices, LSW is a line switching device, MD is a modem device (line device), FFO, FFI are flip-flops for switching control bits, GO, GI are gates for double selection prevention. It is a circuit. Applicant Fujitsu Ltd. Representative Patent Attorney Minoru Aoyagi Figure 1 Figure 2 Figure 3 @ Figure 4
Claims (1)
線切替装置を設け、且つ中央処理装置も二重化して、そ
の二重化された中央処理装置からの切替制御情報を該回
線切替制御装置へ送出する制御装置を備えたデータ通信
処理システムの回線切替制御方式において、 前記切替制御情報に自系が切替制御動作中であることを
示す制御ビットを設定し、また前記回線切替装置には該
制御ピッl−が先にオンとなった切替制御情報を選択す
る回路および、該回路で選択された切替制御情報に基づ
き回線切替を行う回路を設けてなることを特徴とする回
線切替制御方式。[Claims] A line switching device is provided between the duplexed communication control device and the common line device, and the central processing unit is also duplexed, and switching control information from the duplexed central processing unit is transmitted to the designated area. In a line switching control method of a data communication processing system equipped with a control device that sends data to a line switching control device, a control bit indicating that the own system is in a switching control operation is set in the switching control information, and the line switching A line characterized in that the device is provided with a circuit for selecting switching control information for which the control pin is turned on first, and a circuit for switching the line based on the switching control information selected by the circuit. Switching control method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4370483A JPS59169228A (en) | 1983-03-16 | 1983-03-16 | Circuit switch control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4370483A JPS59169228A (en) | 1983-03-16 | 1983-03-16 | Circuit switch control system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59169228A true JPS59169228A (en) | 1984-09-25 |
JPH0129330B2 JPH0129330B2 (en) | 1989-06-09 |
Family
ID=12671200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4370483A Granted JPS59169228A (en) | 1983-03-16 | 1983-03-16 | Circuit switch control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59169228A (en) |
-
1983
- 1983-03-16 JP JP4370483A patent/JPS59169228A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0129330B2 (en) | 1989-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2886856B2 (en) | Redundant bus connection method | |
JPH04294441A (en) | Circuit device for interface between processors having microprocessors | |
US5278958A (en) | Method and apparatus for selecting a keyboard on a computer system | |
US6119175A (en) | On-chip communication circuit and protocol for microcontroller-based ASICs | |
US6477607B1 (en) | Duplexing structure of switching system processor and method thereof | |
JPH0146946B2 (en) | ||
KR100604543B1 (en) | Dual mode mobile phone with a circuit for mode switching | |
JPS59169228A (en) | Circuit switch control system | |
US7426596B2 (en) | Integrated circuit with a scalable high-bandwidth architecture | |
JPH087738B2 (en) | Endian conversion method | |
JPS58123135A (en) | Electronic typewriter | |
JP2000242523A (en) | Microprocessor and debugging device | |
JPH0410836A (en) | Communication controller | |
JP2819516B2 (en) | Redundant controller | |
KR0174979B1 (en) | System having interface function between different central processing units and control method thereof | |
JPH07250102A (en) | Data transmission circuit | |
JPS5847B2 (en) | ONE CHIPPUNYUSHUISUTSURIYOKUSEIGIYOKUYOMOSUJIYOHOUSHIYORIOSYSTEM | |
KR890005225B1 (en) | Control circuit 05 lan communication | |
JPH08163239A (en) | Serial communication multiplexer to be inserted to extension slot | |
JPS6336428Y2 (en) | ||
JPH03116350A (en) | Bus structure for data transfer | |
KR20060059724A (en) | Dual back pressure processing system of atm interface board | |
JPH10210084A (en) | Device for transferring and receiving data | |
JPS608970A (en) | Multi-controller system | |
JPH01140302A (en) | I/o module for programmable controller |