JPS5916037A - デ−タ転送装置及びデ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータをデータ処理装置へ及びこれから転送す
るためのデータ転送装置並びにこれを用いたデータ処理
装置に関する。本発明は、データのバーストを処理装置
へ転送し、及び処理装置からデータをバーストとして受
取るディスクまたはテープ制＃装置に特に好適する。本
発明はまた、科学機器または多重処理施設にお込て処理
装置相互間でデータを迅速に転送するために用いるよう
々他の転送装置にも有用である。

ディスク制御装置のような高速データ転送装置は、一般
に、データ処理装置と、ディスク駆動装置のようなその
外部装置との間でデータを転送する際Ｋａ数の機能を行
なう。転送装置は、先ず、処理装置に接続し、該処理装
置から指令を受Ｊｌｌ）。

そして該処理装置をもって転送をとシ行なうことが必要
である。転送装置はまた、駆動装置に接続し、そしてこ
の外部装置Ｗをもって転送をとシ行なうことが必要であ
る。一方では処理装置をもって、そして他方では外部装
置をもって転送をとり行なうことは互いに独立的のもの
である。

従来の多ぐのデータ処理システムにおいテハ、メモリへ
転送すべきデータを有して込るかまたはメモリからデー
タを受取る各単位装置はＤＭＡ（直接メモリアク七ス）
装置である。即ち、単位装置はメモリ自体と接触する。

しかし、これには、これら装置を直接メモリアクセスに
関与させるためにかなｐのインタフェース装置及び制御
回路を必要とする・そのために、個別装置の、従ってま
た全体的システムの費用が増大し、また、中央処理装置
が個別にメモリにアクセスすることにナルので、全体と
してシステムに対する中央処理装置の制御が低下する。

その対策として、システムの複数の転送装置を中央処理
装ｆを介して直接に接続し、メモリまたはこれからデー
タを直接に転送させる。このようにすれば、他の介在装
置を必要とせず、中央処理装置はシステムに対してより
緊密な制御を行なうことができる。更にまた、全ての直
接メモリアクセス機能を中央処理装置に集中させること
ができる。

また、データ転送装置と処理装置との間の転送を可能な
らしめるポート制御指令、及び転送装置と外部装置との
間の転送を可能ならしめる演算指令を分離することによ
り、データ転送装置のプログラミングを簡単化すること
が望ましい。本発明に係る転送装置においては、、Ｉｔ
’−ト制御指令は処理装置自体のマイクロ命令から引き
出され、一方、データのような演算指令はメモリから検
索される。

従って、本発明の目的は新規且つ改良された高速データ
転送装置を提供することにある。

本発明の他の目的は、中央処理装置をもってデータを直
接に転送し、これにょう中央処理装置が転送装置に対し
てより大きな制御を行なうことのできるようにした新規
なデータ転送装ｆを提供することにある。

本発明の更に他の目的は、プログラミングが簡単化され
る新規且つ改良された高速データ転送装置を提供するこ
とにある。

概略説明すると、本発明に係る高速データ転送装置は、
中央処理装置に、及びディスク駆動装置のようなこれを
もってデータが転送されるべき外部装置に直接に接続す
る。本発明データ転送装置は、一方ではデータ転送装置
と中央処理装置との間の転送を制御するポート制御セク
ション、及び他方ではデータ転送装置と外部装置との間
の転送を制御する分離した演算制御セクションを有する
。

上記ホード制御セクションは、データ及び演算指令を処
理装置から受信することまたはこれへ伝送することを可
能ならしめるｙＪ？−ト制御指令を上記処理装置から受
取る。上記ｙＪｅ−）制御セクションは、演算指令をデ
ータ転送装置の演算制御セクションに受取らせること、
またはデータをデータ転送装首内のデータバッファに記
憶させもしくはこれから検索することを可能ならしめる
。この構成により、データ転送装置のプログラミング制
御が簡単化される。Ｒ口ち、処理装置はデータ転送装置
の各インタフェースを、即ち該処理装置とのインタフェ
ース及び外部装置とのインタフェースを籏立に制御する
ことができるからである。従って、異なる型の外部装置
を付は加えるときには、この新たな装置に適応するよう
にインタフェースの制御部を変更するが、処理装置のイ
ンタフェース制御部は無変更のままにしておく。

本発明の上記及び他の目的は、図面を参照して行なう以
下の詳細な説明から明らかになる。

Ａ、データ処理装置 ８ｇ１図について説明すると、本発明にかかるデータ処
理装置の基本的部材として、中央処理装置１０、メモリ
装置１１、及び入出力装置】２があり、これは端末装置
１３を有している。上記中央処理装置は加速器パス１４
を介して入出力装置１２のうちの成るものと直接に通信
する。中央処理装置１０はメモリパスを介してメモリ装
置】１と通信し、蚊メモリ装置は入出力パス１６を介し
て入出力装置１２のうちの他のものと直接に通信する。

中央処理装置１０＃′ｉ端末バス１７を介して端末装置
１３と通信する。

上記中央処理装置はデータ処理装置２０及び制御記憶装
ｆｔ２１を備えており、これらはメモリバス１５及びコ
ンソール処理装装置２２に接続されてｂる。上記コンソ
ール処理装置は端末パス】７がら信号を受信し、そし下
該信号を制御記憶装置２１を介してデータ処理装［２０
へ転送する。そこでデータ処理装置２ｏけコンソール処
理装置２２からの情報に対して操作を行ない、そして上
記情報をその後の処理のためにメモリ装置１１へ転送す
るか、または蚊データ処理装置が情報を直接に処理する
。同様に、データ処理装置２ｏは情報を制御記憶装置２
１を介してコンソール処理装置２２へ転送し、次いで該
コンソール処理装置は該情報を端末装置１３のうちの−
っへ転送するために端末パス１７へ伝送する。上記デー
タ処理装置はまた、加速器パス１４を介して、核パスに
接続されている入出力装［１２との全ての通信を行々う
。加速器パス１４を介する人出カ装蓋１２との通信につ
いては後で説明する。

彼で説明するように、データ通路はメモリパス１５を介
してメモリ装置１１と直接に通信し、ま麩・メモリ装置
１１を介して入出力パス１６と間接的に通信する。

制＃記憶装置２１は、データ処理装置２０によって受信
及び実行される命令を処理するために用いられる全ての
マイクロ命令シーケンスを記憶しており、上記データ処
理装置からの順序づけ情報及びこれが保持しているタイ
ミング信号発生器からのタイミング信号に基づいて上記
マイクロ命令シーケンスに従ってステップ操作する。

メモリ装置１１Ｆｉメモリ制御装置３０を有しておシ、
該Ｐ６１１　軸装ｆｆ７は、メモリパス】５に対する一
つの接続部またはボートを有し、且つ入出力バス】６に
接続された第２の接続部を有する。１つまｆｃはそれ以
上のメモリアレイ３１がメモリ制御装置３０に払、続し
ており、また、上Ｍｅメモリ制御装置によってＭＷにア
クセスづれるアドレス可能メモリ紀イ、４場ハＴを壱゛
している。メモリ制御装置３０の一つの実施例が、　　
年　月　日出願の係属中の米国特肝出顧第　　　　　　
　号に記載されているＤ 中央処理装置１０のほかに、浮動小数点加速処理装置２
３が加速器パス１４に接続される。植１図のデータ処理
装置に有用な浮動小数点加速処理装置２３、及び加速器
パス１４については、年　月　日出願の係属中の米国特
許出願第号に記載されてｂる。浮動小数点 加速処理装置２１まデータ処理装置２０が浮動小数点命
令を受は取るものであり、かかる都令を、データ処理装
置２０が通例可能であるよりも概して迅速に処理するよ
うに設計されている。

いくつかの型の入出力装置１２が笛１図に示されている
。通信アダプタ４０が同期的及び／又は非同期的データ
通信路線に接続することができ、これによシ、例えば１
ｆ−通の電話線を介して情報を転送し、または遠隔分散
型処理ネットワークにおける１つの部材とＬ７てのデー
タ処理装置の接続を可能にする。通信アダプタ４０に対
する同期的及び非回期的接続のための信号は示していな
いが、かかる信号はかかる伝送に用いる１言号プロトコ
ルによって定まるものであり、本発明に係るものでばな
い。通信アダプタ４０は、通例、同期的または非同期的
転送中に情報をバッファリングするための、並びに、同
期的及び非同期的の各通信路を介して制御信号を発生し
、て情報の転送を可能ならしめるための回路を有す。通
信アダプタ４０はまた、入出力パス１６を介して情報を
転送するための回路を有す。上記通信アダプタは本発明
に係るものではないから、これ以上の舵、明は省略する
。

他の３つの入出力装置１２はデータ処理装置に対する二
次的記憶装置を提供する。これらは、テープ駆動装置４
２に接続されたテープ制御装置４１、並びに２つのディ
スク制御装置４３及び４４を含む。ディスク制軸装［４
３は複数のディスク駆動装置＃４５に接続されており、
ディスク制軸装！４４はディスク駆動装置１４６及び複
数のディスク駆動装［４７に接続される。ディスク制軸
装ｆ１４４は加速器パス１４に接続されているが、これ
については後で説明する。装ｆ４１及び４３、並びにそ
のそれぞれの記憶部材は米国特許第５．９９９，１６３
号に記載されている如くに構成される。

ｆｌｌ、１図のデータ処理装置の一実施例において、入
出力バスは米国特許第３，７１０，３２４号に従って構
成されたものであり、この米国特許には上記パス上の情
報転送に必要な信号についての詳＃Ｉな記載がある。こ
の信号については本明細書において簡単に説明するが、
詳細につ−ては上記米国特許を参照されたい。

端末装ｒ１．］３はテープ駆動装ｆｆ５０またはシステ
ムコンソール５】？：含み、これらは端末パス】７に直
接に接続される。オプション遠隔コンソール５２を設け
て、端末パス１７で電話線上で普通のモデム（図示せず
）を介して信号を転送することができる・遠隔コンソー
ル５２を用いて、装置故障の遠隔診断または遠隔保守を
行なうことができる。テープ駆動装置５０を用いて、遠
隔保守または装置内へのもしくは装輩外への情報転送を
行なうことができる。上記ンステムコンソールケ用いて
、オ（レータが装置を直接に制御することができ、ま次
、オペレータが装ｆｆｉをターンオンまたはターンオフ
すること、装置を初期設定すること、及びプログラムシ
ーケンスに従って遂次ステップ操作することができる。

更に説明を進ぬるＡｉｌに、本明細書において既に用い
た用語及び今後用いる用語につ−ての若干の定義を行な
う。

「情報」は、データ処理のための基礎を制御及び提供す
る類１ヒである。これはアドレス、データ、制御及び状
態・情報を含む。

「データ」は、処理の目的−！たけ結果である情報を含
む。

「アドレス」情報は、データ情報、制御もしくは状態イ
Ｗ報または他のアドレス情報のよ５な他の情報が記憶さ
れる特定の記憶場Ｉ５ｒを意味する。

「制御」情報は、行なうべき特定の操作を意味する。こ
れは、成る操作が行々われるというデータ処理装置のユ
ニット相互間の指令、中央処理装置１０または浮動小数
点加速処理装置２３によって行なわれるべき命令を含み
、また、命令の操作または実行の単位の性能を修飾して
成る動作が生ずることを可能ならしめるかもしくは動作
が生ずることを不能ならしめる情報を含む。

「命令」は、中央処理装置１０または浮動小数点加速処
理装置２３によって実行されるプログラム内のステップ
である。各ステップは、１つまたはそれ９上の命令を実
行するそれぞれの処理装置によって実行される。各マイ
クロ命令は特定の記憶場所に記憶され、この記ｆＭ場所
はマイクロアドレスとして識別される。他の装置、例え
ばメモリ制軸装［３０及びディスク制御装置４４も、マ
イクロ命令のシーケンスに応答し、且つこれにおりて確
定されるときに操作を行なう。

「状態Ｊｔ％？報は、命令の操作または実行の処理中の
種々の時に装置によって発生される種々の状態を′Ｍ味
する。

Ｂ、中央処理装［１０ 第２図はデータ処理装置２ｏ及び制御記憶装置２１を含
む中央処理装Ｗｌｏの諸部分をブロック根回で示すもの
であル、これは第１図のデータ処理装置に有用なもので
ある。

データ処理装置２０は、算術論理装置及び複数の汎用レ
ジスタ（図示せず）ｔ−含むデータ通路６０を有す。本
発明の一実施例においては、米国特許第３，７１０，３
２４号に記載されてｂるように、上記汎用レジスタの−
っは、処理装置１゜によって実行されるべき次の命令を
含んでいる記憶場所を識別するためのプログラムカウン
タとして使用され、他のレジスタは、割込み及びサブル
ーチンのサービス中に用いられるスタックポインタとし
て使用される。データ通路６ｏは、加速器バス１４、メ
モリバス１５から情報を受取シ、もしくはこれへ情報を
転送し、または複数のコンソールレジスタ６１から情報
を受取り、該レジスタはコンソールバス６２ｅ介してコ
ンソール処理装置２２から情報を受は取って記ｔはし、
または該処理装置へ情報を転送する。

データ通路６０によって行なわれる操作は命令バッファ
６３に記憶されている命令の制御テあり、上記バッファ
は、データ通路６ｏ内のプログラムカウンタレジスタに
よって識別されたメモリ装置１１から取出苫れた各命令
を受取る。或いはまた、データ通路６０によって行なわ
れる操作を割込み処理装［６４によって制御することが
てき、上記割込み処理装置は、加速器バス１４、コンソ
ールバス６２（コンソールレジスタ６１１’ｉして）及
び入出力バス１６から割込みサービスのための要求を受
は取る。割込み処理装置ｊ１６４はまた、処理装置１０
がその時操作を行なっている割込み優先レベルを受取り
、割込み要求が高次の優先順位を有している場合には、
割込みに肯定応答し、処理装置１ｏをして割込み要求の
サービスをさせる。

処理装置１ｏの一実施例はマイクロプログラムされ、マ
イクロシーケンサ６５がマイクロアドレスを発生し、該
マイクロアトルレスは、命令バッファ６３に記憶されて
いる命令または割込み処９Ｒ装置６４によってサービス
される割込みに応じてマイクロ命令にアクセスするため
に制御記憶装７１２１内のマイクロ制御記憶装置Ｉｔ６
６によって使用される。マイク日シーケンサ６５は、そ
の時処理されている命令バッファ６３内の命令、及び割
込み処理装置６４による割込みの肯定応答、及び制御記
憶装（ｍ２１内のクロックジェネレータ６７によって発
生きれるタイミング信号に応答してマイクロアドレスを
発生する。

Ｃ，ディスク制御装置４４ １、概説 ディスク制御装置４４の一般的ブロック線図を第６図に
示す。ディスク制御装置４４は、本発明を具現し且つ本
発明に従って操作を行なう高速データ転送装置の一実施
例である。第３図に示すように、制御装置４４はボート
制御ロジック１００を含んでおり、該ロジックは、駆動
装置４６及び４７のうちの一つディスクから読出される
かまたはこれに書込まれるべきデータを含む情報、及び
上記駆動装置の操作を制御する制御情報の転送をディス
ク制＃装敏４４と中央処理装置１０との間で制御する。

制御レジスタ／状纏ロジック１０１が、一方ではディス
ク制御装置４４と、他方ではディスク駆動装置４６また
は４７のいずれかとの間のデータ及び制御情報の転送を
制御する。このようにボート制御ロジック１００及び制
御レジスタ／状態ロジック１０１は後述するように協同
し、中央処理装置１０と駆動装置４６及び４７との間の
データの転送を行なう。

ボート制御ロジック１００はＢｕｓ　　Ｃ９Ｒ路線１０
３を介してボート制御指令イを号を受取る。処理装置１
０がマイクロプログラムされるようになっている一つの
装置においては、８υＳ　　Ｃ５Ｒ信号は、処理装置、
１０の制御記憶装置６６（第２図）によって発生される
マイクロワードから特定の信号を構成する。従ってボー
ト制御指令は処理装置１００マイクロ命令によって提供
される。路線１０４を介して処理装置１０から受取られ
るＰＯＲＴ　　ｌＮ５ＴＲデ一ト命令信号によシ、上記
ポート制御ロジックは路線１０３を介してボート制御指
令を受取る。上記ボート制御指令は、第１に、Ｂｕｓ　
　ｖ　　ｏ　　（３１：００）１０６からデータ入力レ
ジスタ１０５へのデータの受信、ｈ４２Ｋ。

Ｂｕｓ　　Ｙ　　Ｄ　　（３１：　００）１０６を介す
る出力Ｖ−）Ｘ夕１１０から中央処理装置１０へのデー
タ及び状態情報の伝送、そして第３に、制御情報入力レ
ジスタ１１１への成る情報の転送を制御する。

上記ボート制御指令はまた、Ｂｕｓ　　Ｙ　　Ｄ　　（
３１：００）から制御レジスタ／状態ロジック１０１内
の制御／状態レジスタ１１２への、またはエラー補正コ
ードロジック１１３からの転送を制御してエラー補正コ
ード情＠１Ｉｓｕｓ　　Ｙ　　Ｄ　（３１：ＤＯ）へ転
送する。上記エラー補正コード情報は、エラーの位抛”
及び・平ターンを明示するロングワードを含んでおり、
これは築界に周知である。最後に、ボート制御ロジック
１０１によって受取られるＩ−ト制御指令は、制御ロジ
ック１１４と協同して、データバッファＡｌ１５または
データバッファＢ１１６のいずれかをイネ−ゾルする。

制御ロジック１１４は、データバッファ１１５及び１１
６をイネーブルするほかに、またアドレスカウンタ１１
７及び１１８ｆ制御し、該カウンタはデータをバッファ
Ａ　１１５及ヒバツフア８１１６を介してシフトさせる
。データバッファＡ１１５及びデータバッファＢ１１６
の各々は、駆動装置４６または４７のいずれかからの１
つの全セクタからのもしくはこれへの、または上記駆動
装置のいずれかへ転送されるべきｒ−夕を記憶するのに
充分な容ｆを有している。

中央処理装置１ｏによって制御／状態レジスタ１１２に
記憶された駆動操作指令は、レジスタ１１２において識
別される一つの特定の駆動装置によって行なわれるべき
機能を識別する。制御／状態レジスタ１１２の内容を含
み及び使用する制御レジスタ／状坤ロジック１０１は、
第５図ない１、第１０図に示ｆように−Ｈｆｌｌ償ｊ１
青報人カレジスタ１１１から駆動装置４６またＦｉ４７
へのル；１＠ｊ情報の転送を制御する。ロジック１０１
はまた、上記駆動装置から出力レジスタ１１０への状態
情報の転送を制御し、ボート制御指令及びボート制御ロ
ジック１００の１ｌｌｉｌＪ御の下で中央処理装［１０
への転送を行なう。制御レジスタ／状態ロジック１０１
はまた、駆動装［４６及び４７と選定さねぇバッファＡ
１１５またはバッファＢ１１６との間のデータの転送を
制御し、データのセクタｆ　上＋４ｅバッファから除去
できるとの信号をＸＦＥＲＲＥＱ　　路線１０８を介し
て処理装置１０へ送る。

ボート制御指令及び演算指令の分離によりいくつかの利
点が得られる。第１には、これにより、２つのインタフ
ェース、即ち、処理装置１０とディスク制＃装置４４と
の間のインタフェース及びディスク側倒１装置４４と駆
ＩｖＩ装置４６及び４７との間のインタフェースのプロ
グラミングを別々に行なうことができる。従って、新た
な装Ｍをディスク制御装置４４にｗ続することができ、
例えば科学機器のような極めて異なる型の装置ｆ’ｌｋ
ディスク制刹１制置１装置接続することができ、且つ新
たな装置または機器を接続するために変更を要するのは
演算指令だけである。

更にまた、制軸装［４４が、ボート制御指令の制御の下
で、処理装＊ｉｏをもってデータを転送し、メモリ装置
１１をもって直接に転送するのではないということによ
シ、上記制御装置を格段に簡単化することができる。制
軸装＆４４は、例えば、転送すべきバイトの数または転
送すべきデータを出し入れするメモリ装置１１内のアド
レスのような情報を受取る必要がない。更にまた、制御
装置４４は、メモリ装ｆ１１と直接に通信するための回
路を有する必要がない。これら全ての機能は処理装置１
０によって制御装置４４に対して行なわれ、これにより
、処理装置１０は上記メモリへの及びこれからの転送の
タイミングに対して極めて大きな制御を行なうことがで
きる。

本発明の一実施例においては、駆動袋ｆ＆４６はＴＡＧ
　　Ｂｕｓ　　１２１’を含むインタフェース１２０を
介して制御装置４４に接続されており、上記ＴＡＧ　　
ＢＬＩＳ　は、駆動袋＃１４６に対する指令のような制
御情報及び駆動袋［４６からの状態情報を並列に転送す
る。インタフェース１２０はまた路線１２２を介する転
送ＴＡＧ信号を含んでおシ、上記信号は、駆動装置４６
に対して、ＴＡＧ　　Ｂｕｓ路線１２１上の情報が制御
情報入力レジスタから与えられた制御情報であるか、ま
たは、駆動装置４６がＴＡＧ　　Ｂｕｓ　　１２１を介
して状態情報を制軸装［４４へ伝送すべきであるかを識
別する。読出し／書込みデータが２つの単方向直列デー
タ路ｉＩＭ１２３を介して駆動装置４６へ転送される。

インタフェース１２０の回りに１組の路線１２４があり
、該路線は、クロック信号、セクタパルス信号、インデ
ツークス信号、及び種々の状態信号を含む制御信号を運
ぶ。、一つの実施例においては、ディスク駆動装置４６
はディジタル・エキツプメント（Ｄｌｇｌｔａｌ　Ｅｑ
ｕｉｐｍｅｎｔ　）社から市販のＲ８０デイスク駆動装
置から或っている。

この同じ実施例において、制軸装ｆｆ１４４はインタフ
ェース１３０を介して駆動装置４７のうちの３つに接続
されている。このインタフェースは直列ＤＲＶ　　ＣＭ
Ｄ　駆動指令路線１３１を備えている。

ｆｉｉ１１１ｇ＆４４Ｆｉ、インタフェース１３０を介
して演算指令を伝送する。同様に、上記制御装置は、１
対の単方向路線１３２を介してインタフェース１３０を
通じて読出し／書込みデータを直列に転送する。ＤＲＶ
　　ＳＥＬ　駆動選定路線１３３が、指令及びデータ信
号を路線１３１または１３２を介して出し入れすべき駆
動装置Ｍを識別する。インタフェース１３０を構成して
いる路線の回シに１組の制御路線１３４があり、該制御
路線は、クロック信号、エラー信号等のような信号を転
送する。

一つの実施例においては、駆動袋ａｌｔ４７はディジタ
ル・エキツプメント社から市販のＲＬＯ２ディスク駆動
装置から成っている。

制御装置４４から駆動装置４６へ転送される演算指令は
、制御情報入力レジスタ１１】から駆動装置１５０を介
し及びインタフェースを介してＴＡＧ　　Ｂｕｓ　　１
２１へ伝送される。駆動装置４７へ伝送すべき信号は、
先ず並直列コンバータ１５１を通シ、駆動装置１５２を
通る単一の路線へ転送される。駆動袋［４６から受信さ
れた状態信号は受信器１５３を通って共通データバス１
５４へ転送される。上記状態信号は、ボート制御ロジッ
ク１００によって選定されたデータバッファ＾１１５ま
たはデータバッファＢ１１６のいずれかを通って共通パ
ス１５５ヘシフトされて出力レジスタ１１０へ転送され
、そしてそこからＢｕｓ　　Ｙ　　Ｄ（３１：　００）
路ｌ１ｉｉ！１０６へ転送される。

他方、駆動装置４７からの状態情報信号は、路線１３４
中の５ＴＡＴＵＳ路線から直列形式で受信器１５７全介
して受信される。上記信号は加算器］ｆｉＯを介してシ
フトレジスタ１６１に対する５１７７トイン入力に結合
され、上記シフトレジスタは上記の直列データを並列形
式に変換する。

ｖＯ算器１６０はまた後述するように他の信号を受信す
ることができるが、この時は駆動装置４７からの直列状
態信号だけを受信する。従って、シフトレジスタ１６１
に結合される信号だけが駆動装［４７からの状態信号で
ある＠ 駆動装置４７からの直列状態信号がシフトレジスタ１６
１において並列形式に変換された後、上記信号はデータ
バッファＡ１１５゛またはｒ−タパツファＢ１１６を介
してパス１５４ヘシフトされ、そして共通データバス１
５５ヘシフトされる。上記状態信号は次いで出力レジス
タ１１０を介してＢｕｓ　　Ｙ　　Ｄ（３１；ＤＯ）１
０６へ転送される。

ＲＥＡＤまたはＶＶＲＩＴＥｔｉｔ算指令が選定された
駆動装置４６または４７へ転送されると、制御装置４４
は、ＷＲＩＴＥデータを上記選定された駆動装置へ通過
させるか、またはＲＥＡＤデータを上記選定された駆動
装置から受取るという状態になる。ＲＥＡＤ及びＷＲＩ
ＴＥの各操作の詳細については稜で説明する。概略説明
すると、ＷＲＩＴＥ操作中には、ｆ−夕が中央処理装置
１ｏがらｆ−タ入カレジスタ１０５に受取られる・この
操作は、中央処理装置１ｏからのボート制御指令の制御
の下でホード制御ロジックによって制御される。データ
はデータ入力レジスタ１０５からパス１５４へ転送され
、そして、ポート制御指令の制御の下で／−）制御ロジ
ック１００によって予め選定されていたデータバッファ
Ａ】】５またはデータバッファＢ１１６の一方へ転送さ
れる。上記データは上記選定されたバッファからパス１
５５へ゛シフトアウトされ、そして、並直列コンバータ
として作動するシフトレジスタ１６１へ送られる。上記
データはシフトレジスタ１６１のｓｏシフトアウト端子
からシフトアウトされ、ｆｊｇ２の加算器】６２を通っ
てＷＲＩＴＥ　　ＤＡＴＡパス１６３へ送られる。

駆動装ｆｔ４６に書込まれるべきデータに対しては。

直列データが駆動装置１５０を通ってインタフェース１
２０ヘシフトされ、絞出し／書込みデータ路＠’Ｉ　］
　２３へ転送される。

また、駆動ｙ；ｆ４７内のディスクに書込塘れるべきデ
ータに対しては、データは先ずＷＲＩＴＥＤＡＴＡ　　
パス１６３からＭＦＭエンコーダ】６４を通って送られ
る。書込みデータのＭＦＭ（修正周波゛数ｆ趣）コード
化は業界に周知の技術である。

コード化の後、上記データは、駆動装ｆｔ１５２を通り
、駆動装＃４７に対する読出し／書込みデータ路線１３
２へ転送される。同時に、　ＤＲＶ　ＳＥＬ駆動選定路
線】３３が賦勢され、書込みデータの所望の受取り装置
である駆動装置４７のうちの一つを識別する。

同時に、データがＷＲＩＴＥ　　ＤＡＴＡパス１６３へ
転送されると、エラー補正コードロジック１１３が上記
データをモニタし、そして普通の仕方でエラー補正コー
ド検査語を発生し、該検査語は、書込みデータバッファ
ＡまたはＢから転送されるデータの終シにおりてＷＲＩ
ＴＥ　　ＤＡＴＡバス１６３へ直列に転送される−この
エラー補正コード検査語ＦｉＷＲＩＴＥデータを受取る
駆動装置へ転送され、書込みデータと同様の仕方でディ
スクに記録される。

同様に、ＲＥＡＤデータが直列形式で駆動装置４６から
インタフェース１２０を通って路線１２３のうちの一つ
に受取られる。上記データは受信器１５３及び加算器１
６０を通って転送される。駆動装置４７からの直列ＲＥ
’＾０データは路線１２３のうちの一つから受信器１５
７を通って受取られる。ＲＬＯ２ｆ−イスク駆動装置か
らの絖出し／ｉ）込みデータは非分離状態で受取られる
ので、データセフ４レータ１６５が設けられており、該
七ノやレークは上記データを普通の仕方で個々のディジ
タルデータビットに分離する。上記書込みデータは次す
で加算器１６０へ転送される。

駆動装置４６、または駆動装置４７のうちの一つからの
直列データは加算器１６０ｆｒ：通ってシフトレジスタ
１６１のシフトイン入力ｍ子ｓｌへ転送される。シフト
レジスタ１６１がらの釜列デ−−タ語は次いで・ぐス１
５４へ送られ、そして、ボート制御ロジック１００によ
って選定されるデータバッファＡまたはデータ／マッフ
ァＢへ送られ、る。

データがシフトレジスタ１６１ヘシフトされつつあると
きに、該データはまた加９゛器１６０力為ら加算器１６
２′ｆｔ通ってＷＲＩＴＥ　　ＤＡＴＡ　／マス１６３
へ泊接に転送され、そして最抜にエラー補正コードロジ
ック】１３へ送られる。上記エラー補正コー　ドロシッ
クは位置及びノー、Ｏターンコードを発生し、これはボ
ート制御ロジック１００の制御の下でｅｕｓ　　Ｙ　　
Ｄ　　（３１：［１０）を介して中央処理装置】０へ転
送される。

ＲＥＡＤデータがデータバッファＡ１１５またはデータ
バッファ８１１６にロードされた後、該データはボート
制御ロジック１００の制御の下で出力レジスタ】１０を
通ってノ々ス１５５ヘシフトアウトされる。ボート制御
ロジック１００はまた出力レジスタ】１０からＢｔｌＳ
　　Ｙ　　Ｏ（３１：００）】０６のデータ路線へのデ
ータの転送を制御する。

図示のように、制御装置４４は、中央処理装置への及び
これからのｆ−夕の受信及び送信を制御するボート制御
ロジック】００、並びに、制御装置４４及び駆動装置４
６及び４７への及びこれからの制御情報及びデータの転
送を制御する第２の制御ロジックである制御レジスタ／
状態ロジック１０１を含んでいる。

２、駆動操作指令の詳細な説明 以上において概説を行なったが、次に、中央処理装置１
０から制御レジスタ／状態ロジック１０１へ転送される
駆動操作指令について詳細に説明するＯ 先ず、制御状態レジスタ】１２はｆｊｌ、４図に示すよ
うに多数の段を有している。上記段の多くのものは、中
央処理装置によってのみ読出すことのできる状態情報を
含んでいる。中央処理装置によって書込むことのできる
段としてはＦ（２：０）機能コードフィールド２１０が
あり、該フィールドは、行なうべき操作を指示する指令
でロードされる。ａｓ（１：０）段２１１は、Ｆ　（２
：　０　）、段顛ちフィールド２１０において識別され
る操作を行なうための駆動装置を識別する。これらの段
はまた中央処理装置１０によって制御される。ＩＥ割込
みイネーブル段２１２は中央処理装置によってセットま
たはリセットされ、制軸装＃４４をイネーブルして割込
み要求をＩＮＴ　　ＲＥＱ　割込み要求路線２１３　（
８ｇ５図）上に送らせる。

ＤＲＤＹ駆動レ駆動段２４段２第４図）は、制御装置４
４によってセットされると、駆動選定段ＤＳ（１：０　
　）２１１において識別された駆動装置がＦ（２：Ｑ）
機能段２１０において識別された操作を完了したという
ことを指示する。

ＣＲＤＹ制御装置軸装ィし２１５は処理装置１０によっ
てセットされ、制御装置がＦ（２：Ｏ）機能段２】０に
おいて指示された演算指令を完了しており、中央処理装
置から新たな演算指令を受取るかまたはデータＸＦＥＲ
￥ｒ完了する準備ができていることを指示する。

制御及び状態レジスタまた、ＯＰＩ操作未完段２１６、
ＥＣＣＣＣニラ正補正Ｐエラ一段２１７、ＤＬＴデータ
遅延段２１８、及びＤＥ駆動エラ一段２１９を含んでお
り、これら全てや段はエラーを指示する。Ｅ　ＲＲ’複
合エラ一段２２０は、エラーが段２１６ないし２１９の
いずれかにおいて検知されると制御装置４４によってセ
ットされる。

参ｆｉ番−％２２１で示す４つのアテンション段＾ＴＴ
Ｎ（５：０）は、駆動装置が状態を変化したかまたはＳ
ＥＥに操作を完了したかを指示するためにセットされる
。上記段の各々は駆動装置４６及び４７のうちの一つを
特に識別する。

段２２２は、配憶媒体から検索されたデータの状態に関
する情報を指示する二値コード化段である。これらの信
号は、何等のエラーもエラー補正コードロジック１　］
　３３１３３図によって検知されなかったかどうか、デ
ータエラーが感知されたかどうか、エラーが補正された
かどうか、及びエラーが補正不能であったかどうかを指
示する。

段２２３は、特にＲ８０デイスク駆動装［４６に関する
成る制御及び状態情報を指示する。

１８割込み要求段２２４は、制御装置４４がＩＮＴ　　
ＲＥＱ　割込み要求路線２１３（第３図）上に割込みサ
ービスヲー１＃条したときにセットされる。

保守段２２５は、これも中央処理装置１０によってセッ
トされるものであり、制御装置を保守モードにする。

Ｒ８０緋２２６は、ＤＳ（１：０）段２１１がディスク
駆動装置４６を識別したときにセットされる。

以上において、中央処理装置】０からポート制御ロジッ
クへ転送されるいくつかのボート制御指令について説明
したが、他のいくつかの指令をディスク制軸装［４４の
操作についての説明において以下に断切する。安約する
と、ボート制御指令は、ポート制御ロジック１００をイ
ネーブルして処理装［１０をもって情報を制御／状態レ
ジスタ１１２、制御情報入力レジスタ１１１及び出力レ
ジスタ］】０へ甘たはこれから転送する指令を含んでい
る。ボート制御指令はまた、ポート制御ロジック１００
をイネーブルしてエラー補正コーＰ位置及び・！ターン
情報を処理装置１０へ転送し、及びバッファＡ１１５ｔ
＆は／ｆツ７７Ｂ　］　１６のいずれか一方を選定して
データ転送に関与書せ且つディスクアドレスレジスタを
読出させる。

制御／状態レジスタにロードされた演算指令はディスク
制御装置４４及び選定された駆動装置をイネーブルし、
記憶媒体から情報を続出させるかまたはこれに情報全書
込１せる。更にまた、上記演算指令により、上記駆動装
置は状態語をディスク制軸装［４４へ転送するかまたは
ＳＥＥに操作を行なう。

制御／状態レジスタ１１２にロードされるＲＥＡＤ％Ｗ
ＲＩＴＥ％Ｇ　ＥＴ　　５ＴＢＴＵＳ及びＳＥＥに演算
指令はまた、制御情報入力レジスタ１１１にロードされ
る補充制御語で補充され、行なうべき成る特定の操作を
可能化または決定することを更に行なう。かかる補充制
御語の例を第５図ないし第１０図に示す。ＲＥＡＤ及び
ＷＲＩＴＥの各演算指令に対しては、補充制御語は第５
図に示す形式を有す。上記語は、転送のためのセクタ、
記録ヘッド及びシリンダアドレスを識別スるフィールド
９に分割される。この補充制御語は駆動装置４６ブたけ
４７のいずれかのまたはこれからのデータ転送とともに
用いられる。

詔６図及び第７図に、駆動装置４７に対してのミ、特に
、駆動装置４７がディジタル・エキツプメント社から市
販のＲＬＯ２駆動装置から成っている前述の実施例に対
して用いられる補充制御語を示す。第６図はＧＥＴ　　
５ＴＡＴＵＳ演算指令に対する補充制御語を示すもので
ある。この補充制御語は、段ｒＭＪで示す「マーカ」、
及び「ＧＳ」で示す「ケ°ットステータス」段を含んで
お夛、これらはいずれもセットされており、更に、「Ｒ
３ＴＪで示す「リセット１段を含んでおシ、この段はセ
ット可能である。「マーカ」段Ｍは、新たな補充制御９
４１語の開始を指示するためにセットされ、その指令は
「マーカ」に続くピットで示される。この駆動装置に対
する補充制御語のもう一つの例として、ＳＥＥに演算指
令に対する補充制御語を第７図に示す。マーカ段Ｍは再
びセットされる。

［ＤＩＲＪで示す上記語の「ディレクション」段はセッ
トｔたけクリアされ、移動させるべきヘッドの方向を指
示する。［ＨｓＪで示す「ヘッドセレクト」段はセット
マたはクリアきれ、２つのヘッドのうちのどれが転送に
関与すべきかを指示する。最後に、ｒＤＩＦＦＥＲＥＮ
ｃＥＪで示すフィールドは、移動させるべきトラックの
数を指示する。

第８図々いし第１０図に、躯動装ｆ＆４６に対して、特
に、駆動装置がディジタル・エキツプメント社から市販
のＲ８０デイスク駆動装置である前述の実施例に対して
用いられる補充制御語を示す。

この駆動装置のＧＥＴ　　５ＴＡＴＵＳ演算指令に対し
ては補充制御語を必要としない。第８図はＳＥＥに指令
に対する補充制御語を示すものである。シリンダアドレ
ス段（９：０）は、ヘッドを移動させるべきシリンダア
ドレスを含んでおり、Ｒ（１５：１３）は、Ｔへ〇（３
：１）路線１２２を介して直接に転送されるタダ信号を
含んでいる。第９図はＲＥＣＡＬＩ８ＲＡＴＥ指令に対
する補充制御語を示すものであシ、該指令において、駆
動装置のヘッドは選定されたインデックスシリンダへ移
動する。

ゼロ段へのＲＴＺ復帰がセットこれてお９、段（１５：
１３）は、指令をＲＥＣＡＬＩＢＲＡＴＥＮ令として識
別するコードを含んでいる。最後に、第１０図はＨＥＡ
Ｄ　　５ＥＬＥＣＴ　操作に対する補充制御語を示すも
のであシ、該操作は以後のデータ転送操作のために１２
のヘッドのうちの一つを選定するものである。ＨＥＡＤ
　　ＳＥＬ　　ヘッド選定段は上記選定されたヘッドを
識別するものであり、段（１５：１３）は指令をＨＥＡ
Ｄ　　ＳＥ　ＬＥＣＴ　　指令として識別するコート９
を含んでいる。

５、操作の詳細な説明 以上において駆動操作指令について説明したので、次に
、中央処理装置１０から駆動装置４６及び４７への制御
情報の転送について説明する＝１岨１に、中央処理装置
１０は適尚する制御情報転送語、即ち第５図ないし躯１
０図のうちの一つを制御情報λカレジスタ】】１へ転送
する。次に第２として、中央処理装置１０は制御情報転
送指令を制御／状態レジスタ１１２のＦ（２：［＋）機
能段２】０へ転送またはロードする。この同じ転送にお
いて、制御装置は適切する駆動選定コードをＤｓ（１：
０）駆動選定段２１１へ転送することによって制御情報
転送に関与するための駆動装置を識別する。例えば、Ｆ
（２：Ｏ）機能段２１０が、駆動装置４７のうちの−っ
が、中央処理装置１０への転送のために、＃駆動装置が
その状態語を制御装置１ｔ４ａへ伝送するというＧＥＴ
　　５ＴＡＴＵＳ転送に関与すべきであることを指示す
る場合には、上記中央処理装置は予めＧＥＴ　　５ＴＡ
ＴＵＳ制御情報転送飴を制御ｆ＃報λカレジスタ１】１
にａ−ドしておかなければならない。しかし、駆動装置
４６がＧＥＴ　　５ＴＡＴＵＳ転送に関与すべきである
場合には、制御情報転送語を転送する必要はなり０制御
レジスタ／状態ロジツク１０１は、指令を受取ると、そ
してこれが非データ転送指令である場合には、該指令を
選定された駆動装置４６、または駆動装ｆｔ４７のうち
の選定された一つへ伝送する・躯動装［４６が選定され
る場合には、駆動装置４６に対して、制御レジスタ／状
態ロジック１０１は制御操作情報λカレジスタの段（９
：０）をＴＡＧ　　Ｂｕｓ　　（９：　０　）路線１２
１へ、そして段（１５：１！ｌ）をＴＡＧ（５：　１　
’）路線１２２へ転送する。他方、駆動装置４７が選定
される場合には、駆動装置４７に対して、上記制御レジ
スタ／状態ロジックは制御情報入力レジスタ１１１の内
容を直列化装置即ち並直列コンバータ１５１を介してＤ
ＲＶ　　ＣＭＤ　駆動指令路ｉ１１！１３１へ転送する
。同時に、制御／状態レジスタ１１２の０５（１：０）
段２１１がＤＲＶ　　ＳＥＬ　　（１：０）ｆｆｉ動選
定路線１３３を介して駆動装置４７へ伝送される。これ
ら全ての操作は制御レジスタ／状態ロジック１０１の制
御の下にある。

指令、例えばＧＥＴ　　５ＴＡＴＵＳ指令のような指令
が選定された駆動装置による応答を必要とする場合には
、該駆動装置Ｍはその応答を中央処理装置１０への転送
のために制御装置４４へ伝送する。

例えば、選定された駆動装置が駆動装置４６である場合
には、その応答は５ＴＡＴＬＩＳパスを介して制御装置
４４に受取られ、そしてパス１５４へ転送される。次い
でその情報はバッファＡまたはＢ′のうちの一つを介し
てパス１５５へ、そして出力レジスタへシフトされ、そ
の後、４−ト制御ロノックの制御の下で中央処理装置へ
転送される。同様に、駆動装置４７のうちの一つが応答
すべき場合には、その情報は５ＴＡＴυＳ路線１３５を
介して直列形式で受取られる。その情報信号はシフトレ
ジスタ１６１のＳ１シフトイン入力端子にシフトされる
。上記シフトレジスタが一杯になると、選定された駆動
装［４７の状態語を構成しているその内容は、パス１５
４へ、そしてバッファ＾または８を介してパス１５５へ
、そして制御レノスタ／状態ロジック１０１の制御の下
で出力レジスタ１１０へ伝送される。出力レジスタ１１
０に配憶された情報は次いでポート制御ロジック１００
の制御の下で中央処理装置１ｏへ転送される。

上述したように、制御／状態レジスタ１１２０Ｆ（２：
０　）段に含まれている指令コードにょって指示される
演算指令としては、普通のＲＥ＾０゜ＷＲＩＴＥまたは
ＷＲＩＴＥ　　ＣＨＥＣＫ　の各指令、並びにＧＥＴ　
　５ＴＡＴＵＳ及びＳＥＥに　の各指令のようなハウス
キーピング指令がある。上述したよりに、ＧＥＴ　　５
ＴＡＴＬＩＳ指令により、識別された駆動装置は状態語
をディスク制御装置４４へ転送する。５ＥＥＫ　　指令
は、識別された駆動装置によって復帰させられるべき状
態信号を要求しないが、該指令は、上記駆動装置がその
配録ヘッドを、制餌１情報入カレジスタの内容によって
指示される量だけ移動させることを要求する。

また、一つの実施例においては、駆動装置４６は３つの
別々のＳ　Ｅ　Ｅ　Ｋ　　操作を行ない、該操作の各々
は制御情報入力レジスタ１１１１Ｃ１：ｌ−ドされる特
定の補充制御ｌｖｔ＋によってイネーブルされる。

上記補充制御語が第８図に示す如くである場合には、駆
動装置４６は普通のシーク操作を行ない、その記録ヘソ
Ｐを制御情報入力レジスタの段（９：０）において識別
されるシリンダへ移動させるυ他方、制御情報入力レゾ
スタＩＩＩＫロードされた補充制御語がｍ９図に示す・
中ターンを有している場合には、即ち、段（８）のみが
セットされており、そして段（１５：１３）が第９図に
示す如くである場合には、駆動装置４６Ｉ′ｉその記録
ヘッドをディスクのＰＲＥＤＥＴＥＲＭＩＮＥＯトラン
クへ移動させ゛る。

駆動装置４６によって行なわれる第３の型のＳ　Ｅ　Ｅ
　Ｋ　　操作においては、上記駆動装置は後で行なうデ
ータ転送のためにいくつかの記録ヘッドのうちの一つを
選定する。上記選定されたヘッドは制御情報入力レジス
タ１１１の段（５：０　）において識別され、そして段
（１５：１５）は第１０図に示す如くに条件づけられる
ことＫなる。

データ転送指令に対しては、中央処理値［１０は第５図
に示す補充制御語をロードし、該制御語は、転送するデ
ータを出し入れすべきブロックのセクタアドレス及びシ
リンダアドレス並びに転送を行なうべき記録ヘッドｆ、
識別する。制御装置４４はこの情報を、ディスク上のセ
クタヘッダに記憶さ゛れている情報との比較に用い、デ
ータが、選定されたセクタブロックへまたはこれから転
送されつつあることを検査する。しかし、データ転送演
算指令に対する補充制御語は、駆動装置へ伝送されてＲ
ＥＡＤ　　またはＷＲＩＴＥ操作のパフォーマンスをイ
ネーブルすることはない。

ＲＥＡＤ　　操作を実行する際に制軸装ｆｆ４４によっ
て行彦われる段についての詳細は搏１１Ａ図及び第１１
８図に示してあり、第１１Ｃ図及び第１１Ｄ図にはＷＲ
ＩＴＥ操作を実行する際に行なわれるステップの詳細を
示しである。簡単に説明すると、第５図及び第４図に示
すフォーマットを有する制御語（第４図においてはＦ（
２：０）機能段はＲＥＡＤ　　操作を識別するコードに
セットされている）が、−一ト制御ロゾック１００の制
御の下で、制御１が報入カレジスタ１１１及び制御／状
態レジスタ１１２にロードされる。上記＋ｌｅ　−）制
御ロジックは、中央処理値［ＸＯがらのポート制御指令
に応答し、上記制御／状態しソスタの段２１１（第４図
）Ｋよって転送に関与していると識別されたディスク駆
動装置からデータを受取るためニハッファ＾１１５を選
定する〔ステップ３０１）ｕ 制御レジスタ／状態目シック１０１ｔｉ、０５（１：０
）駆動選定段２１１ＪＣおいて識別された駆動装置へＲ
ＥＡＤ　　指令を伝送し、バッファヘアドレスカウンタ
１１７をクリアする〔ステップ３０２及び３０３）、上
記駆動装置はデータのセクタをバッファ八へ伝送しくス
テップ３ｏ４）、バッファＡを一杯にする。上記選定さ
れた！ｊＸ動装置からバッファＡにデータを四−ドする
操作は制御レジスタ／状態ロジック１０１によって制御
される。上記バッファ＾アドレスカウンタはクリアされ
（ステップ３０５）、ＸＦＥＲＲＥＱ　　転送要求信号
が制御レジスタ（状態ロジック１ｏ１）によって発せら
れる。このＸＦＥＱ　　ＲＥＱ　　転送要求信号は直ち
に処理装ｗ１０に割込む。処理装置１０の一つの実施例
においては、マイクロコードは、命令の実行中であって
も、ＸＦＥＲＲＥＱ　　信号によって発生される割込み
要求に対して周期的に、Ｉｅ−リングする。ＸＦＥＲＲ
ＥＱ　　転送要求信号が発せられると、処理装［１０は
、命令実行の途中でｂっても、この割込み要求に？−ビ
スする準［を整え（普通の仕方でサービスする）、ディ
スク制軸装ｆｆ４４からＲＥＡＤ　　データを受取るａ
次いで上記中央処理装置はＸＦＥＲＲＥＱ　　転送要求
信号を発し、該イ百号は、転送用の駆動装置からデータ
を受取るように選定されているバッファをバッファ８１
１６に変更する。

制御１装ｆｆｒ／　４４からＲＥＡＤ　　データ、を検
索するにれ１、中央処理装置け、＋５　　（制餌１指令
を伝送し、該指令により、ポート制御ロソンクがバッフ
ァＡから出力レジスタ１１０・＼データを伝送してそし
てそこからＢｕｓ　　ＹＤ（３１：Ｄｏ）１０６を介し
て中央処理装置へ伝送するというよう圧する（ステップ
３０７）ｕステッ７’３０６において予めクリアされて
いるバッファＡのアドレスカウンタは、バッファ＾から
のデータの転送があるたびごとにインクリメン］・され
る。データを中央処理装置１０へ転送するプロセス′ｆ
１：第１１８図に一ついて詳細に説明する。バッファＡ
及びパンツ７Ｂは、各々が、データの全セクタを保持す
るのに充分な大きさのものであるから、これらバッファ
のそれぞれのアドレスカウンタは、全セクタが該バッフ
ァにロードまたはこれから伝送された時にオーバフロー
信号を送るように糸件づけられており、該信号は、転送
が完了したことをポート制御ロジック１００に知らせる
。

バッファＡ１１５が空になった後（ステップ３１０）、
制御／状態レジスタ１１２のＣＲＤＹ制御装置レディ段
２１５が処理袋［１０によってセットされる（ステップ
３１１）ｕ ＣＲＤ　Ｙ　　ｆｔ＋制御装軸装デし段２１５がセット
されると、そして制御／状態レジスタのＩＥ割込みイネ
−グル段２１２が中央処理装置によって予めセットされ
ていると、制御レジスタ／状態ロジック１０１け中央処
理装置１０に対してＩＮＴ　　ＲＥＱ割込み要求信号を
発する（ステップ３１２）。そこで中央処理袋ｊｆｆｌ
ｏは制御／状態レジスタ１１２の内容を読出すか、また
は他のハウスキーピング操作を行なう。中央処理袋ｆｆ
１ｏは、適当するポートｉｌ、ｕ御指令をポート１ｂｌ
Ｉ御ロジツク１００へ送ることによってこれらの操作を
開始するＵ詳述すると、中央処理装置１０はＲＥＡＤ　
　Ｃ３Ｒを＋ｊｅ−）制御ロジック１００へ送って制御
／状態レジスタの内容を検索する。上記レジスタの適当
する段がセットされ、データ転送におけるエラーを指示
すると、処理装置１０は、ＲＥＡＤ　　ＰＯ３ＩＴＩＯ
Ｎ’ＪたけＲＥＡＤ　　ＰＡＴＴＥＲＮ　　号電−ト制
御指令をポート制御ロジック１００へ送ることによって
ＥＣＣ位Ｈｉたはノぐターンを測定することができる。

そこで上記１Ｆ−ト制仰ロゾックは制御／状紳しソスタ
またはエラー補正コード（ＥＣＣ）　　ロジック１１３
を・ｆネーブルし、要求されたロジックをａｕｓ　　Ｙ
　　ｏ　　（３１：Ｄｏ）を介して送る。

最後に、中央処理袋［１０は、Ｒ３Ｔ　　ＩＮＴＲＥＱ
ＩＪセット割込み要求ポート制御指令をポート制御ロジ
ック１００へ送ることによってＩＮ丁ＲＥＱ　割込み四
求信号を否定させる。次いで上記ポート制御ロジックは
ｎｓＴ　　ＩＮＴ　　リセット割込み信号を制御レジス
タ／状態ロジック１０１へ送って（ステラ７’３１４　
）　ＩＮＴ　　ＲＥＱ　割込み要求信号を否定させ、こ
れにより転送を完了する。

上述したように、第１１８図は、中央処理装置１０及び
制御装置４４がデータの１つのセクタをバッファＡから
中央処理装置反１０へ転送するプロセスを示すものであ
る。制御レジスタ／状態ロジック１０１はＸＦＥＲＲＥ
Ｑ　　転送要求信号を送り（ステップ３０ｉ）、そして
中央処理袋ｆｆ１ＯはＸＦＥＲＧＲＡＮＴ転送容認信号
で応答しくステップ３２０）、中央処理装置１０はポー
ト制御指令を送ってポート制御ロジック１００をイネー
ブルしてＲＥＡＤ　　データを処理袋［１０へ転送させ
る。

前掲の米国特許出願第　　　　　　　号に記載されてい
るメモリ制御装置を有する装置においては、メモリ記憶
場所は、整列状態であるがバイトアドレス可能なロング
ワードである。即チ、メモリ内の各４語口ｙグワードの
各バイトは個別のメモリアドレスを有す。しかし、ロン
グワード境界以外におけるメモリアクセスはメモリ制御
装置ｆ３０内で遅砲する可能性がおる。従って、処理装
置１０け先ず成る選定した数の、即ち、１つ、２つまた
は３つのバイトを制御装置から検索して、これらをメモ
リへ転送し、その後の転送がロングワード境界における
ロングワードとなるようにする。転送の終りにおいて、
バッファを空にするためにバイト転送がまた必要となる
。

個々のバイトを検索”Ｊ”るには、上記処理装置はＲＥ
ＡＤ　　ＢＹＴＥ　　、パート制御指令をポート制御ロ
ジック１００へ送る（ステップ３２０）。ポート制御ロ
ジック１０（１，ｉ、データのバイトをバッファ＾から
出力レジスタ１１０へ（ステップ３２２）、そして中央
処理装置１０への転送のためにＢＵＹＹ　　Ｄ　　（３
１：Ｏｎ）へ転送する。上記中央処理装置はＲＥＡＤ　
　ＰＯＲＴ（ｉ号を送って出力レジスタ１１０からデー
タを検索する（ステップ３２３）。

整列が必要な場合には、この手順を６回まで緑返れ 中央処理装置ｌＯは、必要な整列バイトを受取った後、
ＥＮＡＢＬＥ　　ＡＵＴＯＭＯＤＥ　　ポート制御指令
をポート制御ロジック１００へ送る（ステラ７’３２４
）ｕこのポート制御１指令により、示−ト制御ロソック
１００は後続のロングワードを、即ちデータの４つのバ
イトを出力レジスタ１１０へ繰返し転送する。中央処理
装＠１０け引き続いてＲＥＡＤ　　ＰＯＲＴ信号を制御
装置４４へ送って出力レジスタから後続のデータのロン
グワードを検索する（ステップ３２５　）。

データの′Ｍ後のロングワード以外の全部が転送され九
ら、中央処理装置１０けＤＩＳＡＢＬＥＡＵＴＯＭＯＤ
Ｅポート制御指令をポート制御ロジック１００へ送り、
該ロジックがデータの最後のいくつかの、即ち１つない
し６つのバイトヲパッファＡ１１５から出力レジスタ１
１０へ自動的に転送することを阻止する（ステップ３２
６）。転送されるべく残っているデータのバイトの数は
、ＥＮＡＢＬＥ　　ＡＵＴＯＭＯＤＥポート制御指令の
的に転送され次バイトの敷によって定まる。上記最後の
データのバイトを得るには、中央処理装置Ｗ１０はＲＥ
ＡＤ　　ＢＹＴＥポート制御指令をポート制御ロジック
１００へ繰返し送って（ステラｆ３３０）データのバイ
トをバッファＡ１１５から出力レジスタ１１０へ転送さ
せ（ステップ３３１）、そして上記中央処理装置はＲＥ
ＡＤ　　ＰＯＡ丁信号を送ることによって上記出力レジ
スタの内容を検索する。

データを中央処３ｉＵ装置１０から駆動装置４６ま几は
４７の一つへ転送して該駆動装置ａ内の記録媒体に記憶
さぜるというｗｒｔｌ−ｒｌ：操作の実行を第１１Ｃ図
及び第１１Ｄ図について説明する。

中央処理装置の転送の準備として、シリンダアト°レス
、ヘッド選定及びセクタアドレスを、第５図に示す形式
で、制御↑Ｖｔ報入カレジスタ（第３図）へ転送する（
ステラｆ４００）ｕ ＷＲＩＴＥ操作の央絢においては、中央処垣（装置１０
は先ず、デ１°スク上の１つのセクタをミ゛−またすの
に光分なデータ、即ち、一つの冥施例においては２６６
詔を上記バッファのうちの一つへ転送し、次いでＷＲＩ
ＴＥ指令を制御／状態レジスタ１１２へ転送して上記デ
ータを上記ディスクに智込ませる。

例えば、データを中央処理装置１０からバッファＡ１１
５へ転送゛Ｊ−べき場合には（ステップ３）、中央処理
装置は５ＥＬＥＣＴ　ポー］・制御指令をポート制御ロ
ジック１００へ転送する（ステップ４０１）ｕ上記ポー
ト制御ロジックはバッファＡに対してアドレスカウンタ
１１７をクリアする（ステップ４０２）ｕ中央処理装置
１０はＷＲＩＴＥ　　ＢＹＴＥまたはＷＲＩＴＥ　　Ｗ
ＯＲＤボート制御指令をポート制御ロジック１００へ遂
次転送してバッファ＾１１５にロードする。各転送に対
して、上記ポート制御０ソツクはアドレスカウンタ１１
７ｅインクリメントする（ステップ４０３）、バッファ
八が一杯釦なったら（ステラｆ４０４）、上記ポート制
御ロジックは、処理装置１０からの７１１’−）制御指
令の制御の１で、中央処理装置１０からの以後の転送に
対してバッファＢに切換える（ステップ４０５）。

バッファ＾が一杯になると、中央処理装置１０はＷＲＩ
ＴＥ　　ｃｓＲｉｆ−ト制御指令をポートｌ１ｌｔ制御
ロジツクｌＯＯへ転送し、また、ＤＳ（１：０）駆動選
定段２１１（第５図）における駆動識別を含んでいるＷ
ＲＩＴＥ　　ＤＡＴＡ転送指令をＢＵＳＹＤ（３１：Ｏ
Ｏ）を介して制御／状態レジスタ１１２へ伝送する（ス
テップ４０６　）ｕ 次いで制御レジスタ／状態ロジック１０１１−ｔ、バッ
ファＡからのデータを、ｏｓ（１：０１１＋！＋選定段
２１１において識別され几駆動装置へ転送する。上記制
御し・ノスタ／状態ロジックは上記選定された駆動装置
への転送に対して・ぐソファＡ１１５を選定し、バッフ
ァ＾に対するアドレスカウンタをクリアする（ステップ
４０７及び４１０）。

上記制御レソスタ／状態ロソツクは、ノぐツファへが突
になるまで１Ｎ〈バッファからデータのノ々イトを上記
選定された駆動装置へ遂次転送し、各転送に対して上記
アドレスカウンタをインクリメントする（ステラｆ４１
１及び４１２）。バッファＡが空になったら、制御レジ
スタ／状態ロジック１０１は上記バッファのアドレスカ
ウンタをクリアし、ＸＦＥＱ　　ＲＥＱ　　転送要求信
号を発し、・々ソファＢ１１６に変更する（ステラｆ４
１２．４１３及び４１４）。

この時点で、転送すべきデータがもはや無い場合には、
処理装置ｌＯは制御／状態レジスタ１１２のＣＲＤＹ　
　制御装置レディ段をセットする（ステップ４１５）。

制御レソスタ／状態ロゾツクは上記ＣＲＤＹ制御装置レ
ディ段を検査しくステップ４１６　）、そして、該段が
セットされていない場合には、ステップ４１０へ戻って
転送を継続する。

ＣＲＤＹ　　制御装置レディ段及びＩＥ割込みイネーブ
ル段がセットされている場合には、制御レジス　　゛り
／状態ロジック１０１は、イネーブルされると、中央処
理袋＋ｉ＃　１０に対してＩＮＴ　　ＲＥＱ　割込み要
求信号を発する（ステップ４２０）、上記中央処理装置
は制ａｌｌ　／状態レジスタ１１２を読出し、転送中に
何等かのエラーが生じたかどうかを測定する。中央処理
装置１０は次いでＲ３Ｔ　　ＩＮＴ　ＲＥＱリセット割
込み蟹求ポート制御指令を、＋９　１．制御ロジック１
００へ転送しくステップ４２１）、該ロジックは制御レ
ジスタ／状態ロジック１０１をしてＩＮＴ　　ＲＥＱ　
割込み要求信号を否定させる（ステップ４２２）。

第１１０図は、ＷＲＩＴＥ操作において中央処理装置１
０がデータを制御装置４４へ転送する手順を示すもので
ある。中央処理装置はＢｕｓ　　ＩＢ　　’（７：０）
を介してＶ／ＲＩＴＥ　　ＢＹＴＥポート制御指令をポ
ート制御ロジック１００へ送り、・亡して、この転送が
、Ｎｋ初、メモリ１１内のロングワード境界以外の・々
イト記憶場所からのもの′Ｃちる場合には、データのノ
肴イトをＢｕｓ　　Ｙ　Ｄ　（３１：　ＯＯ）上に置き
、ＲＥＡＤ　　操作に対して前述した仕方と類似の仕方
で、上記転送を後続のロングワード転送に対して整列さ
せる。上記ｙＩｅ　−トｆｔ＋ｔ制御ロゾツクはデータ
入力レジスタ１０５内のデータを受取り（ステップ４３
１）、そして選定されたノ々ツファへ該データ１ｃ転送
する（ステップ４３２）、整夕１１が必要な場合にはこ
の手順を３回までに集返す。

次いで、中央処理装置１０はＷＲＩＴＥ　　ＷＯＲＤ指
令１ｆｒ、ｓｕｓ　　１８（７：Ｏ）を介して＋１８−
　ト制御ロジック１００へ転送し、そしてデータのロン
グワード１ＢＵＳ　　Ｙ　Ｄ（！＋１　：ＯＯ）上に置
く。１記ポート制御ロジツクはデータ入力レジスタ１０
５内のデータを受取ｔ）（ステラ７’４３４）、そして
選定されたバッファに該データをシフトスる（ステップ
４３５）。

最彼の手１閉において、中央処理装置１０け、帥の転送
整列が行なわれたら、１つないし５つのＷＲＩＴＥ　　
ＢＹＴＥ　ｓｅ−トｔｌＩＩＩａｌｌ指令をポート制御
５１１０シツクへ転送する。その各々は８ＵＳＹＤ（５
１：００）上のデータのバイトによって行なわれる（ス
テップ４３６）、上記ｙＪｅ　−ト制御ロゾックはデー
タ入力レジスタ１０５内の各データを受取り（ステップ
４３７）、そして選定されたバッファへ該データを転送
しくステップ４４０）、このようにして中央処理装置ｆ
ＩＯからのデータのセクタの受信を完了する。

以上、本発明に係る高速データ転送装置を一つの実施例
、特にディスク制御装置について説明した。しかし、本
発明は、他の高速データ転送装置に、例えば、多重処理
装置内の中央処理装置相互間でデータを転送する装置に
、または分散型処理装置に用いることも可能であるＵ更
にまた、本発明は、処理装置への高速転送を必要とする
科学機器に有利に用いることができる。例えば、タンデ
ム式に操作する２つのバッファを設けると、中央処理装
置が一方のバッファからデータを受取るかまたは該バッ
ファへデータを伝送している間に、高速データ転送装置
に接続されている装置が他方のノ々ソファをもって操作
することができるｕ史にまた、高速データ転送装置にお
いて２つの制御−ヒクション、即ち、ポート制御ロジッ
ク１００及び制御レジスタ／状態ロジック１０１を設け
ると、その操作が著しく簡単化される。一方の制御セク
ションであるｙ）！−）制御ロジックは中央処理装置ｄ
に対するインタフェースの操作を制御し、他方の制御ヒ
クションは、科学機器または他のデータ転送装置に対す
る駆動装置に対するインタフェースを制御する。これら
２つの制御セクションはデータ転送装置の別々の部分を
協同的に制御するものであるから、例えば異なる型の装
置に対する接続が著しく簡単化され、池の装置と接続す
るために変更を要するのは制御レジスタ／状態日ソツク
だけでおる。これは、新しい装置に対してデータ転送装
Ｈを適用することｆ著しく簡単化するものでおるＵ更に
また１本発明装置はプログラミングを簡単化するもので
あり、向えば、中央制御装置ｌＯとのインタフェースを
制御するためのｙｊｅ−）制御命令と演算指令及びデー
タとをはっきりと分割することができる。

４、　制御ロジックの詳細な説明 第１２図及び第１３図はボート制御ロジック１００及び
制御レジスタ／状態ロジック１０１内にある回路をそれ
ぞれ示すものであるＵ第１２図について説明すると、ボ
ート制御ロジックは、ｐｏＲＴ　　ｌＮ５ＴＲイｄ号が
発せられた場合に５ＵＳＣ５Ｒｉ！３線１０３からボー
ト制御指令を受取るデコーダを有す。ぽ−ト制御指令が
中央処理装置１０に対する転送を要求する場合には、デ
コーダ５００は路線５０１上のＳＥＬ　　ＡＣＣＩＮ信
号の否定によってイネーブルされる（第１２図及び第３
図）。ＳＥＬ　　ＡＣＣＩＮ信号をよ、加速器バス１４
を介して転送するためにディスク制御装置４４または浮
動小数点加速器２３（第１図）のいずれかを選定するボ
ートアービ申し−ション信号でおる。デコーダ５００及
びＭ２のデコーダ５０２は協同して、Ｂｕｓ　　Ｃ３Ｒ
上に受取られるポート制御指令を識別する制御信号を発
生する。上記制御信号のいくつかはラッチ５０３にラッ
チされ、そしてマルチプレク？５０４を介して続出し専
用メモリ５０５に加えられ、該メモリは、中央処理装置
１０への及びこれからの転送をディスク制御装置４４と
ともに制御するポート制御信号を遂次発生する。メモリ
５０５によって発生される制御ｆ１号はまたＮＡＤ（３
；０　）ネクストアドレス信号を有しており、該信号は
またマルチプレクサ５０４によって結合される。−マル
チプレクサ５０４によるＮＡＤ（３：Ｏ）＊クストアド
レス信号またはラッチ５０３からの信号の選定はＲＯＭ
即ち続出し専用メモリ５０５からのＳＥＬ　　ＰＯＲＴ
　　ＭＵＸ　　信号によって制御される。ラッテ５０３
からの信号が選定されると、該信号によりＲＯＭ５０５
はボート制御指令を夾行するためのシーケンスへシフト
される。

第１５図にもまた続出し専用メモ！Ｊ５１０が示されて
おり、該メモリはディスク制軸装＠４４と駆動装Ｈ４６
及び４７との間の転送を制御する信号を発生する。その
シーケンスはＮＡＤ（８：　Ｏ）ネクストアドレス信号
によって制御される。上記の制御シーケンスは制御／状
態レジスタ１１２０Ｆ　（２：０　）機能コード段２１
０（第４図）によって決定される。Ｆ　（２：Ｏ）段は
プランチングマ、ｓ、　ｆデＬ’り？ＭＵＸ（２：　０
　）５１１ないし５１３を介してＲＯＭ５１０に結合さ
れる。

制御レジスタ／状態ロジック１０１はまたデコーダ５１
４を有しており、該デコーダは制御／状態レジスタ１１
２のＣＲＤＹ　　段に対する信号、及び中央処理装置１
０へ転送されるＸＦＥＲＲＥＱ転送要求信号を発生する
。これらの信号は、要求された演算指令を実施するシー
ケンス中の適当するステップにおいて、ＲＯＭ即ち読出
し専用メモリ５１０からのＵＣＭＤ（２：Ｏ）マイクロ
指令信号に応答して発生される。

制御レジスタ／状態ロジック１０１の第２のデコーダ５
１５は制ｆｌ！Ｉ／状態しゾスタ１１２のＡＴＴＮ（３
：　Ｏ）アテンション段（第４図）に対して信号を発生
する。これは、制御／状態レゾスタ１１２のｏｓ（１：
０）駆動選定段２１１によって識別された５ＥＥＫ　　
操作の完了を指示する。

上記＾７ＴＮ（３：０）アテンション段は、ＲＯＭ５１
０からのＵ　　ＳＥＴ　　ＡＴＴＮ・マイロセットアテ
ンション制御信号及びＤＳ（１：０）段２１１からのＤ
ＥＥＬ（１：　０　）信号に応答して発生される。

上記＾ＴＴＮ（３：０）信号はＷＲＩＴＥ　　ＣＳＲ書
込み制御及び状態レジスタ操作により中央処理装置１０
によって否定される。

ＡＴＴＮ（３：０）アテンション信号のどれかが発生す
るとプリップ７０ツデ５２０がセットされ、該フリップ
フロッグは、制御／状態レジスタ１１２のＩＥ割込みイ
ネーブル段２１２がセットされている場合には、＾ＮＤ
ｒ−）５２１をしてＩＮＴＲＥＱ　割込み要求信号を発
せさせる。上記ＩＮＴＲＥＱ　信号はデコーダ５００か
らのＲ５Ｔ　　ＩＮＴリセット割込み要求信号によって
否定され（第２図）、これによりフリップフロップ５２
０は０ＲＰ−１５２２を介してリセットされる。

【図面の簡単な説明】

第１図は本発明に係るディスク制御装置ｕを含むデータ
処理装置のブロック線図、第２図は第１図に示す装置に
有用な中央処理装置のブロック線図、第３図は本発明に
係る第１図に示すディスク制御装置の詳細なブロック線
図、第４図ないし第１０図は第６図に示すディスク制御
装置におけるレジスタの若干の内容を示す図、第１１Ａ
図ないし第１１Ｄ図は第５図のデータ転送装置と第２図
の中央処理装置との間の転送を詳細忙示す流れ図、第１
２図及び第１３図は第３図のデータ転送装置における若
干の回路の詳細なブロック線図である。 １０・・・中央処理装置、１１・・・メモリ装置、１２
・・・入出力装置、１３・・・端末装置、２０・・・デ
ータ処理装置、２１・・・制御配憶装置、２２・・・コ
ンソール処理装置ｉ、３０・・・メモリ制御装置、３１
・・・メモリアレイ、４１・・・テープ制御装置、４２
，５０・・・テープ駆動装置、４３．４４・・・ディス
ク制御装置、４５％４６．４７・・・ディスク駆動装置
、６１・・・コンソールレジスタ、６３・・・命令バッ
ファ、６６・・・マイクロ制御記憶装置、１００・・・
ポート制御ロジック、ｌＯｌ・・・制御レソスタ／状態
ロジック、１０５・・・データ入力レジスタ。１１０−
出力レジスタ、１１１・・・制御／状態レジスタ、１１
２・・・制御／状態レジスタ、１１３・・・エラー補正
コードロゾック、１１４・・・制御ロジック、１１５，
１１６・・・データバッファ。 ＦＩＧ、１１Ｃ−２ ■ ２５１− １、事件の表示　昭和よ♂年　特許願　第７θｇ３ｇ　
号２１発明の名称　　　データ転送装置及びデータ処理
装置３、　補正をする省 事件との関係　　出願人 名　称　　　ディジタル　イクイゾメント　コーポレー
ション４、代理人 ７、補正の内容　　別紙の通り 明細書及び図面の浄書（内容に変更なし）。

Claims (1)

1. 【特許請求の範囲】 （１）　データ処理装置及び夕り部装酊に接続される、
   ６速データ転送技ｕにおいて、上記転送装置は、ポート
   ｌ同動指令を転送するための第１の転送手段並びに演算
   指令及びデータを転送するための第２の１畝送手段を言
   む相互接続手段を介して上記データ処理爵鯖゛に接続さ
   れており、（Ａ）　　ｚｌｅ　　）　ＩＩｉ制御指令を
   受取って上記弔２の転送手段を介する演算指令の受ＩＭ
   及びデータの転送を制御するために上記第１の転送手段
   に接続された。ｙ−ト制御手段と、 （８）　　演算指令を受取って上６Ｌシ外部＆鎗をもっ
   て一上ムピｒ−夕の転送’ｆｒ：　Ｈｊ制御するために
   上す己ボート制御手段及び−Ｆ６己第２の転送手段に接
   続された演算制御ａｎ手段と、 （Ｃ）　　上記第２の転送手段と上記外部装置との曲で
   データを転送するために上記５ｒ−）制御手段、上記演
   算制御手段、上記外部装置及び上ｔ！ｔａ２の転送手段
   に接接されたバッファ手段とを備えて成り、上記バッフ
   ァ手段は、上記外部装置をもってデータを転送するため
   に上記外部装置からの信号に応答し、及び上記第２の転
   送手段をもってデータを転送するために上ｈピｓｆ−ト
   制御手段からの信号に応答することを特徴とするデータ
   転送装を直。 （２）　　艙１の転送手段が、ボート指令コード信号を
   転送するための手段及びストローブ信号を転送するため
   の手段を含んでおり、ボート制御手段が、上記ストロー
   ブ信号の受信に応答して上記ボート指令コード信号を受
   信及び復号するための手段を含んでいる特許請求の範囲
   第１項記載のデータ転送装置改。 （３）　　バッファ手段が、独立に操作可能な舘１及び
   第２のバッファを含んでおシ、ポート指令コードの一つ
   が、データ転送に関与すべき上記第１寸たは第２のバッ
   ファの一つを識別し、バｖ−ト制御手段が、７）？　−
   ）制御指令の受信に応答して−に記ポート指令コードに
   おいて識別された上記なλ１のパッファオたは上ｄ己第
   ２のバッファをイネーブルするための手段をａ゛んでい
   る特許請求の範囲似２項ｍ１１載のデータ転送装ｆ。 （４）　　史に、エラーの検知に応答してエラー補正コ
   ードを発生するためのエラー補正手段を備えており、、
   ｊ？−）指令コードの−っが、上記エラー補正コードを
   々１２の転送手段へ転送するためにポート制御手段をイ
   ネーブルし、上記ポー）　１１ｉ制御手段に１．上記エ
   ラー補正コードを上記第２の転送手段へ転送するためＶ
   ｃ上記エラー補正手段に接続された手段を含んでいる特
   許請求の範囲第２項記載のデータ転送装′ｌｆ。 （５）　　演算制御手段が制御／状態レノスタ手段を含
   んでおり、ポート指令コート９の一つが、上記制御／状
   態レノスタ手段の内容を第２の転送手段へ転送するため
   に２ＪＰ−ト制御手段をイネーブル１〜．上記ポート制
   御手段は、上記利他ｊ／状紘レノスタ手段の内容を上記
   第２の転送手段へ転送することを可能ならしめるために
   上記ポート指令コードに応答する特許請求の範囲第２項
   記載のデータ転送装置。 （６）　　ポート指令コードの他の一つが、第２の転送
   手段から制御／状態レジスタ手段に信号をロートスルた
   めにホード制御手段をイネーブルし。 上記ポート制御手段は、上記第２の転送手段から上記制
   御／状態レジスタ手段に上記信号をロードするために上
   記他の、ｆ−ト指令コードに応答する手段を含んでいる
   特許請求の範囲第５項記載のデータ転送装置。 （力　制御／状態レソスタ手段が、演算指令をＨ］シ憶
   するための手段を含んでおり、演算制御手段が。 上ｂピ演算指令を復号するための、及び上ｌ演算指令を
   実行するために外部装置をイネーブルするための手段を
   含んでいる特許請求の範囲縁６項記載のデータ転送装置
   。 （８）　　演算指令に補充制御語が付随しており、史に
   、上記補充制御語を記憶するためのバッファ手段を備え
   ており、ポート制御手段が更に、上記補充制御語を第２
   の転送手段からこれに対するＩ−ト指令コードに応答し
   て受取るために上記補充制御語バッファ手段をイネーブ
   ルするための手段を具備しており、演算制御手段が、演
   算指令の受信に応答して上記補充制御語を外部装置へ伝
   送するための手段を含んでいる特許請求の範囲ゲ７項記
   軟のデータ転送装置。 （９）　　外部装置をもってのデータ転送のための演算
   指令があり、演算制御手段が、バッファ手段と上記外部
   装置との間のデータの転送を可能ならしめるために上記
   バッファ手段及び上記外部装置に接続された手段を含ん
   でいる特許請求の範囲第７狛記岐のデータ転送装置。 ００　　演算指令の一つがデータを外部装置からデータ
   転送装置へ転送させ、バッファ手段が、独立に操作可能
   な編１及び第２のバッファ手段ｅ含んでおり、演算制御
   手段が、データを上記第１またけ第２のバッファ手段の
   一方へ転送するための及び一杯になった上記バッファ手
   段に応答して信号を転送手段へ伝送するための及び上記
   第２のバッファ手段から第２の信号を受取るための手段
   を含んでおり、上記演算制御手段は、上記第２の信号の
   受信に応答して上記外部装置からデータを受取るために
   上記第１または第２のバッファ手段の他方をイネーブル
   するための手段を含んでいる特許請求の範囲第９ｍ記載
   のデータ転送装置、。 αυ　演算指令の一つがデータを外部装鎗がらデータ転
   送装置へ転送させ、バッファ手段が、独立に操作可能々
   第１及び第２のバッファ手段を含んでおシ、演算制御手
   段が、データを上記第１または第２のバッファ手段の一
   方から転送するだめの及び窒になった上記バッファ手段
   に応答して信号を８ｇ２０転送手段へ転送するための及
   びデータを上記外部装置へ転送するために上記第１また
   は第２のバッファ手段の他方を次にイネーブルするため
   の手段を含んでいる特許請求の範囲第９項記載のデータ
   転送装置。 ０．２１　（Ａ）・データ及び命令を含む情報を記憶す
   るためのランダムアクセスメモリ手段と、 （Ｂ）　　上記メモリ手段に接続されてオシ、且つ、上
   記メモリ手段から命令を検索するための手段、並びに上
   舵メモリ手段をもってデータを転送するための及びマイ
   クロ命令に応答して上記データを処理するための手段を
   含んでいる処理手段とを備え、上記マイクロ命令は上記
   処理手段内のル１ノ御記憶装置によって発生され、 （Ｃ）　　上記処理手段からの指令に応答して上記処理
   手段′と外部装置との間で情報を転送するために上記処
   理装置及び上記外部装置に接続された昼速データ転送手
   段を備えて成り、上記データ転送手段は、 （１〕　　第１の転送手段からポート制御指令を上記処
   理手段制御記憶装置からのマイクロ命令の形式で受取っ
   て〆２の転送手段を介する演算指令の受信及びデータの
   転送を制御するために上記データ転送手段を上記処理手
   段に接続するだめのポート制御手段と、（２）　　上記
   外部装置をもってのデータの転送を制御するための演算
   指令を受取るために上記ポート制御手段及び上記第２の
   転送手段に接続された演算制御手段と、 （３）上記第２の転送手段と上記外部装置との間でデー
   タを転送するために上記ポート制御手段、上記演算制御
   手段、上記外部装置及び上記第２の転送手段に接続され
   たバッファ手段とを含んでおシ、上記バッファ手段は、
   上記外部装置をもってデータを転送するために上記外部
   装置からの信号に応答し、且つ上記第２の転送手段をも
   ってデータを転送するために上記ポート制御手段からの
   信号に応答することを特徴とするデータ処理装置。