JPS59136788A - Enunciation control for musical instrument - Google Patents

Enunciation control for musical instrument

Info

Publication number
JPS59136788A
JPS59136788A JP58010687A JP1068783A JPS59136788A JP S59136788 A JPS59136788 A JP S59136788A JP 58010687 A JP58010687 A JP 58010687A JP 1068783 A JP1068783 A JP 1068783A JP S59136788 A JPS59136788 A JP S59136788A
Authority
JP
Japan
Prior art keywords
key
data
signal
circuit
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58010687A
Other languages
Japanese (ja)
Other versions
JPH0362277B2 (en
Inventor
知花 昌信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP58010687A priority Critical patent/JPS59136788A/en
Publication of JPS59136788A publication Critical patent/JPS59136788A/en
Publication of JPH0362277B2 publication Critical patent/JPH0362277B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は電子楽器に係り、特にキーオン時間が非常に
短い場合における発音制御方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to electronic musical instruments, and more particularly to a sound generation control method when the key-on time is very short.

例えば、単音方式の電子楽器(発音チャンネル数=1)
においては、あるキーが離された直後、すなわち同キー
の楽音が未だディケイ状態(減衰状態)にある間に次の
キーが押下された場合、ディケイ状態にある楽音をダン
プさせて(急速に減衰させて)、次のキーの楽音を発音
させる。また、あるキーが押下されている状態において
、より優先度の高い他のキーが新たに押下された場合、
現在押下中のキーの楽音をダンプさせた後、優先度の高
い他のキーの楽音を発音させる。また、発音割当方式の
電子楽器において、複数の発音チャンネルが全て発音割
当済のとき、新たなキーが押下された場合、発音中の楽
音の中でディケイ状態にある楽音ヲダンブさせ、その発
音チャンネルに新たに押下されたキーを割当て、楽音を
発音させる。
For example, a single-note electronic musical instrument (number of sounding channels = 1)
, if the next key is pressed immediately after a key is released, that is, while the musical note of the same key is still in the decaying state, the musical note in the decaying state is dumped (quickly decaying). ) to sound the next key. Also, when a key is pressed and another key with a higher priority is pressed,
After dumping the musical tone of the currently pressed key, musical tones of other keys with higher priority are generated. In addition, when a new key is pressed when all of the multiple sound channels are already assigned to an electronic musical instrument that uses the sound assignment method, the sound that is in the decay state among the musical sounds that are currently sounding is damped, and the sound is assigned to that sound channel. Assigns the newly pressed key and produces a musical tone.

このように、発音チャンネル数が限られている電子楽器
においては、より優先度の高いキーが押下された場合、
現在発音中の楽音のいずれかをダンプさせて優先度の高
いキーの楽音を発音させる。
In this way, in electronic musical instruments with a limited number of sounding channels, if a key with a higher priority is pressed,
Dump any of the musical tones currently being generated and generate the musical tone of the key with higher priority.

ところで、従来のこのような電子楽器においては、新た
に発音すべきキーの押峡時間(発音すべき時rHI )
が非常に短い場合、優先的に楽音発生をすべきであるに
もかかわらず、同キーの楽音が全く発音されなかったり
、アタック(立上り)状態の途中で楽音が減衰してしま
ったりする事態が生じる。例えば第1図(イ)は、単音
方式の電子楽器におけるあるキーに1の押鍵時間を示し
、同図(ロ)はキーに1より優先度の高いキーに2の押
鍵時間を示し、また、同図(ハ)はキーに1の楽音のエ
ンベロープ波形を示す。なお、同図(/−Iにおける符
号S。
By the way, in such conventional electronic musical instruments, the pressing time of the key to be newly sounded (time to sound rHI)
If the pitch is very short, musical tones in the same key may not be generated at all, or the musical tones may attenuate in the middle of the attack (rising) state, even though musical tones should be generated with priority. arise. For example, FIG. 1(a) shows a key press time of 1 for a certain key in a single-note electronic musical instrument, and FIG. 1(b) shows a key press time of 2 for a key with a higher priority than key 1, In addition, FIG. 3(C) shows the envelope waveform of a musical tone with a key of 1. Note that the symbol S in the figure (/-I).

〜S41オ各々無音状態(キーオフ状郭)、アタック状
態、サスティン状態、ディケイ状態、ダンプ状態を示す
。この第1図に示すように、キーに2が、キーに1の楽
音がダンプ状W、HS 4にある間にlI!lSされた
場合、キーに2の楽音は全く発音されない。また、第2
図において、(イ)〜(ハ)は各々第1図(イ)〜(ハ
)に対応する波形であり、に)はキーに2の楽音のエン
ベロープ波形である。なお、この図は設定されている音
色がパーカッシブ系の音色の場合、すなわち、アタック
状態S1が終了後即座にディケイ状態S、へ移行する楽
音の場合である。
- S41O respectively indicate a silent state (key-off shape), attack state, sustain state, decay state, and dump state. As shown in FIG. 1, while the tone 2 on the key and 1 on the key is in the dump shape W, HS 4, lI! In the case of 1S, the tone of key 2 is not produced at all. Also, the second
In the figure, (A) to (C) are waveforms corresponding to FIG. Note that this figure shows a case where the set tone is a percussive tone, that is, a musical tone that immediately shifts to a decay state S after the attack state S1 ends.

この第2図に示す例の場合、キーに2の楽音がアタック
状態S1の途中においてディケイ状態S3に入ってしま
い、この結果キーに2の楽音が充分に発音されないこと
となる。
In the example shown in FIG. 2, the tone 2 on the key enters the decay state S3 in the middle of the attack state S1, and as a result, the tone 2 on the key is not sufficiently produced.

この発明は上述した事情に鑑み、優先度の高いキーの発
音時間が非常に短い場合においても、同キ゛−の楽音を
不自然でない範囲において充分に発音させることができ
る電子楽器における発音制御方法を提供するもので、優
先度の高いキーの発音時間が予め定められた所定時間よ
り短い場合に、同キーの発音時間を上記所定時間あるい
はこれより長い時間とみなして発音きせることを特徴と
している。
In view of the above-mentioned circumstances, the present invention provides a sound production control method for an electronic musical instrument that can sufficiently produce musical tones of the same key within a range that is not unnatural even when the sound production time of a high-priority key is very short. It is characterized in that when the sounding time of a key with a high priority is shorter than a predetermined time, the sounding time of the same key is regarded as the above-mentioned predetermined time or a longer time and the sound is emitted.

以下、図面′Ir:参照しこの発明の一実施例について
説明する。第3図はこの発明による発音制御方法を適用
した電子楽器の構成を示すブロック図である。この図に
おいて、符号1は鍵盤であり、この杯盤1の各キーには
各々キー操作検出用のキースイッチが設けられている。
Hereinafter, one embodiment of the present invention will be described with reference to drawing 'Ir. FIG. 3 is a block diagram showing the configuration of an electronic musical instrument to which the sound generation control method according to the present invention is applied. In this figure, reference numeral 1 denotes a keyboard, and each key on this cupboard 1 is provided with a key switch for detecting key operations.

押鍵検出回路2は、鍵盤1の各キースイッチの出力を順
次走査することにより各キーのオン/オフ状態を検出し
、オン状態にあるキーのキーコードKCを順次出力する
The key press detection circuit 2 detects the on/off state of each key by sequentially scanning the output of each key switch of the keyboard 1, and sequentially outputs the key code KC of the key in the on state.

なお、キーコードKCはキーの音高が高くなるほどその
値が大となるように設定されている。
Note that the key code KC is set so that its value increases as the pitch of the key increases.

最高音検出回路3は、押鍜検lB@路2から出力される
キーコードKCを順次相互に比較することにより、最も
値の大きいキーフードJ’(C(すなわち、押下されて
いるキーの中の最高音キーのキー:2−1’Kc)を検
出し、検出したキーコードK CをキーコードλIKc
としてラッチ回路4へ出力し、また、キーコードMKC
を出力している間キーオン信号KONI(”1″信号)
を微分回路5へ出力する。この場合、キーオン信号K 
ON 1は、キーコードMKCがいったん「0」となら
ず、連続的に変化した場合、変化時点において極めて短
時間″0″信号となり、再び1”信号に戻る(第9図a
)〜←)、第10図(イ)〜に)参照)。
The highest note detection circuit 3 sequentially compares the key codes KC output from the press detection lB@ro 2 with each other, and detects the key code J'(C (i.e., among the keys being pressed) that has the largest value. The highest pitched key: 2-1'Kc) is detected, and the detected key code KC is converted into the key code λIKc.
and outputs it to the latch circuit 4 as key code MKC.
While outputting key-on signal KONI (“1” signal)
is output to the differentiation circuit 5. In this case, the key-on signal K
ON 1, when the key code MKC does not become "0" once and changes continuously, it becomes a "0" signal for a very short time at the time of change, and returns to a "1" signal again (Fig. 9a)
) to ←), see Figure 10 (a) to)).

微分回路5はキーオン信号KONIの立上りにおいて幅
の狭いキーオンパルスKONPを発生する回路であり、
発生したキーオンパルスKONPはラッチ回路4のロー
ド端子L1アンドゲート6の一方の入力端およびエンベ
ロープジェネレータ(以下、EGと略称する)7へ供給
される。アンドゲート6は、EG7から出力される信号
SS。
The differentiating circuit 5 is a circuit that generates a narrow key-on pulse KONP at the rise of the key-on signal KONI.
The generated key-on pulse KONP is supplied to the load terminal L1 of the latch circuit 4, one input terminal of the AND gate 6, and an envelope generator (hereinafter abbreviated as EG) 7. AND gate 6 is signal SS output from EG7.

をインバータ8によって反転した信号によって開閉制御
されるゲートであり、その出力はワンショ’/−)回路
9へ併給される。ワンショット回路9は、アンドゲート
6?介して供給されるキーオンパルスKONPによって
トリガされ、所定時間Tの間″′1”信号?出力する回
路であり、このワンショット回路9の出力信号はキーオ
ン信号KON2としてオアゲート10へ供給さね、る。
This is a gate whose opening and closing are controlled by a signal inverted by an inverter 8, and its output is simultaneously fed to a one-shot '/-) circuit 9. Is the one-shot circuit 9 an AND gate 6? triggered by the key-on pulse KONP supplied through the ``'1'' signal for a predetermined time T? The output signal of this one-shot circuit 9 is supplied to the OR gate 10 as a key-on signal KON2.

オアゲート10はキーオン信号K ON 2と、キーオ
ン信号K ON 1とのオアをとる回路であり、その出
力信号はキーオン信号KONとしてE、G7へ供給され
る。しかして、上述した構成要素6.8.9.10がキ
ーオン時間修正回路11を構成している。
The OR gate 10 is a circuit that ORs the key-on signal K ON 2 and the key-on signal K ON 1, and its output signal is supplied to E and G7 as the key-on signal KON. Thus, the above-mentioned components 6.8.9.10 constitute the key-on time correction circuit 11.

ここで、上述したキーオン時間修正回路11の機能につ
いて説明する。なお、以下の説明においては、アンドゲ
ート6が開状態にあるとする。第4図「)〜←)は各i
キーオン信号KON1、キーオンパルスKONP、キー
オン信号KON2、キーオン信号K ONを示す波形図
である。これらの図に示すように、キーオン信号K O
N 1のノぐルス幅がキーオン信号KON2のパルス幅
T(前述した所定時間)より大の場合は、キーオン信号
K ONおよびキーオン信号KONIのパルス幅が同一
となり、一方、キーオン信号K ON 1のパルス幅が
キーオン信号K ON 2のパルスl!IT、lTより
小の場合は、キーオン信号KONのパルス幅がキーオン
信号K ON 2のパルス幅Tと同一になる。すなわち
、キーオン時間修正回路1.1は、キーオン(M号KO
N1のパルス’Xが所定時間Tより大の場合は、キーオ
ン信号KONIをそのままキーオン信号K ONとして
出力し、一方、キーオン信号KONtの/<ルス幅が所
定時間Tより小の場合は、キーオン信号KONIのパル
ス幅を拡大し、パルスIiTのキーオン信号K ONと
して出力する。
Here, the function of the key-on time correction circuit 11 mentioned above will be explained. In the following description, it is assumed that the AND gate 6 is in an open state. Figure 4 ``) ~ ←) is for each i
2 is a waveform diagram showing a key-on signal KON1, a key-on pulse KONP, a key-on signal KON2, and a key-on signal KON. FIG. As shown in these figures, the key-on signal K O
If the noggle width of the key-on signal KON2 is larger than the pulse width T (predetermined time described above) of the key-on signal KON2, the pulse width of the key-on signal KON and the key-on signal KONI are the same, while the pulse width of the key-on signal KON1 is Pulse width is key-on signal K ON 2 pulse l! When IT and IT are smaller, the pulse width of the key-on signal KON is the same as the pulse width T of the key-on signal K ON 2. That is, the key-on time correction circuit 1.1 adjusts the key-on time (No. M KO
If the pulse 'X of N1 is greater than the predetermined time T, the key-on signal KONI is output as it is as the key-on signal KON.On the other hand, if the /< pulse width of the key-on signal KONt is smaller than the predetermined time T, the key-on signal KONI is output as the key-on signal KON. The pulse width of KONI is expanded and output as the key-on signal KON of pulse IiT.

次に、音色選択回路13は音色選択用の複数の1を色ス
ィッチおよびエンコーダを有して構成されるもので、オ
ン状態とされた音色スイッチの出力をコード化し、音色
データTDとして楽音信号形成部14およびEG7へ出
力する。
Next, the timbre selection circuit 13 is constituted by a plurality of color switches and an encoder for timbre selection, and encodes the output of the timbre switch turned on to form a musical tone signal as timbre data TD. 14 and EG7.

EG7は、キーオン信号K ON、キーオンパルスKO
NPおよび汗色選択回路13から出力される°縫包デー
タTDに基づいて、例えば第1図(ハ)あるいは第2図
e→に示すようにその値が逐次変化するエンベロープデ
ータEDを作成し、楽音信号形成部14へ出力する回路
であり、その評卸1を第5図に示す。第5図においてエ
ンベロープレートメモリ16は、エンベロープ波形の各
状態(以下、ステートと称す)So−34に各々対応す
る5種類のレートデータRD「α0」〜「α4」からな
るデータ群が−Tf色デーデーDの各々に対応して記憶
されているメモリであり、各データ群が音色データTD
によって指定さり、、指定されたデータ群内の各レート
データRDがステート制御回路17から出力されるステ
ートデータSTに応じて読出される。なお、上述したレ
ートデータRD rα。」および「α2」の値はいずれ
のデータ群においてもDである。ゲート回路18は演算
タイミング発生回路19から出力されるタイミング信号
TPによって開閉制御されるゲート回路であり、開状態
の時レートデータRDを演算回路20へ出力し、また、
閉状態の時はデータrOJを出力する。演算タイミング
発生回路19はクロックパルスゲおよび音色データ丁り
に基づいてクロックパルスゲに同期し、かつ音色毎に異
なるタイミング信号TI?を発生し、ゲート回路18へ
出力する。なお、この回路19については彼に詳述する
EG7 is key-on signal K ON, key-on pulse KO
Based on the sewing data TD outputted from the NP and sweat color selection circuit 13, create envelope data ED whose value changes sequentially as shown in FIG. 1 (c) or FIG. 2 e→, for example. This is a circuit for outputting to the musical tone signal forming section 14, and its review 1 is shown in FIG. In FIG. 5, the envelope plate memory 16 stores a data group consisting of five types of rate data RD "α0" to "α4" corresponding to each state (hereinafter referred to as state) So-34 of the envelope waveform in -Tf color. This is a memory that is stored in correspondence with each data D, and each data group is tone data TD.
Each rate data RD in the designated data group is read out in accordance with the state data ST output from the state control circuit 17. Note that the rate data RD rα mentioned above. ” and “α2” are D in all data groups. The gate circuit 18 is a gate circuit whose opening and closing are controlled by the timing signal TP output from the calculation timing generation circuit 19, and outputs rate data RD to the calculation circuit 20 when it is in the open state.
When in the closed state, data rOJ is output. The calculation timing generation circuit 19 is synchronized with the clock pulse signal based on the clock pulse signal and tone color data, and generates a different timing signal TI? for each tone. is generated and output to the gate circuit 18. This circuit 19 will be explained in detail to him.

演錫:回j!’320は、その入力端千人へ供給される
データと、入力端子Bへ供給されるデータとを加算また
は減算する回路であり、そのコントロール端子Cヘステ
ートS。−82のいずれかを示すステ・−トデータST
が供給された場合は、入力端子A−Bの各データを加算
して出力し、一方、コントロール端子CヘステートS8
または84 k示すステートデータSTが供給された場
合は、入力端子Bのデータから入力端子Aのデータを>
”R3aして出力する。ディレィフリップ7田ツブ(以
下、DFFと略称する)21は、クロックパルスゲが(
Jllされる毎に演算回路20の出力データを読込み、
読込んだデータをエンベロープデータEDとして・楽音
信号形成部14(第3Iyilへ出力する。
Performance: times! '320 is a circuit that adds or subtracts the data supplied to the input terminal 1000 and the data supplied to the input terminal B, and the control terminal C to the state S. - State data ST indicating one of -82
is supplied, the respective data of input terminals A-B are added and output, while the control terminal C to state S8
Or, if state data ST indicating 84 k is supplied, the data at input terminal A is changed from the data at input terminal B.
"R3a and output. Delay flip 7 data block (hereinafter abbreviated as DFF) 21 has a clock pulse generator (
Reads the output data of the arithmetic circuit 20 every time Jll is executed,
The read data is output to the musical tone signal forming section 14 (third Iyil) as envelope data ED.

一方、エンベロープレベルメモリ22は、各音色デー々
TDに対応するレベルデータI、Dが記憶されているメ
モリであり、ステー)S。、82〜S4を示すステート
データSTが各々f#給さハた場合はデータ「n」を出
力し1、ステー)St を示すステートデータSTが供
給された場合は、音色データTDに対応する値のレベル
データLDを比較回路23へ出力する。比軸回路23は
レベルデータLDとエンベロープデータEDとを比較し
、両者が一致したJf5:合に一致信号EQ(”1’信
号)をステート制御回路17へ出力する。ステート制御
回路17は、一致信号EQ1キーオン信号KON等に基
づいてステートデータSTを作成し、回路各部へ出力し
、また、アタックパルスAPをラッチ回路25(第5図
)のロード端子りへ出方する。
On the other hand, the envelope level memory 22 is a memory in which level data I and D corresponding to each tone color data TD are stored. , 82 to S4 are supplied with f#, the data "n" is output, and when the state data ST indicating ST is supplied with f#, the value corresponding to the timbre data TD is output. level data LD is output to the comparator circuit 23. The ratio axis circuit 23 compares the level data LD and the envelope data ED, and outputs a match signal EQ ("1" signal) to the state control circuit 17 when the two match Jf5:. State data ST is created based on the signal EQ1, key-on signal KON, etc., and outputted to each part of the circuit, and an attack pulse AP is outputted to the load terminal of the latch circuit 25 (FIG. 5).

なお〜このステート制御回路17の詳細は後に説明する
。So @出回路26は、ステート制御回路17か゛ら
ステートSoを示すステートデータSTが出力された時
これを検出し、信号83G(”1″信号)を出力する回
路であり、出力された信号SSoはインバータ8(第3
図)の入力端へ供給される。
The details of this state control circuit 17 will be explained later. The So @ output circuit 26 is a circuit that detects when the state data ST indicating the state So is output from the state control circuit 17 and outputs a signal 83G ("1" signal), and the output signal SSo is Inverter 8 (3rd
(Figure).

次に、第3図に示すラッチ回P!25は、アタックパル
スAPが供給された時ラッチ回路4に記憶されているキ
ーコードMKCを読込み、楽音信号形成部14へ出力す
る。楽音信号形成部14は、ラッチ回路25から供給さ
れるキーコードMKC。
Next, the latch times P! shown in FIG. 25 reads the key code MKC stored in the latch circuit 4 when the attack pulse AP is supplied, and outputs it to the tone signal forming section 14. The musical tone signal forming section 14 receives the key code MKC from the latch circuit 25.

音色選択回路13から供給される音色データTD、EG
7から供給されるエンベロープデータEDに基づいて楽
音信号を形成し、サウンドシステム28へ出力する。サ
ウンドシステム28は供給された楽音信号を楽音として
発岱する。
Tone color data TD, EG supplied from the tone selection circuit 13
A musical tone signal is formed based on the envelope data ED supplied from 7, and is output to the sound system 28. The sound system 28 generates the supplied musical tone signal as a musical tone.

次に、上述した電子楽器の動作を、第6図に示すステー
ト制御回路17の動作フリーチヤードを参照し、種々の
キー操作例に基づいて説明する。
Next, the operation of the above-mentioned electronic musical instrument will be explained based on various key operation examples with reference to the operation chart of the state control circuit 17 shown in FIG.

なお、以下の説明においてはゲート回路18(第5図)
が常時開状態にあるものとして説明する。
In addition, in the following explanation, the gate circuit 18 (FIG. 5)
The explanation will be made assuming that it is always open.

最初に、第7図(イ)に示す時刻t、においてキーGa
(第3オクターブG音キー)のみがオンとされ、時刻t
tにおいてキーG、がオフとされた場合の動作を説明す
る。
First, at time t shown in FIG. 7(a), the key Ga
(3rd octave G note key) is turned on, and time t
The operation when the key G is turned off at time t will be explained.

まず、電源が投入されると、DFF21 (第5図)が
リセットされ、また、ステート制御回路17が第6図に
示すステップSP、の処理へ進枳ステートS。(キーオ
フステート)を示すステートデータSTを出力する。こ
のステートデータSTがステート、IjlJ御回路17
から出力され、エンベロープレートメモリ16へ供給さ
れると、エンベロープレートメモリ16から音色データ
TDに対応するレートデータRD「αoJ(=0)が出
力され、ゲート回路18を介して演算回路20へ供給さ
れる。演算回路20はレートデータRD「0」と、D 
I” F 21の出力データ「0」とを加算し、この加
算結果「0」をDFF21の入力端へ供給する。DFF
21は、クロックパルスゲに基づいて加算結果「0」を
読込み、エンベロープデータEDとして出力する。以下
、クロックパルスゲが供給される毎にDFF21にデー
タ17 D Jが読込まれ、したがって、エンベロープ
データEDは「0」の状態を続ける。そして、この状態
はレートデータRDが「0」以外の値に変化するまで続
く。
First, when the power is turned on, the DFF 21 (FIG. 5) is reset, and the state control circuit 17 advances to step SP shown in FIG. Outputs state data ST indicating (key-off state). This state data ST is the state, IjlJ control circuit 17
When the rate data RD "αoJ (=0)" corresponding to the timbre data TD is output from the envelope plate memory 16, it is supplied to the arithmetic circuit 20 via the gate circuit 18. The arithmetic circuit 20 receives rate data RD “0” and D
The output data "0" of the I"F 21 is added, and the addition result "0" is supplied to the input terminal of the DFF 21. DFF
21 reads the addition result "0" based on the clock pulse signal and outputs it as envelope data ED. Thereafter, data 17 D J is read into the DFF 21 every time the clock pulse signal is supplied, and therefore the envelope data ED continues to be in the "0" state. This state continues until the rate data RD changes to a value other than "0".

また、ステート制御回路17からステートS0を示すス
テートデータSTが出力されると、S。
Further, when state data ST indicating state S0 is output from the state control circuit 17, S.

検出回路26から信号5So(”1″信号)が出力され
、インバータ8へ供給される。これにより、インバータ
8から″0″信号が出力され、アンドゲート6が閉状態
となる。
A signal 5So (“1” signal) is output from the detection circuit 26 and supplied to the inverter 8. As a result, a "0" signal is output from the inverter 8, and the AND gate 6 is closed.

次に、時刻t1において鍵盤1のキーG、がオンとされ
ると、最高音検出回路3からキーコードMKC(この場
合、キーG3のキーコードKC)およびキーオン信号K
ONI(“1′信号)が出力され、キーコードMKCが
ラッチ回路4へ、キーオン信号KONIが微分回路5お
よびキーオン時間修正回路11へ各々供給される。キー
オン信号KON1が微分回路5へ供給されると、微分回
路5からキーオンパルスKONP (″1′″信号)が
出力され1、ラッチ回路4、アンドゲート6およびEG
7のステート制御回路17へ供給される。
Next, when key G of keyboard 1 is turned on at time t1, key code MKC (key code KC of key G3 in this case) and key-on signal K are sent from the highest note detection circuit 3.
ONI ("1' signal) is output, key code MKC is supplied to latch circuit 4, key-on signal KONI is supplied to differentiation circuit 5 and key-on time correction circuit 11, respectively. Key-on signal KON1 is supplied to differentiation circuit 5. Then, the key-on pulse KONP ("1'" signal) is output from the differentiating circuit 5, and the latch circuit 4, AND gate 6 and EG
The signal is supplied to the state control circuit 17 of No. 7.

ラッチ回路4ヘキーオンパルスK ON Pが供給され
ると、キーコードMKCがラッチ回路4に読込マレ、ラ
ッチ回路25へ出力される。アンドゲート6へ供給され
たキーオンパルスKoNPは、この時アンドゲート6が
閉状態にあることがらワンショット回路9へ供給されな
い。すなわち、この’M 合ワンショット回路9がらキ
ーオン信号KON2がIB力されることはなく、シたが
って、キーオン信号に、ONIはそのままキーオン信号
KONとしてEG7へ出力される。EG7のステート制
御回路17ヘキーオンパルスKONPが供給されると、
このキーオンパルスKONF襄ステッ7′5P2(第6
図)によって検出され、ステップSP、へ進む。ステッ
プSP、では、アタックパルスAPがラッチ回路25へ
出方される。これにより、ラッチ回路4内のキーコード
MKC(キーG3のキーコードKC)がラッチ回路25
に読込まれ、楽音信号形成部14へ供給される。次に、
ステップSF3へ進むと、ステートSt  (アタック
ステート)を示すステートデータSTがステート制御回
路17から出力される。そして、このステートデータS
Tがエンベロープレートメモリ16およびエンベロープ
レベルメモリ22へ供給されると、エンベロープレート
メモリ16からレートデータRDrα、」が出力され、
ゲート回路18を介して演算回路20の入力端子Aへ供
給され、また、エンベロープレベルメモリ22からレベ
ルデータLDが出力され、比較回路230入力端子Aへ
供給される。演算回路20の入力端子Aへレートデータ
RDrα、」が供給されると、この時エンベロープデー
タEDが「0」であることから、演算回路20からデー
タ「α、+0−α、」が出力される。このデータ「α1
」はクロック/ぐルス戸によってDFF21に読込まれ
、エンベロープデータEDとして楽音信号形成部14へ
供給されると共に、演算回路200Å力端子Bへ供給さ
れる。
When the key-on pulse KONP is supplied to the latch circuit 4, the key code MKC is read into the latch circuit 4 and output to the latch circuit 25. The key-on pulse KoNP supplied to the AND gate 6 is not supplied to the one-shot circuit 9 because the AND gate 6 is in the closed state at this time. That is, the key-on signal KON2 is not inputted from the one-shot circuit 9, and therefore, ONI is directly outputted to the EG7 as the key-on signal KON. When the key-on pulse KONP is supplied to the state control circuit 17 of EG7,
This key-on pulse KONF step 7'5P2 (6th
), and the process proceeds to step SP. At step SP, an attack pulse AP is output to the latch circuit 25. As a result, the key code MKC in the latch circuit 4 (the key code KC of the key G3) is changed to the latch circuit 25.
and supplied to the musical tone signal forming section 14. next,
Proceeding to step SF3, state data ST indicating state St (attack state) is output from state control circuit 17. And this state data S
When T is supplied to the envelope plate memory 16 and the envelope level memory 22, the envelope plate memory 16 outputs rate data RDrα,
The level data LD is supplied to the input terminal A of the arithmetic circuit 20 via the gate circuit 18, and the level data LD is outputted from the envelope level memory 22 and supplied to the input terminal A of the comparator circuit 230. When the rate data RDrα, ” is supplied to the input terminal A of the arithmetic circuit 20, since the envelope data ED is “0” at this time, the arithmetic circuit 20 outputs the data “α, +0−α,”. . This data “α1
'' is read into the DFF 21 by the clock/gurusu door, and is supplied as envelope data ED to the musical tone signal forming section 14, as well as to the input terminal B of the arithmetic circuit 200A.

演算回路200Å力端子BへエンベロープデータEDr
α、」が供給されると、演算回路20からデータ「α1
+α、=2α1」が出力され、このデータ「2α、」が
次のクロックツぐルスグによってDFF21に読込まれ
、エンベロープデータE I)として出力される。以下
、クロックツぐルスグがDFF21へfin給される毎
に、DFF21から逐次増加するエンベロープデータE
D r3α1」「4α1」・・・・・・が順次出力され
、楽音信号形成部14へ供給される(アタックステート
S1 )。そして、このエンベロープデータEDがエン
ベロープレベルメモリ22から出力されているレベルデ
ータLDと同一のデータ(1”nα1」とする)になる
と、比軸回路23から一致信号EQ(″′1″信号)が
出力され、ステート制御回路17へ供給される。
Envelope data EDr to arithmetic circuit 200Å power terminal B
When the data “α,” is supplied, the arithmetic circuit 20 outputs the data “α1
+α,=2α1” is output, and this data “2α,” is read into the DFF 21 by the next clock pulse and is output as envelope data E I). Hereinafter, the envelope data E that increases sequentially from the DFF 21 every time the clock pulse is fed to the DFF 21 as a fin.
Dr3α1”, “4α1”, . . . are sequentially output and supplied to the musical tone signal forming section 14 (attack state S1). When this envelope data ED becomes the same data (1"nα1") as the level data LD output from the envelope level memory 22, a coincidence signal EQ ("'1" signal) is sent from the ratio axis circuit 23. The signal is output and supplied to the state control circuit 17.

一方、ステート制御回路17は、前述したステップSP
4の処理の後、ステップSP5〜SP?の判断を繰返し
行う。すなわち、ステップSP。
On the other hand, the state control circuit 17 performs the step SP described above.
After the process in step 4, steps SP5 to SP? The judgment is made repeatedly. That is, step SP.

ではキーオンパルスKONFが″1′信号に立上ったか
否か(すなわち、アタックステートの途中においてキー
コードMKCが変化したか否め))、ステップSP6で
はキーオン信号KONが″0″信号に立下ったが否か(
すなわち、アタックステートの途中においてキーがNu
されたか否か)、ステップSP?では一致信号EQが″
1″信号に立上ったか否かの判断を行う。ぞして、ステ
ップS P 7における判断結果がrYEsJになると
、ステップS P sへ進む。なお、ステップSP、に
おける判断結果がrYEsJの場合はステップS P 
oへ進み、また、ステップSP6における判断結果がr
YEsJの場合CまステップS P 1oへ進む。ステ
ップS P aでは、ステートS2 (サスティンステ
ート)を示すステートデータSTが出力される。次いで
、ステップSP、、へ進むと、音色、データTDが持続
音(第1図(ハ)に示すようにサスティンステートS2
を有する楽音)の音色データであるか否かが判断される
。そして、この判断結果が「YES」の場合はステップ
S PH1へ[r。
Then, whether or not the key-on pulse KONF rose to the "1" signal (that is, whether the key code MKC changed during the attack state), the key-on signal KON fell to the "0" signal at step SP6. Whether or not (
In other words, the key is Nu during the attack state.
), step SP? Then, the coincidence signal EQ is
1" signal has risen. Then, when the determination result in step SP7 is rYEsJ, the process advances to step SPs. Note that if the determination result in step SP is rYEsJ, is step SP
The process proceeds to step SP6, and the judgment result in step SP6 is r.
If YES, proceed to step S P1o. In step S Pa, state data ST indicating state S2 (sustain state) is output. Next, when the process advances to step SP, the tone color and data TD are changed to a sustain tone (sustain state S2 as shown in FIG. 1 (c)).
It is determined whether the timbre data is of a musical tone having a . If the result of this judgment is "YES", the process advances to step S PH1 [r.

一方、判断結果がrNOJの場合、すなわち、音色デー
タTDがバチカッシブ系楽音の音色データであった場合
は、ステップ5P1oへ進み、ステー)Ss (ディケ
イステート)を示すステートデータSTが出力される。
On the other hand, if the determination result is rNOJ, that is, if the timbre data TD is the timbre data of a percussive musical tone, the process proceeds to step 5P1o, and state data ST indicating a decay state is output.

すなわち、音色データTDがパーカッシブ系楽音の音色
データであった場合(ま、ステー)S2 を示すステー
トデータSTが極めて短時間しか出力されない。言い換
えれば、パーカッシブ系楽音の場合、実質的にステート
S。
That is, if the tone color data TD is tone color data of a percussive musical tone (well, stay), the state data ST indicating S2 is output only for a very short time. In other words, in the case of percussive musical tones, it is essentially state S.

を示すステートデータSTが出力さオ]、ることはない
State data ST indicating this is never output.

さて、音色データTDが持続音の音色データの場合は、
ステートS、を示すステートデータSTが出力さね、た
時点以降、値の変化しないエンベロープデータEDがD
FF21から連続的に出力される。すなわち、ステート
S2を示すステートデータSTがステート制御回路17
から出力され、エンベロープレートメモリ16へ供給さ
れると、エンベロープレートメモリ16からレートデー
タRDrα2J(=O)が出力され、ゲート回路18を
介して演算回路20の入力端子Aへ供給される。この結
果、この時点でDFF21に保持されているデータ「n
α1」が以後エンベロープデ−タEDとして連続的に出
力される(サスティンステー)S2  )。一方、この
エンベロープデータEDrnα1」がDFF21から出
力されている間、ステート制御回路17はステップ5P
12、SP+sの判lthを繰返し行う。すなわち、S
P1□ではキーオンパルスK ON Pが”1″信号に
立上ったか否か(キーコードMKCが変化したか否か)
、ステップSP+sではキーオン信号KON−hi”o
”信号に立下ったか否か(キーオフか否か)の判断が行
われる。そして、ステップSP、、での判断結果がrY
ESJになると、ステップ5P12へ進み、ステートS
3を示すステートデータSTが出力される。なお、ステ
ップ5P12における判断結果がrYEsJになった場
合はステップSP、へ進む。
Now, if the timbre data TD is the timbre data of a sustained sound,
After the state data ST indicating the state S is output, the envelope data ED whose value does not change becomes D.
It is continuously output from the FF21. That is, state data ST indicating state S2 is transmitted to state control circuit 17.
When the rate data RDrα2J (=O) is outputted from the envelope plate memory 16 and supplied to the input terminal A of the arithmetic circuit 20 via the gate circuit 18. As a result, the data "n" held in the DFF21 at this point
α1'' is thereafter continuously output as envelope data ED (sustain stay) S2). On the other hand, while this envelope data EDrnα1 is being output from the DFF 21, the state control circuit 17 is in step 5P.
12. Repeat the judgment lth of SP+s. That is, S
At P1□, check whether the key-on pulse K ON P has risen to a "1" signal (whether the key code MKC has changed or not)
, in step SP+s, the key-on signal KON-hi"o
”A judgment is made as to whether the signal has fallen (key-off or not).Then, the judgment result at step SP is rY.
When it becomes ESJ, proceed to step 5P12 and enter state S.
State data ST indicating 3 is output. Note that if the determination result in step 5P12 is rYEsJ, the process advances to step SP.

ステート制御回路17からステップ53fr:示すステ
ートデータSTが出力されると、エンベロープレートメ
モリ16、エンベロープレベルメモリ22から各々レー
トデータRD rα3」、データ「0」が出力され、ま
た、演31回路20が以後減算回路として動作する。エ
ンベロープレートメモリ16からレートデー々RD「α
3」が出力され、ゲート回路18を介して演算口P12
0の入力端子Aへ供給されると、この時点でエンベロー
プデータEDが「nα、」であることから、演算回路2
0からデータ「nα1−03」が出力される。そして、
このデータ「nα1−αs’JがrlFF21にMt込
まれ、エンベロープデータEDとして楽音信号形成部1
4へ出力さね、ると共に、演算回路20の入力端子Bへ
供給される。演笠回路20の入力端子Bへデータ「nα
1−α3」が供給されると、演算回路20からデー・り
「nα、−α、−α、=nα1 2α3Jが出力され、
DFF21km読込まれ、エンベロープデータEDとし
てDFF21から出力される。以下、順次減少するエン
ベローフテ−タED lz+ ”t   ”α3」、「
nα、−4α3」・・・・・・がDFF21から出力さ
れる(ディケイステー)S、)。そして、時刻t。(第
7図(ロ))においてエンベロープデータEDが「0」
になると、比較回路23から一致信号EQ(″′1″信
号)が出力され、ステート制御回路17へ供給される。
When the state control circuit 17 outputs the state data ST shown in step 53fr, the envelope plate memory 16 and the envelope level memory 22 output rate data RD rα3 and data 0, respectively, and the E31 circuit 20 Thereafter, it operates as a subtraction circuit. Rate data RD “α” from envelope plate memory 16
3” is output, and the arithmetic port P12 is outputted via the gate circuit 18.
0, the envelope data ED is "nα," at this point, so the arithmetic circuit 2
Data "nα1-03" is output from 0. and,
This data "nα1-αs'J is inputted into the rlFF21, and the musical tone signal forming section 1 inputs it as envelope data ED.
4 and is also supplied to the input terminal B of the arithmetic circuit 20. Data “nα” is input to the input terminal B of the Enkasa circuit 20.
1-α3'' is supplied, the arithmetic circuit 20 outputs the data ``nα, -α, -α, = nα1 2α3J,
DFF21km is read and output from DFF21 as envelope data ED. Below, the envelope shifters ED lz+ "t" α3, "
nα, -4α3”... is output from the DFF 21 (decay stage) S,). And time t. In (Figure 7 (b)), the envelope data ED is "0"
Then, a match signal EQ (“′1” signal) is outputted from the comparison circuit 23 and supplied to the state control circuit 17.

一方、このディケイステートS3の間、ステート制御回
路17はステップsp、、、SPl、の判断を繰返し行
う。すなわち、ステップSPl、ではキーオンパルスK
ONが一1信号に立上げたか否か(キーコードMKCが
変化したか否か)、ステップsp1.では一致信号EQ
力げ1″信号に立上ったか否かの判断を行う。そして、
一致信号EQが″1″信号に立上り、ステップsp、s
における判断結果がrY E S Jになると、再び前
述したステップSP、へ戻る。なお、ステップS P 
14における判断結果がrYEsJとなった場合はステ
ップSP9へ進む。
On the other hand, during this decay state S3, the state control circuit 17 repeatedly makes judgments in steps sp, . . . SPl. That is, in step SPl, the key-on pulse K
Step sp1. Now match signal EQ
A judgment is made as to whether or not the signal has risen to 1".Then,
The coincidence signal EQ rises to "1" signal, steps sp, s
When the determination result in is rY E S J, the process returns to step SP described above. In addition, step SP
If the determination result in step SP9 is rYEsJ, the process advances to step SP9.

このように、第7図(イ)に示す時刻t1 においてキ
ーG、がオンされ・ると、まず、最高音検出回路3から
キーコードMKCとしてキーG、のキーコードKCが出
力され、このキーコードKCがキーオンパルスKONP
によってラッチ回路4に読込まれる。次いで、このラッ
チ回路4内のキーコードMKCがアタックパルスAPに
よってラッチ回路25に読込まれ、楽音信号形成部14
へ供給される。一方、EG7GまキーオンパルスKON
Fが供給された時点以降、第7図(ロ)に示すエンベロ
ープデータEDを作成し、順次楽音信号形成部14へ“
出力する。楽音信号形成部14はラッチ回路25から供
給されるキーGsのキーコードM K Cに対応する音
高を有し、かつ、音色データTDに対応する音色を有す
る楽音信号を形成し、この楽音信号にEG7から供給さ
れるエンベロープデータEDに対応するエンベロープを
付与してサウンドシステム28へ出力する。これにより
、サウンドシステム28からキーG3の楽音が発音され
る。
In this way, when key G is turned on at time t1 shown in FIG. Code KC is key-on pulse KONP
The data is read into the latch circuit 4 by the latch circuit 4. Next, the key code MKC in the latch circuit 4 is read into the latch circuit 25 by the attack pulse AP, and the key code MKC in the latch circuit 4 is read into the latch circuit 25 by the attack pulse AP.
supplied to On the other hand, EG7G ma key on pulse KON
After the time when F is supplied, the envelope data ED shown in FIG.
Output. The musical tone signal forming section 14 forms a musical tone signal having a pitch corresponding to the key code MKC of the key Gs supplied from the latch circuit 25 and a tone color corresponding to the tone data TD, and converts this musical tone signal into a musical tone signal. An envelope corresponding to the envelope data ED supplied from the EG 7 is added to the envelope data ED, and the resulting data is output to the sound system 28. As a result, the sound system 28 produces the musical tone of the key G3.

以上が、キーG3のみが操作された場合におけるこの電
子楽器の動作である。
The above is the operation of this electronic musical instrument when only key G3 is operated.

次に、キーG、の楽音がディケイステートS。Next, the musical tone in the key G is decay state S.

にある時、キーG、より高音側のキーC6が第7図(ハ
)に示すように極めて短時間(前述した所定時間Tより
短い時間)オンとされた場1合における動作を説明する
。まず、第7図f→に示す時刻t3においてキーC4が
オンとされると、最高音検出回路3からキーコードMK
CとしてキーC4のキーフードKCが出力され(第7図
に)参照)、また、キーオン信号KONIが1”信号に
立上る(第7図((ホ)参照)。キーオン信号K ON
 1が71′信号に立上ると、微分回路5からキーオン
パルスKONP (第7図(→)が出力される。これに
より、ラフ4回N4にキーC4のキーコードKCが読込
まれる(@71J(男)。なお、この時、ラッチ回路2
5にはキーG3のキーコードKCが保持されている(第
719))Oまだ、この時点においてステー トill
+御回路17からはステー)S3を示すステートデータ
STが出力されており、したがって、信号SSoが″′
0″信号の状態にあり、インバータ8の出力が″1″1
″信状態にある。この結果、キーオンパルスKONPが
アンドゲート6を介してワンショット回路9へ供給され
、ワンショット回路9からパルス幅Tのキーオン信号K
ON2 (@7図(ト))が出力される。これにより、
キーオン信号KONIのパルス幅が拡大される。すなわ
ち、パルス幅Tのキーオン信号KONがオアゲート10
から出力される(第7図←))。また、前述した時刻t
、よりわずか前においては、キー・G、の楽音がディケ
イステートS3にあり、したがって、ステート11に御
回路17が第6図に示すステップS’P、4、SF3の
判断を繰返し行っている。したがって、時刻t、におい
て微分回路5からキーオンパルスK ON Pが出力さ
れると、このキーオンパルスK ON Pがステップ5
P14によって検出され、ステー) i1d制御回路1
7がステップS P oの処理へ進む。ステップSP、
では、ステー)S4 (ダンプステート)′f示すステ
ートデータSTが出力される。これにより、エンベロー
プレートメモリ16からレートデータRDrα4」が出
力され、ゲート回路18を介して演算回路20へ供給さ
れ、マタ、エンベロープレベルメモリ22からデータ「
0」が出力さね、比較回路23へ供給される。
The operation in the case where the key G and the higher-pitched key C6 are turned on for a very short time (shorter than the above-mentioned predetermined time T) as shown in FIG. 7(C) will be described below. First, when the key C4 is turned on at time t3 shown in FIG.
The key food KC of key C4 is output as C (see Fig. 7)), and the key-on signal KONI rises to 1'' signal (see Fig. 7 (e)).Key-on signal K ON
1 rises to the 71' signal, the key-on pulse KONP (Fig. 7 (→)) is output from the differentiating circuit 5. As a result, the key code KC of the key C4 is read in the rough 4th N4 (@71J (Male).At this time, latch circuit 2
5 holds the key code KC of key G3 (719th)
The state data ST indicating the status S3 is output from the control circuit 17, and therefore the signal SSo is ``''
It is in the state of 0" signal, and the output of inverter 8 is "1"1
As a result, the key-on pulse KONP is supplied to the one-shot circuit 9 via the AND gate 6, and the one-shot circuit 9 outputs the key-on signal K with a pulse width T.
ON2 (@Figure 7 (G)) is output. This results in
The pulse width of the key-on signal KONI is expanded. That is, the key-on signal KON with a pulse width T is applied to the OR gate 10.
(Figure 7 ←)) Also, the time t mentioned above
, slightly before, the tone of key G is in decay state S3, and therefore, in state 11, the control circuit 17 repeatedly makes the determinations of steps S'P, 4, and SF3 shown in FIG. Therefore, when the key-on pulse K ON P is output from the differentiating circuit 5 at time t, this key-on pulse K ON P is outputted from step 5.
(detected by P14 and stays) i1d control circuit 1
Step 7 proceeds to step S P o. Step SP,
In this case, state data ST shown in step S4 (dump state)'f is output. As a result, the envelope plate memory 16 outputs the rate data RDrα4, which is supplied to the arithmetic circuit 20 via the gate circuit 18, and the envelope level memory 22 outputs the rate data RDrα4.
0'' is output and supplied to the comparison circuit 23.

ここで、レートデータRDrα4」はレートデータRD
rα、」より大きな値に設定されている。
Here, rate data RDrα4' is rate data RD
rα,” is set to a larger value.

また、演算回路20はステートデータSTがステー)S
、を示すデータの場合に、減算回路とじて動作する。し
たがって、以後、エンベロープデータEDの値が第7図
(イ)に示すように急速に減衰する(ダンプステートS
4 )oそして、時刻t1.(第7図(ロ))において
エンベロープデータEDが「0」に達すると、比較回路
23から一致信号EQが出力され、ステート制御回路1
7へ供給される。この一致信号EQ(”1″信号)はス
テップSP+aによって検出され、ステート制御回路1
7の処理がステップS P sへ進む。ステップSP8
では、アタックパルスAPがラッチ回路25へ出力され
る(第7図(ト))。これにより、ラッチ回路4内のキ
ーC4のキーコードKCがラッチ回路25に読込まれ、
楽音信号形成部14へ出方される(第7図体)参照)。
In addition, the arithmetic circuit 20 receives the state data ST (S)
, it operates as a subtraction circuit. Therefore, from then on, the value of the envelope data ED rapidly attenuates as shown in FIG. 7(a) (dump state S
4)o and time t1. (FIG. 7(b)), when the envelope data ED reaches "0", the comparison circuit 23 outputs the match signal EQ, and the state control circuit 1
7. This coincidence signal EQ (“1” signal) is detected at step SP+a, and the state control circuit 1
The process of step 7 proceeds to step S P s. Step SP8
Then, the attack pulse AP is output to the latch circuit 25 (FIG. 7(g)). As a result, the key code KC of the key C4 in the latch circuit 4 is read into the latch circuit 25,
The signal is output to the musical tone signal forming section 14 (see figure 7).

以後、前述した場合と同様に、EG7がら順次エンベロ
ープデータEDが出、カされ(第7図ケ)参照〕、楽音
信号形If、部14へ供給される。楽音信号、形成部1
4は、キーC4の楽音信号を形成し、サウン純゛システ
ム28へ出力する。これにより、−+−C4の楽音が発
音される。
Thereafter, similarly to the case described above, the envelope data ED is sequentially outputted from the EG7, is filtered (see FIG. 7A), and is supplied to the musical tone signal form section 14. Musical tone signal, forming section 1
4 forms a musical tone signal for key C4 and outputs it to the sound pure system 28. As a result, a musical tone of -+-C4 is produced.

以上の過程において、キーc4がオフとされた時刻t4
が時刻tbより前の場合は、従来の電子楽器においては
キーc4の楽音が全く発音されない。しかし、この実施
例による電子楽器においてホ、キーオン信号K ON 
1のパルス幅がTに拡大され、したがってキーc4のキ
ーオン時間がTであるとして処理されるので、キーc4
の楽音を充分発音することができる。ここで、時gTの
設定、すなわち、ワンショット回路9の時定数の設定は
、@7図(イ)もよびけ)から明らかなように、ダンプ
ステートS4の時間とアタックステートs1の時間の和
よりわずかに長い時間に設定しておけばよい。
In the above process, time t4 when key c4 is turned off
is before time tb, the musical tone of key c4 is not produced at all in the conventional electronic musical instrument. However, in the electronic musical instrument according to this embodiment, the key-on signal K ON
Since the pulse width of 1 is expanded to T, and therefore the key-on time of key c4 is treated as T, key c4
Can fully pronounce musical tones. Here, the setting of the time gT, that is, the setting of the time constant of the one-shot circuit 9, is the sum of the time of the dump state S4 and the time of the attack state s1, as is clear from @7 (see also Figure 7(A)). You can set it to a slightly longer time.

次に、第8図はキーG3がオフとされた直後にキーC4
が極めて短時間オンとされ、このキーc4がオフとされ
た直後にキーc4 より高音側のキーE4が短時間オン
とされた場合における回路各部の出力信号の波形図であ
る。この場合、同図け)に示すように、キーG、がオフ
とされるとエンベロープデータEDがまずディケイステ
ートssになり、次いで、キーC2がオンとされるとダ
ンプステートS、になる。エンベロープデータEDがこ
のダンプステー)S4にある間にキーC2がオフとされ
、次いでキーE4がオンとされると、キーG3のダンプ
ステートS4が終了しアタックノぐルスAPが出力され
た時点で、ラッチ回路4にはΦ−E4 のキーフードK
 Cが記憶されており、したがって、キーG3の楽音発
生が終了した時点以後、キーE4の楽音発生が行われる
。すなわち、この図に示す場合、キーC4の楽音発生は
行われない。
Next, in FIG. 8, the key C4 is turned off immediately after the key G3 is turned off.
This is a waveform diagram of output signals from various parts of the circuit when key E4, which is on the higher pitch side than key c4, is turned on for a short time immediately after key c4 is turned on for a very short time. In this case, as shown in the same figure), when the key G is turned off, the envelope data ED first goes into the decay state ss, and then when the key C2 is turned on, it goes into the dump state S. If the key C2 is turned off while the envelope data ED is in this dump state S4, and then the key E4 is turned on, when the dump state S4 of the key G3 ends and the attack noggle AP is output, Latch circuit 4 has Φ-E4 key hood K.
C is stored, and therefore, after the musical tone generation of the key G3 ends, the musical tone generation of the key E4 is performed. That is, in the case shown in this figure, musical tone generation by key C4 is not performed.

なお、第8図(ト)においてキーオン信号K ON 2
のパルス幅が時間Tより長くなっている理由は、ワンシ
ョット回路9が再トリガされているからであるO 次に、第9図は、キーG、がオンとされている間にキー
C4がオンとさフ]、(時刻t1 )、オフとされ(時
刻t2 )、再びオンとされ(時刻tB)、そして、キ
ーC4がオンとされている間にキーG。
In addition, in FIG. 8 (g), the key-on signal K ON 2
The reason why the pulse width of is longer than time T is that the one-shot circuit 9 is retriggered.Next, FIG. 9 shows that while key G is turned on, key C4 is turned on. On and off], (time t1), turned off (time t2), turned on again (time tB), and while key C4 is turned on, key G.

がオフとされ(時刻t4 )た場合である。この場合、
楽音発生状態は、同図00に示すエンベロープデータE
Dの波形から明らかなように、まずキーG3の楽音がダ
ンプされ、次いでキーC4の楽音発生が行われ、次いで
キーC4の楽音がダンプされ、次いでキーG、の楽音発
生が行われ、次いでキーG、の楽音がダンプされ、次い
でキーC4の系層発生が行われろ。
This is the case when the switch is turned off (time t4). in this case,
The musical sound generation state is based on the envelope data E shown in 00 in the same figure.
As is clear from the waveform of key G, first the musical tone of key G3 is dumped, then the musical tone of key C4 is generated, then the musical tone of key C4 is dumped, then the musical tone of key G is generated, and then the musical tone of key G is generated. The musical tone of G is dumped, and then the system layer generation of key C4 is performed.

次に、第10図はキーG、がオンとされている間にキー
C4がオオさね1、オフとさね、このオフとされた直後
に再びオンとされた場合であり、この場合、キーC4の
オフ時間toがキーC4の楽音のダンプ時間より短かい
時は、同図(4)から明らかなようにキーC1の楽音の
ダンプステートS4が終了した時点以降再びキーC4の
楽音が発生する0 最後に、第5図に示す演算タイミング発生回路19につ
いて説明する。この演算タイミング発生回路19はエン
ベロープ波形の傾きを制御するための回路である。例え
ば、アクツクステートS1において、レートデータRD
「α、」をクロックパルスφの2周期に1回演算回路2
0へ供給するようにすれば、アタックステートS1の傾
きを%とすることができる。同様に、3周期に1回供給
するようにすれば、傾きを月にすることができる。
Next, FIG. 10 shows a case where the key C4 is turned off and turned off while the key G is turned on, and immediately after being turned off, the key C4 is turned on again. In this case, When the off time to of key C4 is shorter than the dump time of the musical tone of key C4, the musical tone of key C4 occurs again after the dump state S4 of the musical tone of key C1 ends, as is clear from (4) in the same figure. Finally, the operation timing generation circuit 19 shown in FIG. 5 will be explained. This calculation timing generation circuit 19 is a circuit for controlling the slope of the envelope waveform. For example, in actuating state S1, rate data RD
The calculation circuit 2 calculates “α,” once every two periods of the clock pulse φ.
By supplying the signal to 0, the slope of the attack state S1 can be set to %. Similarly, if it is supplied once every three cycles, the slope can be made to be lunar.

演算タイミング発生回路19はクロックパルスゲおよび
音色データTDに基づいてゲート回路18全開閉制御す
るタイミングパルスTPを発生し、これにより、エンベ
ロープ波形の各ステートの傾きを制御するものである。
The calculation timing generation circuit 19 generates a timing pulse TP for controlling the full opening and closing of the gate circuit 18 based on the clock pulse signal and the tone data TD, thereby controlling the slope of each state of the envelope waveform.

なお、第3図に示すアンドゲート6を挿入している理由
は、全てのキーがオフの状態(ステートSo  )から
新たにキーが押下された時には、キーオンパルスK O
N 1の拡大を行わず、そのままの長さで発音させるた
めである。
The reason why the AND gate 6 shown in FIG. 3 is inserted is that when a new key is pressed from the state where all keys are off (state So), the key-on pulse KO
This is to produce sound at the same length without enlarging N1.

以上が第3図および第5図に示すこの発明の一実施例の
詳細である。
The above are details of one embodiment of the present invention shown in FIGS. 3 and 5.

なお、上述した実施例においては発音すべき時間が極め
て短い場合に、発音されないことがあるが(第8図、第
10図参照)、発音すべき楽音を全て発音するように構
成することも可能である。
Note that in the above-mentioned embodiment, if the time for which sound should be produced is extremely short, sound may not be produced (see Figures 8 and 10), but it is also possible to configure the system so that all musical tones that should be produced are produced. It is.

この場合、最高音検出回路3から新たなキーコードMK
Cが出力されるたびにこれを順次メモリに記憶させ、ダ
ンプステートが終了するたびに先に記憶させたキーコー
ドMKCを読出して楽音信号形成部14へ供給すればよ
い。この場合、メモリに別のキーコードMKCが記憶さ
れている時は、常に楽音五・ダンプさせる。
In this case, a new key code MK is input from the highest note detection circuit 3.
Each time C is output, it may be sequentially stored in the memory, and each time the dump state ends, the previously stored key code MKC may be read and supplied to the tone signal forming section 14. In this case, when another key code MKC is stored in the memory, musical tone 5 is always dumped.

また、上述した実施例は最高音優先方式の単音電子楽器
であるが、この発明は発音割当方式の複音電子楽器、あ
るいは後着音優先方式の単音電子楽器等に適用すること
も勿論可能である。
Further, although the above-described embodiment is a single-note electronic musical instrument that uses the highest tone priority method, it is of course possible to apply the present invention to a multiple-tone electronic musical instrument that uses a pronunciation assignment method, or a single-note electronic musical instrument that uses a later note priority method, etc. .

また、上述した¥施例はキーオン信号KOHによりEG
7を制御しているが、この発明は、マイクロコンピュー
タを用いた電子楽器において行われるように、キーオン
、キーオフに対応してイベ’7)パルスを発生し、この
イベントパルスによってEGを制御するものにも適用可
能である。
In addition, in the above-mentioned example, the key-on signal KOH causes the EG
However, this invention generates an event pulse in response to key-on and key-off, and controls the EG with this event pulse, as is done in electronic musical instruments using a microcomputer. It is also applicable to

また、上記実施例においては、ダンプステートS4から
アタックステートS1へ移るタイミングを、エンベロー
プデータEDがrOJになった時点としているが、ダン
プステートS4の持続時間が所定時間に達した時、ある
いはエンベロープデ−タEDの値がダンプ開始時から所
定の値だけ1つだ時に了タックステートS1へ移行さ゛
せてもよい。
Further, in the above embodiment, the timing of moving from the dump state S4 to the attack state S1 is the time when the envelope data ED reaches rOJ. - When the value of the data ED is one predetermined value from the start of dumping, the transition may be made to the completed tuck state S1.

さらに、ダンプステートS4の傾き、あるいは前述した
所定時間Tを各々音色データTDに応じて変化させるよ
うにしてもよい。
Furthermore, the slope of the dump state S4 or the above-mentioned predetermined time T may be changed depending on the tone color data TD.

以上詳述したように、この発明によれば、優先度の高い
キーの発音時間が予め定められた所定時間Tより短い場
合に、同キーの発音時間を上記所定時間あるいはこれよ
り長い時間とみなして発音させるようにしたので、優先
度の高いキーの発音時間が短い場合においても同キーの
楽音を不自然でない範囲において充分に発音させること
ができる利点が得られる。
As detailed above, according to the present invention, when the sounding time of a key with a high priority is shorter than the predetermined time T, the sounding time of the key is regarded as the above-mentioned predetermined time or a longer time. Therefore, even if the sound generation time of a high-priority key is short, there is an advantage that the musical tones of the same key can be sufficiently produced within a range that is not unnatural.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は各々従来の電子楽器の欠点を説明
するための波形図、第3図【まこの発明の一実施例の構
成を示すブロック図、第4図は同実施例におけるキーオ
ン時間修正回路110機能を説明するための波形図、第
5図は同実施例におけるEG7の詳細を示すブロック図
、第6図G−1を第5図におけるステート制御回路17
の動作フローチャート、第7図〜第10図は名々同実施
の動作を説明するための波形図である。 3・・・・・最高音検出回路、4・・・・・ラッチ回路
、5・・・・・ 微分回路、7・・・・・エンベロープ
ジェネレータ、9・・・・・ワンショット回路、10・
・・・・オアケート、14・・・・・楽音何秒形成部、
25・・・・・ラッチ回路。 第8図 第9図 (イ)G3 4
1 and 2 are waveform diagrams for explaining the drawbacks of conventional electronic musical instruments, FIG. 3 is a block diagram showing the configuration of one embodiment of the present invention, and FIG. 4 is a key-on diagram in the same embodiment. A waveform diagram for explaining the function of the time correction circuit 110, FIG. 5 is a block diagram showing details of EG7 in the same embodiment, and FIG.
The operational flowcharts of FIGS. 7 to 10 are waveform diagrams for explaining the operations of the same implementation. 3...Top sound detection circuit, 4...Latch circuit, 5...Differential circuit, 7...Envelope generator, 9...One shot circuit, 10...
...Or Kate, 14...Musical tone number seconds formation part,
25...Latch circuit. Figure 8 Figure 9 (a) G3 4

Claims (1)

【特許請求の範囲】[Claims] 現在発音中の楽音に代えて他のキーの楽音を発音させる
場合に、前記現在発音中の楽音を急激に減衰させた後前
記他のキーの楽音を発音させるように構成された電子楽
器において、前記他のキーの楽音を発音すべき時間が予
め定められた所定時間より短い場合に、前記他のキーの
楽音を発音すべき時間を前記所定時間あるいはこれより
長い時間とみなして発音させることを特徴とする電子楽
器における発音制御方法。
In an electronic musical instrument configured to, when a musical tone of another key is to be generated in place of the musical tone currently being generated, the musical tone that is currently being generated is rapidly attenuated and then the musical tone of the other key is generated; When the time during which the musical tones of the other key should be produced is shorter than a predetermined time, the time during which the musical tones of the other key should be produced is regarded as the predetermined time or a longer time and is produced. Features: A method for controlling sound production in electronic musical instruments.
JP58010687A 1983-01-25 1983-01-25 Enunciation control for musical instrument Granted JPS59136788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58010687A JPS59136788A (en) 1983-01-25 1983-01-25 Enunciation control for musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58010687A JPS59136788A (en) 1983-01-25 1983-01-25 Enunciation control for musical instrument

Publications (2)

Publication Number Publication Date
JPS59136788A true JPS59136788A (en) 1984-08-06
JPH0362277B2 JPH0362277B2 (en) 1991-09-25

Family

ID=11757179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58010687A Granted JPS59136788A (en) 1983-01-25 1983-01-25 Enunciation control for musical instrument

Country Status (1)

Country Link
JP (1) JPS59136788A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61159697A (en) * 1985-01-07 1986-07-19 松下電器産業株式会社 Electronic musical instrument

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56121093A (en) * 1980-02-27 1981-09-22 Casio Computer Co Ltd Input device for keyboard electronic music instrument

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56121093A (en) * 1980-02-27 1981-09-22 Casio Computer Co Ltd Input device for keyboard electronic music instrument

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61159697A (en) * 1985-01-07 1986-07-19 松下電器産業株式会社 Electronic musical instrument

Also Published As

Publication number Publication date
JPH0362277B2 (en) 1991-09-25

Similar Documents

Publication Publication Date Title
US4520708A (en) Tone waveshape generation device
JPS5865487A (en) Electronic musical instrument
US4909119A (en) Musical tone control system with a pedal for adding a musical effect to a musical tone
EP0274137A2 (en) Tone signal generation device having a tone sampling function
US4726276A (en) Slur effect pitch control in an electronic musical instrument
US4419916A (en) Electronic musical instrument employing keyboard tonality designation system
JPS59136788A (en) Enunciation control for musical instrument
JPH0318197B2 (en)
US5018430A (en) Electronic musical instrument with a touch response function
JPS59139095A (en) Electronic musical instrument
JPH0225513B2 (en)
JPS5840590A (en) Automatic performer
JPS637394B2 (en)
JP3230265B2 (en) Sound channel assignment device for electronic musical instruments
JPS59105692A (en) Touch response apparatus for electronic musical instrument
JPH08305392A (en) Effect adding device
JPS6250898A (en) Electronic musical apparatus
JP2500704B2 (en) Electronic musical instrument
JP2939098B2 (en) Electronic musical instrument
JPS644157Y2 (en)
JPS5921038B2 (en) electronic musical instruments
JPH03212691A (en) Musical sound controller for electronic musical instrument
JPS599260Y2 (en) Tone setting device for electronic musical instruments
JPS6137037Y2 (en)
JPH038558B2 (en)