JPS59127427A - Ｐｌｌ周波数シンセサイザ− - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 信号全つくり出すＰ　Ｌ　Ｌ　（ｐｈａｓｅ　Ｌｏｃｋ
ｅｄ　：［、ｏｏｐ）を用いた周波数シンセサイザーの
改良に関するものでおって例えば無線トランシーバ−や
光波測距儀等の送受信々号の発生回路や各種の周波数信
号の発生回路として用いられるものである。

従来の各種装置のローカルオシレーターとしての周波数
シンセサイザーは第１図に示すものが多く使われて来た
。第１図に於いてＩＮ、は第１の入力端子、Ｉ　Ｎ２は
第２の入力端子、ＯＵＴは出力端子、１．１と１．２は
９０°移相器、２．１と２．２は平衝変調器、３は加算
器、ｆＴは送信４号の周波数、ｆＩＦは一定の周波数差
、ｆＲは局部発振信号の周波数である。

送信信号の周波数ｆＴからある一定の周波数差ｆＩＦｉ
もった局部発振信号ｆ８全発生させる為に、ｆＩＦなる
周波数の中間周波信号を用い２つの９０’移相器１．１
．１．２と２つの平衝変調器２．１、２．２及び加算器
３を使って目的の局部発振信号（その周波数ｆＲはｆＴ
−ｆＩｐ　）　ｆ得ていた。この方法では第１図に示す
５つの各ブロック１．１１１．２．２．１．２．２．３
の調整がむずかしい事、部品点数が多い事、送信信号の
周波数ｆＴがある範囲内で変化するような場合、（例え
ばトランシーバ−のチャンネル切換等）９０°移相器１
−１の出力振幅や移相量が周波数によって変化したりし
て周波数ｆａｔの局部発振出力信号に含まれるスプリア
スを簡単な回路では小さくすることができない事などの
欠点があった。これを解決する為近年さかんに用いられ
るようになったＰＬＬ’を利用して第２図に示すような
回路構成で前述の局部発振信号を発生させることが提案
されている。ここで第１図と同符号は同効物を表す。４
はミキサー、５は位相比較器、６はローパスフィルター
、７はＶＣＯ（Ｖｏｌｔａｇｅ　（：：ｏｎｔｒｏｌｌ
ｅｄ　Ｑｓｃｉｌｌａｔ−ｏｒ）である。これによると
送信信号の周波数ｆＴが２ｆＩＦ以上変化する場合は、
ＰＬＬがロックはずれを起こしＶＣＯ７の出力周波数ｆ
Ｒが飽和しロックできないまま止まってしまう危険性が
あった。

この点につきさらに以下に詳述する。

位相同期の過程及びロック可能な範囲についてｆＲ（Ｖ
ＣＯ出力信号周波数）　’ｉ　ｆＲ−ｆ’Ｉ’−ｆＩＦ
でロックするように回路全設計した場合第２図に示すＰ
ＬＬ回路中位相比較器５の２つの入力端子に入って来る
２信号の周波数ｌ　ｆＴ−ｆＲｌとｆＩＦ　がｌ　ｆＴ
−ｆａ　ｌ　＞　ｆｔｐならば位相比較器５の出力端子
の出力電圧はハイボルティジとなりＶＣＯ７の出力信号
の周波数ｆＲヲ上げるように働き、逆にｌ　ｆＴ−ｆＦ
Ｌｌ　＜−ｆＩｐならば位相比較器５の出力電圧はロー
ボルテイジとなりＶＣＯ７の出力信号周波数ｆＲｆ：下
げるように働く。

ここでｆＴはステップ的に瞬時に変化するが、ｆｇはＰ
ＬＬの特性上瞬時には変化し得ず、一定のロック時間経
過後ｆＴ−ｆＩＦの周波数にロックすることになる。従
ってｆＴが変化した瞬間は未だｆＲは以前ロックしてい
た周波数にとどまっている。そこでこのＰＬＬ回路がロ
ックする以前、変化した後の送信４号の周波数ｆＴに対
してもとロックしていた局部発振信号の周波数ｆＲがど
の位置にあるかによって局部発振信号の周波数ｆＲの周
波数移動方向が異なる。その関係全説明する為にＰＬＬ
周波周波数シンセサイザー作全第４図に示す。

第４図（ａ）は変化後の送信４号の周波数ｆＴに対する
前記変化に追従す−る前（以前のロック状態）の局部発
振信号の周波数ｆＲの相対的位置関係を示す図、（ｂ）
は位相比較器５の２人カｌ　ｆＴ−ｆＲ１々ｆＩＦとの
大小関係、（ｅ）は変化した送信４号の周波数ｆＴに対
して局部発振信号の周波数ｆＲが追従して移動する方向
を矢印にて示した図、（ｄ）は帰還の正負、（ｅ）はロ
ック可能の範囲即ちキャプチャーレンジ（Ｃａｐｔｕｒ
ｅ　Ｒａｎｇｅ　）　ｋ示す図であり、上記第４図（ｂ
）〜（ｅ）はいず′れも第４図（ａ）の位置に対応した
図である。

この図から明らかなようにある送信４号の周波数ｆＴに
対してもとロックしていた局部発振信号の周波数ｆＲが
ｆＲ＜ｆＴ＋ｆＩＦの範囲即ちキャプチャーレージにあ
ればｆＲはＰＬＬがロックすべき（ｆＴ−ｆＩｐ　）の
方向に移動し、あるロック時間以内にロックするこさが
できる。しかし変化後の送信４号の周波数ｆＴともとロ
ックしていた局部発振信号の周波数ｆｒｔの関係がｆＲ
＞　ｆＴ＋ｆＩＦならば（即ちキャプチャーレンジ外で
あれば）　ｆＲはｆＴ−ｆＩｐからはなれる方向に移動
しロックすることができない。今送信々号の周波数ｆＴ
は固定ではなくある範囲でステップ的に切りかえ可能な
ものを考えているのであるロック状態から送信４号の周
波数ｆＴ　金切りかえてロック可能な条件というのは切
りかえた後の送信４号の周波数ｆＴ　’１ｚｆＴ　（ｎ
＋１　）　　切りかえ前の局部発振信号の周波数ｆＲ’
１ｆＲｎとするとｆＴ（ｎ＋１　）　＞　ｆＲｎ　−ｆ
　ＩＦという式で表わされることになる。従って送信４
号の周波数ｆＴヲ中間周波信号の周波数ｆＩＦに比較し
て広い範囲で可変とする場合は上記の条件を常に満足さ
せながら送信４号の周波数ｆＴヲ変化させねばならない
。

従って例えばトランシーバの送信信号の様にチヤンネル
切換がランダムに行われることが前提の場合には上記条
件を満たさなくなることが考えられる。よってチャンネ
ル切換を小きざみに一定の順序でしか行えない様にすれ
ば上記問題点は解決するが、所望のチャンネルに切換え
るのに時間が掛かりわずられしく、チャンネル切換はラ
ンダムに行えるのが望ましい。さらに実際問題としては
、上記条件式を満たしたとしても何らかの外乱によりＰ
ＬＬの局部発振信号の周波数ｆＲがｆＴ＋ｆ工ｐ以上に
飛んでしまった場合二度とロックできなくなってしまう
。このため第２図に示す従来のＰＬＬシンセサイザーは
上述の如き使用目的には実際に使用することができなか
った。

本発明はＰ　ＬＬ’ｔ−用い、しかも入力信号の周波数
ｆＴが２　ｆＩＦ以上の広い周波数レンジで変化しても
安定にｆＴ−ｆＩＦ或いはｆＴ＋ｆＩ’Ｆなる周波数の
信号を発生させる周波数シンセサイザーを得ることを目
的としたものである。

第３図は本発明の一実施例を示すブロック図である。第
３図に於いて第２図と同符号は同効物を表わす。

ここで第２図、第３図に於いてローパスフィルター（６
）が備えられているが、ローパスフィルターは一般的に
はループ特性改善のために設けられるもので、回路の使
用目的によっては必ずしも必要なものではなく、省略す
ることもできる。

第３図に於いてＰＬＬ回路に正帰還がかかりＶＣＯ７の
出力が発振レンジの上限ｆＲｍａｘ、又は下限ｆＲｍｉ
ｎ付近に達つした事をローパスフィルター６の入力点に
於ける直流電圧成分で検出する。

検出回路８及びこの検出回路８からの信号を受けてＶＣ
Ｏの出力周波数を例えば発振レンジの上限ｆＲｒｎａｘ
からロック可能なｆＲ＝ｆＴ＋ｆＩＦ以下に連続的に下
げる制御回路９とよりなる検出制御回路１０が設けられ
ている。

上記の検出、制御回路１０によってどのような周波数で
ロックがはずれても自動的に復帰できる機能を有する。

なお第３図ではローパスフィルター６の出力部で検出し
ＶＣＯ７の入力を制御しているが検出及び制御はローパ
スフィルター６の入力、出力どちらでも可能である。即
ち位相比較器５とＶＣＯ７との間に任意に接続可能であ
る。

第５図は第３図に示す本発明のＰＬＬ周波数シンセサイ
ザーの検出制御回路１ｏのよ）具体的な一実施例を示す
。

本実施例では検出回路８をヒステリシスコンパレータＨ
Ｃ，制御回路９をアナログスイッチＡＳ及び抵抗Ｒ８１
、キャパシタＣ５ｘｋ含む時定数回路でそれぞれ構成さ
れる。ＣＴはアナログスイッチのコントロール端子であ
る。

第６図は第５図示のヒステリシスコンパレータＨＣの入
出力特性を示す図である。

第６図に於いてＸ軸は入力点Ａに於ける入カ電圧ｙ軸は
出力点Ｂに於ける出方電圧、Ｖｃｃは電源電圧、Ｕ　Ｔ
　Ｐ　（Ｕｐｐｅｒ　Ｔｒｉｐ　Ｐｏ１ｎｔ　）は出力
電圧がＬレベルからＨレベルに変イヒする時の入力電圧
Ｌ　Ｔ　Ｐ　（Ｌｏｗｅｒ　Ｔｒｉｐ　Ｐｏ１ｎｔ　）
は出力電圧がＨレベルからＬレベルに変化する時の入力
電圧である。

第５図に於いてヒステリシスコンパレータＨＣの出力電
圧がＨレベルになると２連の可動切片を持つアナログス
イッチＡｓのコモン端子ｃｏが接点Ｎ　、　Ｃ’、側に
、またＬレベルになると接点Ｎ。

０、側にそれぞれ接続される。そして検出制御回路１０
はローパスフィルター６の出力電圧を検出し、ＰＬＬが
ロックできない状態になったことをヒステリシスコンパ
レータＨ，Ｃ，で検出シ、アナログスイッチＡ、Ｓ、の
コモン端子ｃｏを接点Ｎ、Ｃ，側からＮ、０．側に切換
える。このときキャパシタＣ８１は電源電圧Ｖｃｃにチ
ャージされているが前記切換えと同時に抵抗Ｒｉ１に通
して放電をはじめる。従ってアナログスイッチＡ、Ｓ。

のコモン端子ＣＯが接点Ｎ、０．側に切換わっている間
ＶＣＯ７への入力電圧はＶｃｃがらＣ８１、Ｒ８、時定
数で決まる速度で連続的に下がって行き、ＶＣＯ７の出
力周波数ｆＲもそれにつれて低下し、ｆＲ＜　ｆＴ＋ｆ
ｔｐとなると位相比較器５の出力電圧はＶｃｃからＯｖ
に低下し、Ｖｃｃの出力周波数ｆＲがＰＬＬのロック可
能な範囲（即ちキャプチャーレンジ）にはいる。この時
ヒステリシスコンパレータＨＣが反転してアナログスイ
ッチＡｓのコモン端子ＣＯを接点Ｎ、Ｃ，側に切換えて
ＰＬＬが動作を開始し、ｆＲ＝ｆＴ−ｆＩＦの周波数で
ロックする。

尚アナログスイッチＡｓは半導体によって構成したもの
が一般的であるが説明の便宜上機械的な接点によって表
わした。

ここで、実施例に示した局部発振信号の周波数ｆＲｉ　
ｆＴ　−ｆＩＦにロックさせる様なものではＰＬＬがロ
ック外れを起こし１．かつこのＰＬＬ回路の出力周波数
が入力周波数によって決まるキャプチャーレンジを外れ
た場合ｖＣＯの出力は、そのＶＣｏの発振可能の最高の
周波数に達りすることになるが局部発振信号の周波数ｆ
ＲをｆＴ＋　ｆＩＦ　　にロックさせる様なものではＰ
ＬＬがロック外れを起こし、かつこのＰＬＬ回路の出力
°周波数が入力周波数によって決まるキャプチャーレン
ジを外れた場合には当然ＶＣＯの出力はそのｖＣＯの発
振可能の最低の周波数に達つすることになるのでこれを
検出回路８で検出する様にすればよい。

実施例に於いては本発明の周波数シンセサイザーをロー
カルオシレーターとして受信回路に用いた例をあげて説
明したが、送信回路に用いても良い。即ち本発明の周波
数シンセサイザーによって作られる信号ｆＲと公知の適
当な回路によって得られる信号ｆｒはどちらを送信回路
側に用いても受信回路側に用いても良い。又、本発明の
周波数シンセサイザーは送・受信々号としてばかシでな
く任意の周波数信号の発生回路として用い得る。

以上の様に本発明によればＰＬＬがロック外れを起こし
てから再びロックする迄の間ｖｃｏの入力点に急激な電
圧変化を起こさずかつ最も少い電圧幅を移動させるので
、スプリアスの発生が少い為他の高周波関連機器への影
響が少く、かつ再ロックに要する時間が短いという利点
がある。

さらに本発明によれば応答の非常に速いｖｃ。

を用いた場合であっても特別回路に変更を加える必要が
ない。

【図面の簡単な説明】

第１図は従来の周波数シンセサイザーを示すブロック図
、第２図は従来のＰＬＬ周波数シンセサイザーを示すブ
ロック図、第３図は本発明の一実施例を示すブロック図
、第４図はＰＬＬ周波数シンセサイザーの動作を示す説
明図、第５図は本発明の検出制御回路の一実施例、第６
図は第５図示のヒステリシスコンパレータの入出力特性
を示す図である。 〔主要部分の符号の説明〕 ４・・・・・・・・・ミキサー ５・・・・・・・・・位相比較器 ６・・・・・・・・・ローパスフィルター７・・・・・
・・・・ＶＣＯ ８・・・・・・・・・検出回路 ９・・・・・・・・・制御回路 Ｉ　Ｎ、・・・第１の入力端子 Ｉ　Ｎ２　　・・・第２の入力端子 ＯＵＴ・・・出力端子 Ｈｅ　　由ヒステリシスコンパレーターＡＳ　　・・・
アナログスイッチ ＣＴ　　・・・コントロール端子 １４２

Claims (1)

1. 【特許請求の範囲】 第１の入力端子ラミキサ−の一方の入力端子に接続し、
   該ミキサーの出力端子を位相比較器の一方の入力端子に
   接続し、第２の入力端子を前記位相比較器の他方の入力
   端子に接続し、前記位相比較器の出力端子’１ｖｃｏの
   入力端子に接続し、該ｖＣＯの出力端子を分岐して一方
   の分岐端を出力端子に他方の分岐端を前記ミキサーの他
   方の入力端子に接続してなる周波数シンセサイザーに於
   いて、 前記位相比較器の出力によってｖＣＯの発振出力がキャ
   ップチャーレンジを外れたことを検出する検出回路と、
   該検出回路出力によってｖＣＯの入力電圧を連続的に変
   化せしめてその出力周波数をロック可能な周波数帯に移
   動させる制御回路を前記位相比較器の出力端子とｖＣＯ
   の入力端子との間に接続したことを特徴とするＰＬＬ周
   波数シンセサイザー。