JPS59126698A - Method of producing multilayer printed circuit board - Google Patents

Method of producing multilayer printed circuit board

Info

Publication number
JPS59126698A
JPS59126698A JP247183A JP247183A JPS59126698A JP S59126698 A JPS59126698 A JP S59126698A JP 247183 A JP247183 A JP 247183A JP 247183 A JP247183 A JP 247183A JP S59126698 A JPS59126698 A JP S59126698A
Authority
JP
Japan
Prior art keywords
insulating film
etching
film
conductor
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP247183A
Other languages
Japanese (ja)
Inventor
細貝 耕三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP247183A priority Critical patent/JPS59126698A/en
Publication of JPS59126698A publication Critical patent/JPS59126698A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は多層配線基板の製造方法に関し、特により高
密度の多層配線を可能ならしめる製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a multilayer wiring board, and particularly to a method for manufacturing a multilayer wiring board with higher density.

1枚の基板上に実装できる回路密度は限定されるので、
よシ実装密度を向上させるためには多層配線基板が1つ
の有効な解決手段となる。
Since the circuit density that can be mounted on one board is limited,
A multilayer wiring board is an effective means of improving packaging density.

ところで、このような多層配線基板を製造するに当って
、配線のパターン形成がと大の問題となることは周知の
とおシであpl一般的にはこのパターン形式方法として
スクリーン印刷!焼成技術、ネガあるいはポジ型の7オ
トリソ、エツチング技術等が用いられている。しかし、
これらの技術にも次に述べるような限界がある。
By the way, it is well known that forming a wiring pattern is a big problem when manufacturing such a multilayer wiring board.In general, screen printing is the most commonly used method for forming this pattern. Firing techniques, negative or positive type 7-otolithography, etching techniques, etc. are used. but,
These techniques also have limitations as described below.

まず、スクリーン印刷!焼成技術は基板上に導体ペース
トと絶縁体ペーストとを交互に所望のパターンでスクリ
ーン印刷、焼成することにより多層配線基板を製造する
のであるが、この方法によると異層の導体相互間を接続
する為の謂ゆるスルーホールの寸法は150μm前後で
限界となり、これ以下の寸法で加工するのは一般に不可
能であった。このことは、スクリーン印刷・焼成技術に
よるパターン形成では多層配線基板の高密度化に有限の
限界があることを意味する。
First, screen printing! Firing technology manufactures multilayer wiring boards by alternately screen-printing conductive paste and insulating paste in a desired pattern on a board and firing them. According to this method, conductors in different layers are connected to each other. The size of so-called through holes for this purpose is limited to around 150 μm, and it is generally impossible to process them with dimensions smaller than this. This means that there is a limit to how high the density of a multilayer wiring board can be increased by pattern formation using screen printing and baking techniques.

次に、ネガ型の7オトリソ・エツチング技術であるが、
ネガホトレジストは一般に絶縁膜特にガラス膜との密着
性は良いとされているが、厚さが園μm位のガラス膜を
30μm〜50μmの幅でスルーホール加工する場合に
は、サイドエッチカ大キくなり、スルーホール幅は10
0〜200μm程にもなってしまう。このことはネガ型
の7オトリソ。
Next is the negative type 7-otolithography and etching technology.
Negative photoresists are generally said to have good adhesion to insulating films, especially glass films, but when processing through-holes with a width of 30 μm to 50 μm in a glass film with a thickness of about 1 μm, the side etcher requires a large amount of work. and the through hole width is 10
It becomes about 0 to 200 μm. This is a negative 7 otolith.

エツチング技術も多層配線基板の高密度化には適さない
ことを意味する。
This means that etching technology is also not suitable for increasing the density of multilayer wiring boards.

そして、ポジ型のフォトリソ・エツチング技術であるが
、ポジ型の7オトレジストは絶縁膜特にガラス膜との接
着力に乏しい。したがって、このようなポジ型の7オト
レジストを直接絶縁膜上に着膜してスルーホールを形成
する従来の製造方法によれば、特に化学薬品を用いるウ
ェットエツチングの際に該フォトレジスFと絶縁膜との
間にエツチング液が浸込みサイドエッチを大きくしてい
た。
Although it is a positive type photolithography/etching technique, the positive type 7 photoresist has poor adhesion to an insulating film, especially a glass film. Therefore, according to the conventional manufacturing method in which through-holes are formed by depositing such a positive type photoresist directly on the insulating film, the photoresist F and the insulating film are removed especially during wet etching using chemicals. The etching solution had seeped into the space between the two and increased the side etch.

このように上述したような従来の方法による多層配線技
術では、配線基板の実装密度は第1層導体の導体ピッチ
が4本/籠、ライン/ギヤツブ線化で2:工程度で限界
となり、また歩留まシも一般的に悪かった。
As described above, in the multilayer wiring technology using the conventional method as described above, the packaging density of the wiring board reaches its limit at the process level when the conductor pitch of the first layer conductor is 4 wires/cage and line/gear wire. Yields were also generally poor.

この発明は上記実情に鑑みてなされたものであや、異層
導体間の接続をとるスルーホールのサイド方向の寸法精
度を向上させることによって、より高密度の実装を可能
とする多層配線基板の製造方法を提供することを目的と
する。
This invention has been made in view of the above-mentioned circumstances, and it manufactures a multilayer wiring board that enables higher-density packaging by improving the dimensional accuracy in the side direction of through holes that connect conductors of different layers. The purpose is to provide a method.

すなわち仁の発明は、絶縁膜特にガラス膜との密着性に
乏しいポジ型の7オトレジストの代わりに、該絶縁膜と
の密着性に優れたクロム・そりプデン等を該絶縁膜に対
するエツチングマスクとして絶縁膜上に被着し、該被着
されたエツチングマスクを周知のポジ型フォトエツチン
グ技術を用いてパターン加工し、該パターン加工された
前記エツチングマスク材料を通して、前記絶縁膜にエツ
チングを施すことによって前記スルーホールを形成しよ
うというものである。
In other words, Jin's invention uses chromium, sapphire, etc., which have excellent adhesion to the insulating film, as an etching mask for the insulating film, instead of a positive type 7-otoresist, which has poor adhesion to the insulating film, especially glass film. The etching mask is deposited on the film, the deposited etching mask is patterned using a well-known positive photoetching technique, and the insulating film is etched through the patterned etching mask material. The idea is to form a through hole.

以下、この発明にかかる多層配線基板の製造方法を添付
図面に示す実施例にしたがって詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a multilayer wiring board according to the present invention will be described in detail below with reference to embodiments shown in the accompanying drawings.

第1図はこの発明にかかる多層配線基板の製造方法の一
実施例についてその製造工程を順に示すものであり、以
下同図を参照してこの製造方法を工程順に説明する。
FIG. 1 sequentially shows the manufacturing steps of an embodiment of the method for manufacturing a multilayer wiring board according to the present invention, and the manufacturing method will be explained in the order of the steps with reference to the drawings.

(1)セラミック等の基板1上に第1層導体2として金
(AU)を5μmの厚さでスクリーン印刷した後焼成す
る。(゛第1図(a)参照)(2)、Au膜2上にポジ
型の7オトレジスト3を4〜8μmの厚さで塗布する。
(1) Gold (AU) is screen printed to a thickness of 5 μm as the first layer conductor 2 on a substrate 1 made of ceramic or the like, and then fired. (See FIG. 1(a)) (2) A positive type 7 photoresist 3 is coated on the Au film 2 to a thickness of 4 to 8 μm.

(第1図Φン参照)(3)第1層導体用の適宜の配線パ
ターンが描画されたフォトマスク4を介して紫外光をフ
ォトレジスト3に入射する(露光)。(第1図(C)参
照)(4)露光後、有機溶剤等で所望の現像レジストパ
ターン3を得た後(現像)、さらにレジスト3とAU膜
2との密着性を良くするために熱処理(ポストベーク)
を施す。(第1図(d)参照)(5)  次いで、よう
素よう化カリ系エツチング液でAU膜2をエツチングす
る。(第1図(e)参照)(6)エツチング終了後不必
要になったレジスト3を剥離除去する。(第1図(f)
参照)以上が、周知のポジ型フォトエツチング技術によ
る第一層導体2のパターン形成工程である。このように
して、ピッチ8本/闘(導体幅りが75μmスペース幅
Sが50μm)の第一層導体2を形成する。
(See FIG. 1) (3) Ultraviolet light is applied to the photoresist 3 through the photomask 4 on which a suitable wiring pattern for the first layer conductor is drawn (exposure). (See Figure 1 (C)) (4) After exposure, develop with an organic solvent, etc. After obtaining the desired resist pattern 3 (development), heat treatment is performed to improve the adhesion between the resist 3 and the AU film 2. (post bake)
administer. (See FIG. 1(d)) (5) Next, the AU film 2 is etched with an iodine-potassium iodide-based etching solution. (See FIG. 1(e)) (6) After the etching is completed, the unnecessary resist 3 is peeled off and removed. (Figure 1(f)
(See) The above is the pattern forming process for the first layer conductor 2 using the well-known positive photoetching technique. In this way, the first layer conductor 2 with a pitch of 8 conductors/conductor (conductor width of 75 μm and space width S of 50 μm) is formed.

(7)次に絶縁膜5としてガラス膜をスクリーン印刷・
焼成によって20・・・(資)μmの厚さで形成する。
(7) Next, screen print a glass film as the insulating film 5.
It is formed to a thickness of 20 μm by firing.

なお、このガラス膜5の厚さはセラミック基板1の凹凸
、およびAHH2O突出とに起因するガラス膜5の凹凸
を緩和するためには厚い方が好ましい。(第1図位)参
照) (8)さらにこのガラス膜5の上層に、該ガラス膜5に
対するエツチング液(あ酸系混合液)で溶融されないエ
ツチングマスク用金属6としてクロム(C4)を真空蒸
着等の手段によって0.5〜1.0μmの厚さに形成す
る。(第1図(h)参照)(9)  Cr 膜6上に再
度ポジ型のフォトレジスト3金2〜4μmの厚さで塗布
しfc後、スルーホール加工用のフォトマスク7を介し
て紫外光を上記フォトレジスト3に入射する(M光)、
、(第1図(iン参照) (10)この露光工程が終了すると、上述した(4)の
工程と同様に、現像、ボストベークを施して所望のレジ
ストパターン3を得る。(第1図(す参照)(11)次
いで、例えば硝酸第二セリウムアンモニウム系エツチン
グ液でCr膜6ケエツチングする。
The thickness of the glass film 5 is preferably thicker in order to alleviate the unevenness of the glass film 5 caused by the unevenness of the ceramic substrate 1 and the protrusion of AHH2O. (See Figure 1) (8) Further, on the upper layer of this glass film 5, chromium (C4) is vacuum-deposited as a metal 6 for an etching mask that is not melted by the etching solution (acidic acid mixture) for the glass film 5. It is formed to a thickness of 0.5 to 1.0 μm by means such as the above. (See Fig. 1 (h)) (9) A positive photoresist 3 with a thickness of 2 to 4 μm is coated on the Cr film 6 again, and after fc, ultraviolet light is applied through the photomask 7 for through-hole processing. is incident on the photoresist 3 (M light),
, (See Figure 1 (in)) (10) When this exposure step is completed, development and boss baking are performed in the same manner as in the step (4) above to obtain the desired resist pattern 3. (See Figure 1 (I)). (11) Next, the Cr film 6 is etched using, for example, a ceric ammonium nitrate-based etching solution.

この際、基盤を上記′エツチング液に浸漬することによ
ってエツチングを行ってもよいし、シャワーエツチング
技術を用いて上記エツチング液あるいはその他の液体を
前記基盤上に吹きつけることによってエツチングを行っ
てもよい。物理的な力を加えるシャワーエツチング技術
によれば、サイドエッチを減少させ、より寸法精度全向
上させることができる。(第1図(k)参照)上記(9
) (10) (11)のフォトリソ工程においてCr
膜6はポジ型レジスト3と接着強度が強いため、所定の
レジスト寸法に対して寸法精度よく加工することができ
る、 (1の続いて、所望の部分がエツチングされた上記Cr
膜6をエツチング用のマスクとしてガラス層5をエツチ
ングすることによp、所定部位にスルーホールを形成す
る(第1図(1)参照)。ガラス層5のエツチング液と
しては例えば局酸、ジん酸の混合液が適している。この
工程において、Cr膜6はガラス層5に対しても接着強
度が良く、サイドエッチはガラス層5の膜厚程度あるい
はそれ以下にも抑えることができる。
At this time, etching may be performed by immersing the substrate in the above-mentioned etching solution, or etching may be carried out by spraying the above-mentioned etching solution or other liquid onto the substrate using a shower etching technique. . According to shower etching technology that applies physical force, side etching can be reduced and dimensional accuracy can be further improved. (See Figure 1(k)) Above (9)
) (10) In the photolithography process of (11), Cr
Since the film 6 has strong adhesion strength to the positive resist 3, it can be processed with high dimensional accuracy for predetermined resist dimensions.
By etching the glass layer 5 using the film 6 as an etching mask, through holes are formed at predetermined locations (see FIG. 1(1)). As the etching solution for the glass layer 5, for example, a mixed solution of local acid and dinic acid is suitable. In this step, the Cr film 6 has good adhesion strength to the glass layer 5, and side etching can be suppressed to about the thickness of the glass layer 5 or less.

第2図にこのようにして形成されたスルーホール部の拡
大図を示す。なお、同図に付した番号は第1図(1つの
各構成部分の番号に対応しておシ、その説明は省略する
FIG. 2 shows an enlarged view of the through-hole portion formed in this manner. Note that the numbers assigned to this figure correspond to the numbers of each component in FIG.

この図において、ガラス層5のサイドエッチ幅didス
ルーホール部におけるガラス層5の膜厚りとほぼ等しく
なることから、スルーホール幅nとC7膜6の幅mとの
関係はほぼ下式に示すようになる。
In this figure, since the side etch width did of the glass layer 5 is almost equal to the film thickness of the glass layer 5 at the through-hole portion, the relationship between the through-hole width n and the width m of the C7 film 6 is approximately expressed by the equation below. It becomes like this.

m=n−26=n−’lh したがって、例えばCr膜60幅mを30μmに加工し
てエツチングを行えば、ヌル−ホール幅nを略60μm
に形成することができる。
m=n-26=n-'lh Therefore, for example, if the width m of the Cr film 60 is processed to 30 μm and etched, the null-hole width n will be approximately 60 μm.
can be formed into

(13)上記エツチングの終了後、不必要になったレジ
スト3を剥離除去した後、Cr膜6を例えば上記(11
)の工程で用いた硝酸第二七リウムアンモニウム系エツ
チング液でエツチングして取り去る。勿論、該エツチン
グ液は、ガラス層5′および第1層導体2に伺ら影響を
与えることはない。(第1図に)参照ジ) (14)スルーホールが形成されたガラス層5の土層に
第2層導体8としてAu’(rスクリーン印刷・焼成す
る。なお、スクリーン印刷技術ではスルーホール部が厚
く印刷され、また前述したように該スルーホール部はサ
イドエツチングによってエツチング断面が45度くらい
のゆるや75λな傾斜となっているために、第2層導体
8の厚さを10〜15μm程にすれば断線を生じること
はない。
(13) After the above etching is completed, the unnecessary resist 3 is peeled off, and then the Cr film 6 is removed, for example (11).
) is removed by etching with the 27thium ammonium nitrate etching solution used in step ). Of course, the etching solution does not affect the glass layer 5' and the first layer conductor 2. (See Figure 1) (14) Au'(r) is screen printed and fired as the second layer conductor 8 on the soil layer of the glass layer 5 in which the through holes are formed. is printed thickly, and as mentioned above, the etched cross section of the through-hole section is sloped at a gentle 75λ of about 45 degrees due to side etching, so the thickness of the second layer conductor 8 is reduced to about 10 to 15 μm. If you do this, there will be no disconnection.

(第1図(n)参照) (15)最後に、適宜の配線ノくターンit描画された
第2層導体用のフォトマスクを用いて、前述の第1層導
体のパターン形成過程(第1図(2)乃至(6)参照)
と同様のフォトエツチングを施すことにより、第2層導
体の配線ノ(ターンを形成する。(第1図(0)参照) 以上がこの発明による2層配線基板の製造方法であるが
、配線導体が3層以上の多層となる場合は、上述しfc
、(7)から(15)の製造過程を再度繰り返すように
すればよい。
(See Figure 1 (n)) (15) Finally, using the photomask for the second layer conductor on which appropriate wiring patterns have been drawn, use the pattern forming process for the first layer conductor (the first (See Figures (2) to (6))
By performing photoetching similar to the above, the wiring turns of the second layer conductor are formed (see Fig. 1 (0)). If there are three or more layers, fc
, (7) to (15) may be repeated again.

がお、上述した実施例においては、配線導体としてA、
を用いたが、配線導体の材料としては男11に他の材料
を用いてもよく、例えばA g −P b −Cu等を
提げることができる。
However, in the above-mentioned embodiment, the wiring conductor is A,
However, other materials may be used for the wiring conductor 11, such as Ag-Pb-Cu.

また、上述した実施例では配線導体を厚膜としたが、該
配線導体は焼成可能の薄膜としてもよい。
Further, in the above-described embodiments, the wiring conductor is a thick film, but the wiring conductor may be a thin film that can be fired.

この場合、絶縁膜の厚さをより薄くすることができ、該
絶縁膜に形成するスルーホールの寸法精度をより向上さ
せることができる。
In this case, the thickness of the insulating film can be made thinner, and the dimensional accuracy of the through holes formed in the insulating film can be further improved.

さらに、上述した実施例においては、エツチングマスク
用金属としてCrt採用したが、このエツチングマスク
用金属は下層の絶縁膜を腐食しないエツチング液でエツ
チング可能であシ、かつ該絶縁膜との密着性が優れたも
のであれば他のいかなるものを用いてもよい。絶縁膜が
ガラスである場合は上記エツチングマスク用金属として
他にモリブデン(Mo)等を提けることができる。
Furthermore, in the above-mentioned embodiment, CRT was used as the metal for the etching mask, but this metal for the etching mask can be etched with an etching solution that does not corrode the underlying insulating film, and has good adhesion to the insulating film. Any other material may be used as long as it is of good quality. When the insulating film is made of glass, molybdenum (Mo) or the like may be used as the etching mask metal.

以上説明したように、この発明にかかる多層配線基板の
製造方法によれば、絶縁膜と密着性のよいco9MO等
をエツチングマスクとして該絶縁膜に適宜スルーホール
を形成するようにしたことから、前記スルーホールのサ
イド方向の寸法精度を向上させることかできる。またこ
れに伴って多層配線密度の向上を図ることができる。な
お、フォトレジストをポジ型のもののみを使用するよう
にしたために、製造プロセスが簡単となる。
As explained above, according to the method for manufacturing a multilayer wiring board according to the present invention, appropriate through holes are formed in the insulating film using co9MO or the like, which has good adhesion to the insulating film, as an etching mask. It is possible to improve the dimensional accuracy of the through hole in the side direction. Further, along with this, it is possible to improve the multilayer wiring density. Note that since only positive type photoresists are used, the manufacturing process is simplified.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明にかかる多層配線基板の製造方法をそ
の製造工程順に従って示す図、第2図はこの発明にかか
る多層配線基板の製造方法によって形成されたスルーホ
ール部を特に拡大して示す拡大図である。 1・・・基板、2・・・第1層導体、3・・・ポジ型フ
ォトレジスト、4.7・・・フォトマスク、5・・・絶
縁膜、6・・エツチングマスク材料、8・・・第2層導
体第1図 (C) (G)          (b) (])(k)(L) (m)           (n)        
  (0)第2図
FIG. 1 is a diagram showing a method for manufacturing a multilayer wiring board according to the present invention in the order of its manufacturing steps, and FIG. 2 is an enlarged view showing a through-hole portion formed by the method for manufacturing a multilayer wiring board according to the present invention. This is an enlarged view. DESCRIPTION OF SYMBOLS 1... Substrate, 2... First layer conductor, 3... Positive photoresist, 4.7... Photomask, 5... Insulating film, 6... Etching mask material, 8...・Second layer conductor Figure 1 (C) (G) (b) (]) (k) (L) (m) (n)
(0) Figure 2

Claims (1)

【特許請求の範囲】 (1ン  基板上に形成された第1の導体の上に絶縁膜
を着膜し、さらに該絶縁膜に形−成したスルーホールを
介して前記第1の導体と接続を取る第2の導体を形成す
ることの繰返しから成る2層以上の多層配線基板の製造
方法において、前記絶縁膜上に該絶縁膜と密着性が良く
該絶縁膜用のエツチング液でエッチされないエツチング
マスク材料を被着した後、該被着したエツチングマスク
材料に所望のパターンを形成し、さらに該形成シタエツ
チングマスク材料のパターンを通して前記絶縁膜をエツ
チングすることにより、前記絶縁膜に前記スルーホール
を形成することを特徴とする多層配線基板の製造方法。 (2)前記絶縁膜はガラスであり、前記エツチングマス
ク材料はクロムである特許請求の範囲第(1)項記載の
多層配線基板の製造方法。 (3)前記絶縁Mはガラスであり、前記エツチングマス
ク材料はモリブデンである特許請求の範囲第(1)項記
載の多層配線基板の製造方法。
[Claims] (1) An insulating film is deposited on a first conductor formed on a substrate, and further connected to the first conductor through a through hole formed in the insulating film. In the method for manufacturing a multilayer wiring board having two or more layers, which consists of repeating the steps of forming a second conductor on the insulating film, the second conductor has good adhesion to the insulating film and is not etched by an etching solution for the insulating film. After depositing the mask material, the through holes are formed in the insulating film by forming a desired pattern in the deposited etching mask material and etching the insulating film through the pattern of the formed etching mask material. (2) The method for manufacturing a multilayer wiring board according to claim (1), wherein the insulating film is glass and the etching mask material is chromium. (3) The method for manufacturing a multilayer wiring board according to claim (1), wherein the insulator M is glass and the etching mask material is molybdenum.
JP247183A 1983-01-11 1983-01-11 Method of producing multilayer printed circuit board Pending JPS59126698A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP247183A JPS59126698A (en) 1983-01-11 1983-01-11 Method of producing multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP247183A JPS59126698A (en) 1983-01-11 1983-01-11 Method of producing multilayer printed circuit board

Publications (1)

Publication Number Publication Date
JPS59126698A true JPS59126698A (en) 1984-07-21

Family

ID=11530228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP247183A Pending JPS59126698A (en) 1983-01-11 1983-01-11 Method of producing multilayer printed circuit board

Country Status (1)

Country Link
JP (1) JPS59126698A (en)

Similar Documents

Publication Publication Date Title
EP0457501A2 (en) Method of manufacturing a multilayer wiring board
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
JP3164068B2 (en) Electronic component and method of manufacturing the same
JPH09312471A (en) Multilayer wiring board and its manufacturing method
DE19501693C2 (en) Method for producing electronic components and electronic component produced using this method
JPS59126698A (en) Method of producing multilayer printed circuit board
KR0162967B1 (en) Method of fabricating thin and thick films resistance
JPH06268355A (en) Printed wiring board and manufacture thereof
JPH05259615A (en) Formation of circuit conductor
JPH09260560A (en) Lead frame and its manufacturing method
JPS604221A (en) Manufacture of semiconductor device
JPH1079561A (en) Wiring board and forming method thereof
JPS5819158B2 (en) Manufacturing method for high-density multilayer wiring board
KR950000399B1 (en) Forming method for printed circuit board
JPH0337320B2 (en)
JP2644847B2 (en) Multilayer wiring board and method of manufacturing the same
JP3076626B2 (en) Screen mask for thick film printing
JPS6156879B2 (en)
JPS61187294A (en) Formation conductive pattern
JPH05134263A (en) Electrode plate for display element and production thereof
JPS5821839B2 (en) printed board
JP2500659B2 (en) Method for manufacturing printed wiring board
JPH08213737A (en) Formation of conductor
JPH11274689A (en) Manufacture electronic component
JPH01170903A (en) Formation of film pattern